JPH07122660B2 - Semiconductor device tester test signal transmission method - Google Patents
Semiconductor device tester test signal transmission methodInfo
- Publication number
- JPH07122660B2 JPH07122660B2 JP63027416A JP2741688A JPH07122660B2 JP H07122660 B2 JPH07122660 B2 JP H07122660B2 JP 63027416 A JP63027416 A JP 63027416A JP 2741688 A JP2741688 A JP 2741688A JP H07122660 B2 JPH07122660 B2 JP H07122660B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- signal
- test
- test signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔概 要〕 IC,LSIなどの半導体デバイスの電気的特性試験を行うた
めの半導体デバイス試験機のテスト信号の送出方法に関
し、 半導体デバイス試験機から出力される種々のテスト信号
を単一の信号形式からなるテスト信号のみとすることが
でき、この種の半導体デバイス試験機の回路構成を簡易
化して安価な試験機により半導体デバイスの電気的特性
試験を行うことができるようにすることを目的とし、 半導体デバイス試験機から出力されるすべてのテスト信
号を予め定めた単一の信号形式からなる信号波形により
作成して出力し、この半導体デバイス試験機のテスト信
号出力端子と電気的特性試験を行う半導体デバイスの波
形変換を行うべき特定の入力端子間に上記半導体デバイ
ス試験機から出力されるテスト信号を所定の信号形式か
らなるテスト信号に波形変換する波形変換回路を接続
し、上記半導体デバイス試験機から出力されるテスト信
号を上記波形変換回路により特定の信号形式からなるテ
スト信号に波形変換して半導体デバイスの入力端子に与
えるように構成する。DETAILED DESCRIPTION OF THE INVENTION [Overview] The present invention relates to a method of transmitting a test signal of a semiconductor device tester for performing an electrical characteristic test of a semiconductor device such as an IC or an LSI, and various tests output from the semiconductor device tester. The signal can be only a test signal consisting of a single signal format, so that the circuit configuration of this type of semiconductor device tester can be simplified and the electrical characteristics test of semiconductor devices can be performed with an inexpensive tester. The test signal output terminal of this semiconductor device tester is used to create and output all test signals output from the semiconductor device tester with a signal waveform consisting of a single predetermined signal format. Apply the test signal output from the semiconductor device tester between the specific input terminals that should perform the waveform conversion of the semiconductor device to be tested for electrical characteristics. A waveform conversion circuit for converting a waveform into a test signal having a fixed signal format is connected, and the test signal output from the semiconductor device tester is converted into a test signal having a specific signal format by the waveform conversion circuit and the semiconductor is converted. It is configured to be applied to the input terminal of the device.
IC,LSIなどの半導体デバイスの電気的特性試験を行うた
めの半導体デバイス試験機のテスト信号の送出方法に関
する。The present invention relates to a method of transmitting a test signal of a semiconductor device tester for performing an electrical characteristic test of a semiconductor device such as IC and LSI.
従来、IC,LSIなどの半導体デバイスの電気的特性試験は
第4図に示すような方法により行われている。Conventionally, the electrical characteristic test of semiconductor devices such as IC and LSI has been performed by the method shown in FIG.
すなわち、41はIC,LSIなどの半導体デバイス42の電気的
特性試験を行うための半導体デバイス試験機であって、
その内部には試験を行うべき半導体デバイスの各入力端
子に与えるための種々のテスト信号を発生するテスト信
号発生器43と電気的特性を測定するための比較器44とを
備えており、テスト信号発生器43のテスト信号出力端子
451〜45mから出力される種々のテスト信号を被試験体た
る半導体デバイス42の所定の入力端子、例えばクロック
端子CLK,クリア端子CR,データ入力端子DI0〜DInなどに
与え、このときに例えば半導体デバイス42のデータ出力
端子DO0〜DOnから出力されるデータなどを半導体デバイ
ス試験機41の比較器44において基準値と比較することに
より半導体デバイス42の電気的特性の試験を行ってい
る。That is, 41 is a semiconductor device tester for performing an electrical characteristic test of a semiconductor device 42 such as IC, LSI,
A test signal generator 43 for generating various test signals to be applied to each input terminal of the semiconductor device to be tested and a comparator 44 for measuring electrical characteristics are provided inside the test signal generator. Test signal output terminal of generator 43
Various test signals output from 45 1 to 45 m are given to predetermined input terminals of the semiconductor device 42 as the DUT, for example, the clock terminal CLK, the clear terminal CR, the data input terminals DI 0 to DIn, and at this time, for example, The electrical characteristics of the semiconductor device 42 are tested by comparing the data output from the data output terminals DO 0 to DOn of the semiconductor device 42 with a reference value in the comparator 44 of the semiconductor device testing machine 41.
上記した従来の電気的特性試験に際しては、電気的特性
試験を行うべき半導体デバイス42の各入力端子の機能に
応じた特定の信号形式からなるテスト信号、例えば第5
図に示すNRZ信号からなるテスト信号あるいは6図に示
すRZ信号からなるテスト信号を半導体デバイス試験機41
のテスト信号発生器43において作成し、この信号形式の
異なるテスト信号を半導体デバイス42の対応する各入力
端子に与える必要があり、上述した第4図例の場合、半
導体デバイス42のデータ入力端子DI1〜DInには第6図の
NRZ信号からなるテスト用のデータ信号が、またクロッ
ク端子CLKとクリア端子CRにはそれぞれRZ信号からなる
テスト用のクロック信号とクリア信号が与えられてい
る。In the conventional electrical characteristic test described above, a test signal having a specific signal format corresponding to the function of each input terminal of the semiconductor device 42 to be subjected to the electrical characteristic test, for example, a fifth signal
A semiconductor device tester 41 is used to input the test signal composed of the NRZ signal shown in the figure or the test signal composed of the RZ signal shown in FIG.
Of the semiconductor device 42. In the case of the above-mentioned FIG. 4 example, the data input terminal DI of the semiconductor device 42 must be generated by the test signal generator 43 of FIG. 1 to DIn of Fig. 6
A test data signal made up of an NRZ signal is given, and a test clock signal made up of an RZ signal and a clear signal are given to the clock terminal CLK and the clear terminal CR, respectively.
上述したように、この種の半導体デバイスの電気的特性
の試験に際しては半導体デバイスの各入力端子の機能に
応じて特定の信号形式からなるテスト信号を与える必要
がある。このため、従来においては半導体デバイスの入
力端子の機能に応じた信号形式のテスト信号を作成する
必要から半導体デバイス試験機の回路構成が複雑とな
り、高価になるという問題があった。As described above, when testing the electrical characteristics of this type of semiconductor device, it is necessary to provide a test signal of a specific signal format in accordance with the function of each input terminal of the semiconductor device. Therefore, conventionally, there is a problem that the circuit configuration of the semiconductor device tester becomes complicated and expensive because it is necessary to generate a test signal in a signal format corresponding to the function of the input terminal of the semiconductor device.
本発明は、半導体デバイス試験機から出力される種々の
テスト信号を単一の信号形式からなるテスト信号のみと
することができ、この種の半導体デバイス試験機の回路
構成を簡易化して安価な試験機により半導体デバイスの
電気的特性試験を行うことができるようにすることを目
的とする。INDUSTRIAL APPLICABILITY The present invention can make only various test signals output from a semiconductor device tester into a test signal having a single signal format, simplify the circuit configuration of this type of semiconductor device tester, and perform an inexpensive test. The purpose of the present invention is to enable an electrical characteristic test of a semiconductor device by a machine.
第1図に本発明の原理を示すように、半導体デバイス試
験機1から出力されるすべてのテスト信号を予め定めた
単一の信号形式からなる信号波形により作成して出力
し、この半導体デバイス試験機のテスト信号出力端子
21,……2mと電気的特性試験を行う半導体デバイス42の
波形変換を行うべき特定の入力端子間に上記半導体デバ
イス試験機から出力されるテスト信号を所定の信号形式
からなるテスト信号に波形変換する波形変換回路31,32
を接続し、上記半導体デバイス試験機から出力されるテ
スト信号を上記波形変換回路により特定の信号形式から
なるテスト信号に波形変換して半導体デバイスの入力端
子に与えるようにした。As shown in the principle of the present invention in FIG. 1, all test signals output from the semiconductor device tester 1 are created and output by a signal waveform having a predetermined single signal format, and this semiconductor device test is performed. Test signal output terminal of machine
Waveform of a test signal output from the above semiconductor device tester into a test signal of a predetermined signal format between a specific input terminal to be subjected to waveform conversion of the semiconductor device 42 to be subjected to electrical characteristic test with 2 1 , ... 2 m Waveform conversion circuit for conversion 3 1 , 3 2
The test signal output from the semiconductor device tester is converted into a test signal having a specific signal format by the waveform conversion circuit and applied to the input terminal of the semiconductor device.
半導体デバイス試験機1のテスト信号発生器4のテスト
信号出力端子21,22に単一の信号形式からなるテスト信
号、例えばNRZ信号からなるクロック信号とクリア信号
が出力されると、テスト信号出力端子21,22に接続した
波形変換回路31,32がこのクロック信号とクリア信号を
半導体デバイス42の入力端子CLK,CRの機能に応じた所定
の信号形式からなるテスト信号、例えばRZ信号からなる
クロック信号とクリア信号に波形変換し、この波形変換
したテスト信号を半導体デバイス42の対応するクロック
端子CLK,クリア端子CRに与える。When a test signal having a single signal format, for example, a clock signal made of an NRZ signal and a clear signal are output to the test signal output terminals 2 1 and 2 2 of the test signal generator 4 of the semiconductor device tester 1, the test signal is output. The waveform conversion circuits 3 1 and 3 2 connected to the output terminals 2 1 and 2 2 provide the clock signal and the clear signal as a test signal having a predetermined signal format according to the functions of the input terminals CLK and CR of the semiconductor device 42, for example, The waveform of the RZ signal is converted into a clock signal and a clear signal, and the waveform-converted test signal is applied to the corresponding clock terminal CLK and clear terminal CR of the semiconductor device 42.
一方、半導体デバイス42のデータ入力端子DI1〜DInには
半導体デバイス試験機1のテスト信号発生器4から出力
されるテスト信号、例えば上記したNRZ信号からなるデ
ータ信号が波形変換されることなくそのまま入力され
る。On the other hand, to the data input terminals DI 1 to DIn of the semiconductor device 42, the test signal output from the test signal generator 4 of the semiconductor device tester 1, for example, the data signal composed of the NRZ signal described above is directly subjected to no waveform conversion. Is entered.
半導体デバイス42は上記各テスト信号を受けてこれに応
じた内部処理を実行し、そのときの処理結果などをデー
タ出力端子DO1〜DOnから半導体デバイス試験機1の比較
器5へ送り、比較器5はこのデータを基準値と比較する
ことにより半導体デバイス42の電気的特性を求める。The semiconductor device 42 receives each of the test signals and executes an internal process corresponding to the test signal, and sends the process result at that time to the comparator 5 of the semiconductor device tester 1 from the data output terminals DO 1 to DOn, and the comparator 5 5 compares the data with a reference value to determine the electrical characteristics of the semiconductor device 42.
第3図は本発明の実施例を示し、半導体デバイス試験機
21から出力されるクロック信号,クリア信号およびデー
タ信号などのすべてのテスト信号を第5図に示したNRZ
信号により作成した場合の一例であり、半導体デバイス
試験機21のテスト信号出力端子221と半導体デバイス42
のクロック端子CLKとの間、および半導体デバイス試験
機21のテスト信号出力端子222と半導体デバイス42のク
リア端子CRとの間に、上記NRZ信号からなるクロック信
号とクリア信号をRZ信号からなる信号に波形変換するた
めの波形変換回路231,232が接続されている。FIG. 3 shows an embodiment of the present invention, a semiconductor device testing machine.
All test signals such as clock signal, clear signal and data signal output from 21 are shown in Fig. 5 NRZ
This is an example of the case where it is created from signals, and the semiconductor device tester 21 has a test signal output terminal 22 1 and a semiconductor device 42.
Between the clock terminal CLK, and between the clear terminal CR of the test signal output terminal 22 2 and the semiconductor device 42 of the semiconductor device tester 21, the signal comprising a clock signal and a clear signal consisting of the NRZ signal from the RZ signal Waveform conversion circuits 23 1 and 23 2 for waveform conversion are connected.
波形変換回路231,232はそれぞれ2入力形の排他的論理
和回路26とパルス遅延用のバッファ回路27から構成され
ており、上記排他的論理和回路26の一方の入力端子には
半導体デバイス試験機21の出力するテスト信号が直接入
力されるとともに、他方の入力端子にはパルス遅延用の
バッファ回路27を介して上記テスト信号が入力されるよ
うに構成されている。Each of the waveform conversion circuits 23 1 and 23 2 is composed of a two-input type exclusive OR circuit 26 and a pulse delay buffer circuit 27, and one input terminal of the exclusive OR circuit 26 is a semiconductor device. The test signal output from the tester 21 is directly input, and the test signal is input to the other input terminal via the pulse delay buffer circuit 27.
上記実施例の動作を第3図のタイムチャートを参照して
説明すると、いま半導体デバイス試験機21のテスト信号
出力端子221から第3図(a)に示すNRZ信号からなるク
ロック信号が波形変換回路231に与えられると、このNRZ
信号からなるクロック信号は排他的論理和回路26の一方
の入力端子に入力するとともに、パルス遅延用のバッフ
ァ回路27に入力する。The operation of the above embodiment will be described with reference to the time chart of FIG. 3. Now, the clock signal composed of the NRZ signal shown in FIG. 3A from the test signal output terminal 22 1 of the semiconductor device tester 21 is waveform-converted. Given to circuit 23 1 , this NRZ
The clock signal composed of signals is input to one input terminal of the exclusive OR circuit 26 and also to the pulse delay buffer circuit 27.
バッファ回路27は入力した上記クロック信号を第3図
(b)に示すように予め定めた一定の遅延時間τだけ遅
延せしめ、その遅延出力を排他的論理和回路26の他方の
入力端子に与える。The buffer circuit 27 delays the inputted clock signal by a predetermined constant delay time τ as shown in FIG. 3 (b), and supplies the delayed output to the other input terminal of the exclusive OR circuit 26.
排他的論理和回路26は上記直接入力されるクロック信号
とバッファ回路27を介して入力される遅延したクロック
信号の2つの信号の間で排他的論理和演算を行い、第3
図(c)に示すように入力してきたNRZ信号からなるク
ロック信号をRZ信号に波形変換し、この変換出力を半導
体デバイス42のクロック端子CLKに与える。The exclusive OR circuit 26 performs an exclusive OR operation between the two signals, the directly input clock signal and the delayed clock signal input via the buffer circuit 27,
As shown in FIG. 6C, the input clock signal composed of the NRZ signal is waveform-converted into the RZ signal, and the converted output is given to the clock terminal CLK of the semiconductor device 42.
半導体デバイス試験機21のテスト信号出力端子222から
出力されるNRZ信号からなるクリア信号も同様に波形変
換回路232においてRZ信号に波形変換され、半導体デバ
イス42のクリア端子CRに入力される。Similarly, the clear signal composed of the NRZ signal output from the test signal output terminal 22 2 of the semiconductor device tester 21 is also waveform-converted into the RZ signal in the waveform conversion circuit 23 2 and input to the clear terminal CR of the semiconductor device 42.
一方、半導体デバイス試験機21のテスト信号出力端子22
3〜22mから出力されるNRZ信号からなるデータ信号はRZ
信号に波形変換されることなくそのまま半導体デバイス
42のデータ入力端子DI0〜DImに入力される。On the other hand, the test signal output terminal 22 of the semiconductor device testing machine 21
Data signal consisting of NRZ signal output from 3 to 22m is RZ
Semiconductor device as it is without waveform conversion to signal
Input to 42 data input terminals DI 0 to DIm.
そして、半導体デバイス42は上記半導体デバイス試験機
21から与えられるテスト信号に応じて内部処理を実行
し、そのときの処理データを出力端子DO0〜DOnから比較
器25に送り、基準値と比較することにより従来と同様に
して半導体バイス42の電気的特性を測定する。The semiconductor device 42 is the semiconductor device testing machine described above.
The internal processing is executed according to the test signal given from 21, and the processed data at that time is sent from the output terminals DO 0 to DOn to the comparator 25, and compared with the reference value to compare the semiconductor data with the semiconductor vice 42 in the conventional manner. Measure electrical properties.
なお、第3図(c)に示す波形変換されたRZ信号のパル
ス幅Wは波形変換回路231,232内のバッファ回路27の遅
延時間τを変えることにより自由に調整することができ
る。The pulse width W of the waveform-converted RZ signal shown in FIG. 3C can be freely adjusted by changing the delay time τ of the buffer circuit 27 in the waveform conversion circuits 23 1 and 23 2 .
本発明によれば、半導体デバイス試験機から出力される
すべてのテスト信号を単一の信号形式からなるテスト信
号のみとすることができ、半導体デバイス試験機の回路
構成を簡易化して安価なデバイス試験機により半導体デ
バイスの電気的特性試験を行うことができるという格別
の効果を奏する。According to the present invention, all the test signals output from the semiconductor device tester can be only test signals of a single signal format, which simplifies the circuit configuration of the semiconductor device tester and enables inexpensive device testing. The special effect that the electric characteristic test of the semiconductor device can be performed by the machine is achieved.
第1図は本発明の原理を示す図、 第2図は本発明の1実施例を示す図、 第3図は上記実施例の動作を説明するためのタイムチャ
ート、 第4図は従来例を示す図、 第5図はNRZ信号の波形図、 第6図はRZ信号の波形図である。 1は半導体デバイス試験機、21〜2mはテスト信号出力端
子、31,32は波形変換回路、42は半導体デバイスであ
る。FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a diagram showing one embodiment of the present invention, FIG. 3 is a time chart for explaining the operation of the above embodiment, and FIG. 4 is a conventional example. FIG. 5 is a waveform diagram of the NRZ signal, and FIG. 6 is a waveform diagram of the RZ signal. Reference numeral 1 is a semiconductor device tester, 2 1 to 2 m are test signal output terminals, 3 1 and 3 2 are waveform conversion circuits, and 42 is a semiconductor device.
Claims (1)
るすべてのテスト信号を予め定めた単一の信号形式から
なる信号波形により作成して出力し、この半導体デバイ
ス試験機のテスト信号出力端子(21,……2m)と電気的
特性試験を行う半導体デバイス(42)の波形変換を行う
べき特定の入力端子間に上記半導体デバイス試験機から
出力されるテスト信号を所定の信号形式からなるテスト
信号に波形変換する波形変換回路(31,32)を接続し、
上記半導体デバイス試験機から出力されるテスト信号を
上記波形変換回路により特定の信号形式からなるテスト
信号に波形変換して半導体デバイスの入力端子に与える
ようにしたことを特徴とする半導体デバイス試験機のテ
スト信号送出方法。1. A test signal output terminal of this semiconductor device tester, wherein all test signals output from the semiconductor device tester (1) are created and output by a signal waveform having a predetermined single signal format. The test signal output from the semiconductor device tester has a predetermined signal format between (2 1 , ..., 2 m) and a specific input terminal for waveform conversion of the semiconductor device (42) to be tested for electrical characteristics. Connect the waveform conversion circuit (3 1 , 3 2 ) that converts the waveform to the test signal,
The test signal output from the semiconductor device tester is converted into a test signal having a specific signal format by the waveform conversion circuit and applied to the input terminal of the semiconductor device. Test signal transmission method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63027416A JPH07122660B2 (en) | 1988-02-10 | 1988-02-10 | Semiconductor device tester test signal transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63027416A JPH07122660B2 (en) | 1988-02-10 | 1988-02-10 | Semiconductor device tester test signal transmission method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01203984A JPH01203984A (en) | 1989-08-16 |
| JPH07122660B2 true JPH07122660B2 (en) | 1995-12-25 |
Family
ID=12220489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63027416A Expired - Fee Related JPH07122660B2 (en) | 1988-02-10 | 1988-02-10 | Semiconductor device tester test signal transmission method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122660B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505613B1 (en) * | 1998-08-10 | 2005-09-26 | 삼성전자주식회사 | Printed circuit board for performing burn-in test of semiconductor memory device |
-
1988
- 1988-02-10 JP JP63027416A patent/JPH07122660B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01203984A (en) | 1989-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4656632A (en) | System for automatic testing of circuits and systems | |
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| US5740086A (en) | Semiconductor test system linked to cad data | |
| JPH02268281A (en) | Method and instrument for testing multiple pin integrated circuit | |
| JPH0836037A (en) | Circuit for measuring propagation delay time of transmitting route | |
| JPH07122660B2 (en) | Semiconductor device tester test signal transmission method | |
| US5315242A (en) | Method for measuring AC specifications of microprocessor | |
| US4755758A (en) | Wave formatter for a logic circuit testing system | |
| JPH04239816A (en) | Two-way input output signal separate circuit | |
| JP3025551B2 (en) | DC characteristics test circuit | |
| JP3558228B2 (en) | Semiconductor test method and apparatus for performing the same | |
| JP3329081B2 (en) | DUT pass / fail judgment circuit | |
| US5047712A (en) | Circuit for inverting the latter half of pattern output from device under test | |
| JP2633692B2 (en) | Semiconductor test method | |
| JPS62293736A (en) | Integrated circuit with test circuit | |
| JP2598709B2 (en) | IC output pulse width inspection circuit | |
| JP3340459B2 (en) | Signal determination device and signal determination method | |
| JP3192282B2 (en) | Semiconductor integrated circuit | |
| JP3081554B2 (en) | Control device for analog circuit using microcomputer | |
| JP3069717B2 (en) | Test method for communication IC | |
| JPH09288148A (en) | Linearity checking circuit | |
| JPH02254379A (en) | Semiconductor integrated circuit apparatus | |
| JPH04364480A (en) | Output device of measuring terminal for digital relay | |
| JPH10124543A (en) | Logic circuit simulation method and apparatus | |
| JP2002064588A (en) | Digital transmission equipment with built-in pattern generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |