JPH071864B2 - スイツチ回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、増幅回路の出力信号の伝達を制御するスイッ
チ回路に関するものである。

従来の技術 IC（集積回路）に集積化される増幅回路は、NPNトラン
ジスタで構成される電流ミラー回路や、PNPトランジス
タで構成される電流ミラー回路を出力バッファ回路とし
て用い、それらの出力用トランジスタのコレクタを共通
接続して、その共通接続点から次段増幅器の入力に出力
信号を伝達することが多い。このような従来の増幅回路
の切換え動作は、増幅回路の利得を切り換えることによ
って行われてきた。

第４図は、上述の切換え動作を行う増幅回路の具体的な
回路構成図であり、図中、１〜４はPNP型トランジス
タ、５〜8,25はNPN型のトランジスタ、10は電源電圧が
供給される電源端子、11は所定の直流電位が与えられる
交流接地端子、12,13は差動入力端子、14は出力端子、1
5は切換え動作の制御信号が与えられる制御端子、16は
電流源、17〜22は抵抗、23は負荷用の抵抗である。

そして、トランジスタ5,6は差動回路を構成し、差動入
力端子12,13を通じてそれらのベースに入力される入力
信号を増幅する。トランジスタ６のコレクタ電流はトラ
ンジスタ3,4からなる電流ミラー回路でミラー反転さ
れ、トランジスタ５のコレクタ電流はトランジスタ1,2
からなる電流ミラー回路で一旦ミラー反転した後、その
出力電流をトランジスタ7,8からなる電流ミラー回路で
更にミラー反転し、互いに相補型の出力用トランジスタ
４と８とを交互に導通させるように増幅動作を行う。そ
して、差動回路を構成するトランジスタ5,6並びに各電
流ミラー回路を構成するトランジスタの特性が夫々バラ
ンスしていれば、トランジスタ４のコレクタ電流の直流
成分とトランジスタ８のコレクタ電流の直流成分は相殺
され、抵抗23には交流成分のみの出力電流が与えられ
る。従って、出力端子14に出力される信号は、外部から
交流接地端子11に与えられる所定の直流電圧で直流出力
電位が決まり、交流利得はトランジスタ5,6の動作電流
と負荷抵抗23の抵抗値の関係によって決定される。

次に、切換え動作について説明する。制御端子15に入力
される制御電圧が接地電位に近い低電位の時、トランジ
スタ25は遮断状態であり、上述の差動回路の動作をその
まま実行する。制御端子15に入力される制御電圧が電源
電圧に近い高電位の時、トランジスタ25は導通状態とな
り、トランジスタ５と６は遮断状態となって増幅動作を
停止し、トランジスタ４と８の出力電流は直流成分も交
流成分も零となり、出力端子14に信号を出力しない。

上述の増幅回路を用いて１入力多出力回路を構成した従
来のスイッチ回路例を、第５図を用いて説明する。

第５図において、26は入力端子、36〜38は増幅器、30〜
31は制御電圧が入力される制御端子、33〜35は夫々増幅
器36〜38に付随する出力バッファ回路である。第５図の
増幅器36〜38は第４図中のトランジスタ5,6に相当し、
第５図の出力バッファ回路は第４図中のトランジスタ４
及び８に相当する。そして、第５図のスイッチ回路は、
出力端子27〜29の数に合わせて、増幅器36〜38並びに出
力バッファ回路33〜35を夫々設け、増幅器36〜38の入力
端を入力端子26で共通接続していた。

発明が解決しようとする問題点 上記のような増幅器を用いたスイッチ回路では、制御信
号を与えてから出力が応答するまでの応答時間が長く、
高速の切換え動作に不向きであった。また、同様の増幅
器を用いて１入力多出力回路を構成する際、増幅器や出
力バッファ回路を構成する素子数がやたら多くなるとい
う欠点を有していた。

本発明は、上記のような問題点を解決するもので、制御
信号に対する出力の応答速度を早くし、高速の切換え動
作を可能にする。また、本発明を用いて１入力多出力回
路を構成する場合に、回路構成する素子数を大幅に削減
することを可能にするスイッチ回路を提供することを目
的とする。

問題点を解決するための手段 上記目的を達成するために、本発明のスイッチ回路は、
差動回路と、エミッタが第１の抵抗（20）を介して電源
端子（10）に結合された一導電型の出力用トランジスタ
（４）を有し前記差動回路の一方の出力電流をミラー反
転する第１の電流ミラー回路と、エミッタが第２の抵抗
（22）を介して接地された逆導電型の出力用トランジス
タ（８）を有し前記差動回路の他方の出力電流をミラー
反転する第２の電流ミラー回路と、前記第1,第２の電流
ミラー回路の出力の共通接続点に接続された出力端子
（14）と、前記第1,第２の電流ミラー回路の各出力用ト
ランジスタのエミッタ間の導通を制御するスイッチング
手段（９）とを備えている。

作 用 上記の構成により、スイッチング手段が導通すると、出
力用の各トランジスタのベース・エミッタ間が逆バイア
スされて遮断状態になり、差動回路で増幅される信号は
出力されない。逆に、スイッチイング手段が遮断する
と、出力用のトランジスタのベース・エミッタ間の逆バ
イアスが解除され、差動回路で増幅される信号はそのま
ま出力される。このような切換え動作は、出力用のトラ
ンジスタのエミッタ電位を直接的に制御して行うことか
ら、切換え動作の応答性が良く、高速の切換え動作が可
能になる。

また、このスイッチ回路を１入力多出力回路に用いる場
合、相補型の１対の出力用トランジスタ並びにスイッチ
ング手段を出力端子の必要数に応じて設ければ良く、差
動回路の複数が避けられ、回路構成する素子数を大幅に
削減することが可能となる。

実施例 以下、本発明のスイッチ回路に係わる一実施例につい
て、図面を参照しながら説明する。

第１図は、本発明のスイッチ回路の一実施例の回路構成
図であり、図中、１〜４はPNP型のトランジスタ、５〜
９はNPN型のトランジスタ、10は電源電圧が供給される
電源端子、11は所定の直流電位が与えられる交流接地端
子、12,13は差動入力端子、14は出力端子、15は切換え
動作の制御信号が与えられる制御端子、16は電流源、17
〜22,24は抵抗、23は負荷用の抵抗である。回路の基本
的な構成は第４図の従来例と殆ど変わらないが、第４図
に示す従来例では、スイッチング手段（トランジスタ2
5）で差動対のトランジスタ5,6のエミッタ共通接続点の
動作電流を制御していたが、第１図に示す本実施例は、
出力用のトランジスタ４と８のエミッタ間にスイッチン
グ手段（トランジスタ９）を設けている点が大きく異な
り、抵抗24は電流制限用のものである。

以下、この回路の動作を説明する。制御端子15に入力さ
れる制御電圧が接地電位に近い低電圧の時は、トランジ
スタ（スイッチング手段）９が遮断状態であり、回路全
体は通常の差動増幅回路として機能し、差動入力端子12
及び13に入力される入力信号を増幅して、出力端子14よ
り出力信号を出力する。次に制御端子15に入力される制
御電圧が電源電位に近い高電圧の時は、トランジスタ
（スイッチング手段）９が導通状態になり、抵抗20と抵
抗22の電圧降下を大きくして、トランジスタ４のエミッ
タ電位を下降させると共に、トランジスタ８のエミッタ
電位を上昇させる。一方、差動回路（トランジスタ5,
6）の動作電流は電流源16によって所定値に設定されて
おり、第１の電流ミラー回路の入力手段（トランジスタ
３及び抵抗19）の端子間電圧は、スイッチング手段の動
作状態の如何によって変動しない。同様に、第２の電流
ミラー回路の入力手段（トランジスタ７及び抵抗21）の
端子間電圧も、スイッチング手段の動作状態の如何によ
って変動しない。従って、トランジスタ９の導通によっ
て、出力用のトランジスタ４並びに８のベース・エミッ
タ間は逆バイアスされ、トランジスタ4,8は同時に遮断
される。出力用のトランジスタ4,8のエミッタ電位を直
接制御して動作を切換えるから、切換え動作の応答性が
良く、高速の切換え動作も可能になる。

次に、第２図に示す他の実施例について説明する。この
実施例は、第１図のスイッチ回路を基に１入力２出力回
路を構成した具体例であり、第１の電流ミラー回路の出
力トランジスタ４のベースにトランジスタ40のベースを
新しく共通接続し、第２の電流ミラー回路の出力トラン
ジスタ８のベースにトランジスタ41のベースを新しく共
通接続し、トランジスタ40,41のコレクタの共通接続点
に出力端子43を追加し、第２のスイッチング手段である
トランジスタ42をトランジスタ40,41のエミッタ間に追
加したものである。そして、45〜48は抵抗であり、抵抗
47と20の抵抗値と、抵抗46と22の抵抗値、並びに抵抗48
と23の抵抗値は夫々等しくする。

第２図に示すように、入力側の差動回路5,6は単一であ
るのに対して、出力端子14に接続される出力トランジス
タ4,8と、出力端子43に接続される出力トランジスタ40,
41とが並列に駆動され、制御電圧を制御端子15または44
に選択的に入力することによって、それに応じた出力端
子14または43に出力信号を選択的に出力する。

第２図の回路構成では、PNP型とNPN型の１対の出力トラ
ンジスタ、並びにスイッチング手段を、出力端子の必要
数に応じて設ければ良く、差動回路の重複が避けられ、
回路構成する素子数を大幅に削減することができる。

第３図は、第２図の実施例よりも出力数を数多くした実
施例を示すブロック構成図であり、入力端子26から入力
される入力信号を単一の増幅器39で増幅し、制御端子3
0,31,32を個別に有した出力バッファ回路33,34,35を増
幅器39の出力端に並列接続したもので、制御端子30、31
および32から制御電圧を選択的に印加して、それに対応
した出力端子27、28および29から出力電圧を選択的に取
り出すものです。これによると、出力信号の取り出しの
制御が複数の出力バッファ回路で個別に行われ、増幅部
は１つで十分である。

発明の効果 以上のように本発明スイッチ回路は、出力用のトランジ
スタのエミッタ電位を直接制御して、切換え動作を行う
ことから、切換え動作の応答性が良く、高速の切換え動
作も可能になる。

また、このスイッチ回路を１入力多出力回路に用いる場
合、相補型の１対の出力用トランジスタ並びにスイッチ
ング手段を出力端子の必要数に応じて設ければ良く、差
動回路の重複が避けられ、回路構成する素子数を大幅に
削減することが可能になるという格別の効果を奏する。

【図面の簡単な説明】

第１図は本発明のスイッチ回路に係る一実施例の回路構
成図、第２図は他の実施例の回路構成図、第３図は本発
明を用いた１入力多出力回路のブロック構成図、第４図
は従来のスイッチ回路の回路構成図、第５図は従来のス
イッチ回路を用いた１入力多出力回路のブロック構成図
である。 １〜4,40……PNP型のトランジスタ、５〜9,41,42……NP
N型のトランジスタ、10……電源端子、11……交流接地
端子、12,13……差動入力端子、14,43……出力端子、1
5,44,30〜32……制御端子、出力バッファ回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】差動回路と、エミッタが第１の抵抗を介し
   て電源端子に結合された一導電型の出力用トランジスタ
   を有し前記差動回路の一方の出力電流をミラー反転する
   第１の電流ミラー回路と、エミッタが第２の抵抗を介し
   て接地された逆導電型の出力用トランジスタを有し前記
   差動回路の他方の出力電流をミラー反転する第２の電流
   ミラー回路と、前記第1,第２の電流ミラー回路の出力の
   共通接続点に接続された出力端子と、前記第1,第２の電
   流ミラー回路の各出力用トランジスタのエミッタ間の導
   通を制御するスイッチング手段とを備えたスイッチ回
   路。