Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0720116B2 - 複数ループを用いたデータ送受信方法 - Google Patents
[go: Go Back, main page]

JPH0720116B2 - 複数ループを用いたデータ送受信方法 - Google Patents

複数ループを用いたデータ送受信方法

Info

Publication number
JPH0720116B2
JPH0720116B2 JP425785A JP425785A JPH0720116B2 JP H0720116 B2 JPH0720116 B2 JP H0720116B2 JP 425785 A JP425785 A JP 425785A JP 425785 A JP425785 A JP 425785A JP H0720116 B2 JPH0720116 B2 JP H0720116B2
Authority
JP
Japan
Prior art keywords
loop
data
node
loops
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP425785A
Other languages
English (en)
Other versions
JPS61163753A (ja
Inventor
崇夫 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP425785A priority Critical patent/JPH0720116B2/ja
Publication of JPS61163753A publication Critical patent/JPS61163753A/ja
Publication of JPH0720116B2 publication Critical patent/JPH0720116B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数ループを持つスロッテドリング方式によ
るデータ通信システムにおいて、他ノード宛のデータを
各ループに分散して送信し、かつ各ループに分散されて
自ノード宛に送信されたデータを一括して受信する方式
に関する。
(従来技術) スロッテドリング方式により、大容量の通信システムを
構築する場合、第2図に示すようにループの速度の上昇
をおさえるために、複数ループ構成とすることが考えら
れる。その際、複数ループの各タイムロットを論理的に
一本のループのタイムスロットとして扱うと、複雑なル
ープ選択アルゴリズムを用いることなく、種々のデータ
で効率良く複数ループを使用することができる。その場
合、各ノードの送信部は自ノードからのデータを論理的
に一本となっているループの空きタイムスロットに順に
送り出していく。
例えばあるノードから他のノードへデータを送る際、第
3図に示すようにループ1の第1スロットには1番目の
データを、ループ3の第1スロットには2番目のデータ
を、ループ4の第2スロットには3番目のデータを、ル
ープ2の第3スロットには4番目のデータを、ループ1
の第4スロットには5番目のデータを、ループ4の第4
スロットには6番目のデータを送るというようにする。
すなわち一連のデータは複数のループにまたがって送出
される。受信部では各ループに分散されて自ノード宛に
送信されたデータを送信元でのデータの順番にバッファ
メモリに格納し、端末あるいは出回線に出力する。
従来の複数ループを用いたデータ通信システムでは、こ
のような通信を実現するために各ノードを第5図のよう
に構成していた。すなわち第5図において、送信用バッ
ファメモリ20に蓄えられた他ノード宛送信データは、各
ループのデータ送信部22によって検出されたループ上の
空きタイムスロットに順番に読み出され、ループ上に送
出される。その制御は送信制御回路21によって行われ
る。送信制御回路21はカウンタを中心にして構成され、
全ループのデータ送信部22の検出するタイムスロットの
空き、塞がり情報を1タイムスロット時間ごとに全て走
査し、空きタイムスロット情報があるごとにカウンタを
カウントアップし、その空きタイムスロット情報を検出
したデータ送信部22にデータ送出指示を出すとともに、
前記カウンタの値を送信用バッファメモリ20にアドレス
として供給する。送信用バッファメモリ20は前記アドレ
スに基づいてデータを読み出し、前記データ送信部22に
送って検出した空きタイムスロットにそのデータを送出
する。
第4図に示す様に各タイムスロットには、送信データの
他に空塞情報I、データの送信ノードのアドレスSA、受
信ノードのアドレスDAが表示される。これらの表示も送
信制御回路21によって制御される。
受信ノードにおいては、各ループのデータ受信部25で各
タイムスロットのDAを監視して自ノード宛のデータを検
出し、ノード内へ取り入れる。取り入れられたデータ
は、受信制御回路24の指示に従って受信用バッファメモ
リ23に送信ノード別にしかも送信ノードから送られた順
番に格納される。受信制御回路24は相手ノードごとに設
けられる複数のカウンタを中心にして構成され、1タイ
ムスロット時間ごとに全ループのデータ受信部25を全て
走査し、当該タイムスロット時刻に各ループに自ノード
宛データが受信されたか否かを調べる。受信された場合
には当該データの送信ノードに対応するカウンタをカウ
ントアップし、カウンタの値と送信ノード・アドレスか
ら当該データの格納アドレスを計算し、その結果を受信
用バッファメモリ23に送る。一方データの受信された当
該データ受信部25に受信データを受信用バッファメモリ
23に転送するように指示する。受信用バッファメモリ23
はデータ受信部25から送られる受信データを受信制御回
路24から指示されるアドレスに従って記憶する。
受信用バッファメモリ23に記憶されたデータは、送信ノ
ード別に、しかも送信ノードから送られた順番に読み出
され、出回線または端末に送出される。なお第5図にお
いて、実線は送信データの流れを示し、破線は制御情報
あるいは制御信号の流れを示す。
(発明が解決しようとする問題点) 以上説明した従来のデータの送受信方式において、複数
ループを論理的に一本とみなして動作するためには、送
信用バッファメモリ20は、あるタイムスロット時刻に全
ループにおいて空きタイムスロットが検出された場合に
1タイムスロット時間内に全ループにデータを送信する
能力を具備しなければならず、また受信用バッファメモ
リ23は、あるタイムスロット時刻に全ループより自ノー
ド宛にデータが同時に到来すると、それらをすべて受
信、格納する能力を具備しなければならない。すなわち
バッファメモリはループ速度のループ本数倍の速度で動
作することが必要である。しかしながらループを多数設
置したときの速度に耐えられるバッファメモリを実現す
るのは一般には困難であり、バッファメモリの動作速度
がループ最大設置数に制限を与えていた。
また、設置されているループの本数にバッファメモリの
動作速度が依存するため、ループの増設に対しては、バ
ッファメモリの動作速度を変えなければならず、システ
ムとして柔軟に対応できない、あるいは最初から最大ル
ープ数に合わせてバッファメモリを設計すると、ループ
本数の少ない小規模システムでもバッファメモリの動作
速度が不必要に高速になり、過剰品質になる、したがっ
て高価になるという欠点があった。
本発明の目的は、送信用並びに受信用バッファメモリの
動作速度を、ループが複数存在するときにもループ一本
分の速度に落とすことにある。
(問題点を解決するための手段) すなわち、本発明は、複数ノード間を複数ループによっ
て結び、各ループ上に一定時間周期のフレームを設け、
該フレームを複数のタイムスロットに分割し、全ループ
のフレーム、タイムスロットの位相を同期させ、ノード
間で複数のタイムスロットを用いて所要の通信を行うス
ロッテドリンク方式のデータ通信システムにおける複数
ループを用いたデータ送受信方式において、 ノードには各ループ対応に送信用および受信用バッファ
メモリを設け、各ノードは他ノードに送信すべき情報を
各ループの送信用バッファメモリに重複して記憶させ、
かつ各タイムスロット時刻毎に前記複数のループ上のタ
イムスロットの空塞を判定し、ループのある所定の順序
に従って各空きタイムスロットに前記送信すべき情報を
順番に重複なく送信し、かつ各ノードは、各ループ上を
自ノード宛に送られてきた情報を該当ループの受信用バ
ッファメモリに当該情報の送信ノード及び送信ノードか
ら送られた順序に対応する位置に各々一旦記憶し、しか
るのち各ループの受信用バッファメモリの同一アドレス
に同時にアクセスして実際にループから受信した情報の
み取り出すことを特徴とする複数ループを用いたデータ
送受信方法である。
(作用) 本発明は、複数ループを用いるデータ送受信方式におい
て、ループ対応に送信バッファおよび受信バッファを設
け、送信バッファには送信すべき情報を重複して記憶す
ることによって、送信すべきデータを、ある所定の順序
づけられたループの空きタイムスロットを順番に用いて
送信し、さらに受信データは、それが受信されたループ
の受信バッファメモリの、データの送信ノードと送信順
位から定まる位置に記憶し、各ループの受信バッファメ
モリの同一位置を同時に読み出すことによって、送信デ
ータを再現することによって、複数ループをあたかもそ
の速度の和の1本のループのように制御するものであ
る。本発明によれば、バッファメモリの動作速度はルー
プ1本分の速度でよく、またループの増設がループ単位
で行えるようになる。
(実施例) 以下、図面を参照しながら本発明を詳細に説明する。
第1図は本発明の複数ループを用いたデータ送受信方式
の実施例における各ノードの構成を示す概略図である。
第1図において、ループ対応に設けられた送信用バッフ
ァメモリ10には入力ハイウエイ上の同一の他ノード宛送
信データが並列に書き込まれる。当該データは、各ルー
プのデータ送信部12によって検出されたループ上の空き
タイムスロットに重複なく順番に読み出され、ループ上
に送出される。その制御は送信制御回路11によって行わ
れる。送信制御回路11はカウンタを中心にして構成さ
れ、全ループのデータ送信部12の検出するタイムスロッ
トの空き、塞がり情報を1タイムスロット時間ごとに全
て走査し、空きタイムスロット情報があるごとにカウン
タをカウントアップし、その空きタイムスロット情報を
検出したループのデータ送信部12にデータ送出指示を出
すとともに、前記カウンタの値を該ループの送信用バッ
ファメモリ10にアドレスとして供給する。送信用バッフ
ァメモリ10は前記アドレスに基づいてデータを読みだ
し、前記データ送信部12に送って検出した空きタイムス
ロットにそのデータを送出する。このようにすれば、各
ループの送信用バッファメモリ10には同じ内容が記憶さ
れていても、ループ上には重複なくデータが送信され
る。また各送信用バッファメモリ10はループ一本に送出
される分のデータを読み出せる速度で動作すればよい。
第4図に示す様に、各タイムスロットには、送信データ
の他に空塞情報I、データの送信ノード、受信ノードの
アドレスSA,DAが表示され、これらの表示が送信制御回
路11によって制御される点は従来例と同様である。
受信ノードにおいては、各ループのデータ受信部15で各
タイムスロットのDAを監視して、自ノード宛のデータを
検出し、ノード内へ取り入れる。取り入れられたデータ
は、受信制御回路14の指示に従って当該ループの受信用
バッファメモリ13に送信ノード別にしかも送信ノードか
ら送られた順序に対応するアドレス位置に格納される。
受信制御回路14は相手ノードごとに設けられる複数のカ
ウンタを中心にして構成され、1タイムスロット時間ご
とに全ループのデータ受信部15を全て走査し、当該タイ
ムスロット時刻に各ループに自ノード宛データが受信さ
れたか否かを調べる。受信された場合には当該データの
送信ノードに対応するカウンタをカウントアップし、そ
のカウンタの値と送信ノード・アドレスから当該データ
の格納アドレスを計算し、その結果を当該ループの受信
用バッファメモリ13に送る。一方データが受信された当
該データ受信部15に受信データを当該ループの受信用バ
ッファメモリ13に転送するように指示する。受信用バッ
ファメモリ13はデータ受信部15から送られる受信データ
を受信制御回路14から指示されるアドレスに従って記憶
する。各ループの受信用バッファメモリ13は、同一アド
レス空間を与えられ、論理的には一個の受信用バッファ
メモリと見なされる。したがって受信用バッファメモリ
の各アドレスには、いずれか一つのループの受信用バッ
ファメモリ13では、相手ノードから送られた真のデータ
が書き込まれているが、それ以外の受信用バッファメモ
リ13では空となっている。すなわちループ対応の各受信
用バッファメモリ13にはデータが飛々に書き込まれる。
したがってバッファメモリの空き領域をあらかじめすべ
て0にしておき、データ出回線へ出力する時に全ループ
の受信用バッファメモリに同一のアドレスを与え、それ
らの出力の和をとれば、実際にループから受信されたデ
ータが出回線に出力されることになる。バッファメモリ
のクリアは、フレームの先頭で一度に行うか、あるいは
各アドレスにアクセスするごとにデータを出力した直後
に行えばよい。以上のようにして、受信用バッファメモ
リ13に記憶されたデータは、送信ノード別に、しかも送
信ノードから送られた順番に読み出され、出回線または
端末に送出される。なお第1図においても実線は送受デ
ータの流れを示し、破線は制御情報あるいは制御信号の
流れを示している。
(発明の効果) 以上、説明したように、本発明によれば、送信用および
受信用バッファメモリをループ対応に置くことにより、
バッファメモリの動作速度をループ1本分の速度とする
ことができる。したがって、ループの最大設置数はバッ
ファメモリの動作速度に依存しない。
また、ループを増設する際、バッファメモリがループ対
応に設置されているため、バッファメモリの動作速度が
変化せず、既設の部分を変更することなく、ループ1本
分を単位として簡単に増設することができる。
さらに、ループ一本のシステムから、ループを多数本持
つシステムまでループ対応の部分は同じものが使用でき
るという利点がある。
【図面の簡単な説明】 第1図は本発明の複数ループを用いたデータ送受信方式
の実施例におけるノード構成の概略図、第2図は複数ル
ープを用いたデータ送受信システムを示す概略図、第3
図は複数ループを論理的に一本とみなしてデータを送信
する例を示す説明図、第4図はループ上のフレームおよ
びタイムスロットの構成を示す図、第5図は従来の複数
ループを用いたデータ送受方式におけるノード構成の概
略図である。 図において10、20は送信用バッファメモリ、11、21は送
信制御回路、12、22はデータ送信部、13、23は受信用バ
ッファメモリ、14、24は受信制御回路、15、25はデータ
受信部である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数ノード間を複数ループによって結び、
    各ループ上に一定時間周期のフレームを設け、該フレー
    ムを複数のタイムスロットに分割し、全ループのフレー
    ム、タイムスロットの位相を同期させ、ノード間で複数
    のタイムスロットを用いて所要の通信を行うスロッテド
    リンク方式のデータ通信システムにおける複数ループを
    用いたデータ送受信方法において、 ノードには各ループ対応に送信用および受信用バッファ
    メモリを設け、各ノードは他ノードに送信すべき情報を
    各ループの送信用バッファメモリに重複して記憶させ、
    かつ各タイムスロット時刻毎に前記複数のループ上のタ
    イムスロットの空塞を判定し、ループのある所定の順序
    に従って各空きタイムスロットに前記送信すべき情報を
    順番に重複なく送信し、かつ各ノードは、各ループ上を
    自ノード宛に送られてきた情報を該当ループの受信用バ
    ッファメモリに当該情報の送信ノード及び送信ノードか
    ら送られた順序に対応する位置に各々一旦記憶し、しか
    るのち各ループの受信用バッファメモリの同一アドレス
    に同時にアクセスして実際にループから受信した情報の
    み取り出すことを特徴とする複数ループを用いたデータ
    送受信方法。
JP425785A 1985-01-14 1985-01-14 複数ループを用いたデータ送受信方法 Expired - Lifetime JPH0720116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP425785A JPH0720116B2 (ja) 1985-01-14 1985-01-14 複数ループを用いたデータ送受信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP425785A JPH0720116B2 (ja) 1985-01-14 1985-01-14 複数ループを用いたデータ送受信方法

Publications (2)

Publication Number Publication Date
JPS61163753A JPS61163753A (ja) 1986-07-24
JPH0720116B2 true JPH0720116B2 (ja) 1995-03-06

Family

ID=11579485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP425785A Expired - Lifetime JPH0720116B2 (ja) 1985-01-14 1985-01-14 複数ループを用いたデータ送受信方法

Country Status (1)

Country Link
JP (1) JPH0720116B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646734B2 (ja) * 1987-07-17 1994-06-15 富士電機株式会社 ブロ−ドキャスト伝送システムのデ−タ保護方法

Also Published As

Publication number Publication date
JPS61163753A (ja) 1986-07-24

Similar Documents

Publication Publication Date Title
US3731002A (en) Interconnected loop data block transmission system
EP0535186B1 (en) Repeaters for digital data networks
EP0993680A4 (en) METHOD AND DEVICE IN A PACKET GUIDANCE SWITCH TO CONTROL ACCESS TO A COMMON MEMORY ON DIFFERENT DATA RATES
JPH03149936A (ja) 通信切替素子
NL9002426A (nl) Elastisch buffergeheugen.
JPH0720116B2 (ja) 複数ループを用いたデータ送受信方法
JP2540486B2 (ja) 複数ル−プを用いたデ−タ送受信方法
JPH0349439A (ja) エラスティックストアメモリの読出し制御方式
JPH0720118B2 (ja) 複数ループを用いたデータ送受信方法
JP3178474B2 (ja) 通信制御装置
JPH0225579B2 (ja)
JP2672407B2 (ja) パケット情報カウンタ
US5228034A (en) Ring communication network station
JPH0323026B2 (ja)
JP2575542B2 (ja) パケット情報カウンタ
JP3125325B2 (ja) 蓄積型星型通信網における送信制御方式
JPS6123707B2 (ja)
JP3138597B2 (ja) バースト信号送出管理用メモリを用いたダイナミックポーリング方式
JP3351581B2 (ja) データ中継装置
JPH0771096B2 (ja) 複数ル−プを用いたデ−タ送受信方式
JPS63222549A (ja) 受信バツフア管理装置
JPS6031668A (ja) 分散形情報処理システムの制御方式
JP3001379B2 (ja) 加入者線監視回路
JPH0720117B2 (ja) タイムスロットへの送信情報割り当て方法および送信情報割り当て装置
JP3166713B2 (ja) 多面構成時分割スイッチ