JPH0720378B2 - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH0720378B2 JPH0720378B2 JP63226098A JP22609888A JPH0720378B2 JP H0720378 B2 JPH0720378 B2 JP H0720378B2 JP 63226098 A JP63226098 A JP 63226098A JP 22609888 A JP22609888 A JP 22609888A JP H0720378 B2 JPH0720378 B2 JP H0720378B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching elements
- switching
- turned
- element pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、上下アームにスイッチング素子を多重直列接
続したインバータ回路に係り、より具体的には、インバ
ータ回路を構成する前記スイッチング素子を過電圧から
保護するためのインバータ回路に関する。
続したインバータ回路に係り、より具体的には、インバ
ータ回路を構成する前記スイッチング素子を過電圧から
保護するためのインバータ回路に関する。
（従来の技術） 従来、直流を交流に変換するインバータ回路として種々
の構成のものが知られている。第３図は、その一例を示
すものであり、同図においては、直流電源21（電圧Ed）
に対しコンデンサ22,23の直列回路を接続し、これら両
コンデンサ22,23と並列に一対のスイッチング素子群24,
25を接続してある。そして、各スイッチング素子群24,2
5は直列接続された２つのスイッチング素子（同図にお
いてはMOS−FET）24a,24b,25a,25bと、これら各スイッ
チング素子に並列接続されたダイオード24c,24d、25c,2
5d（同図においては、MOS−FETの寄生ダイオードをその
まま用いることができるので、改めてダイオードを接続
する必要はない）とから構成されている。更に、コンデ
ンサ22,23の接続点とスイッチング素子群24,25の接続点
との間には、遅れ負荷26と直流分カットコンデンサ27と
が直列接続されている。
の構成のものが知られている。第３図は、その一例を示
すものであり、同図においては、直流電源21（電圧Ed）
に対しコンデンサ22,23の直列回路を接続し、これら両
コンデンサ22,23と並列に一対のスイッチング素子群24,
25を接続してある。そして、各スイッチング素子群24,2
5は直列接続された２つのスイッチング素子（同図にお
いてはMOS−FET）24a,24b,25a,25bと、これら各スイッ
チング素子に並列接続されたダイオード24c,24d、25c,2
5d（同図においては、MOS−FETの寄生ダイオードをその
まま用いることができるので、改めてダイオードを接続
する必要はない）とから構成されている。更に、コンデ
ンサ22,23の接続点とスイッチング素子群24,25の接続点
との間には、遅れ負荷26と直流分カットコンデンサ27と
が直列接続されている。
また、上記のように各スイッチング素子群を２つのスイ
ッチング素子から構成したのは、直流電源21の電圧より
も各スイッチング素子24a,24b、25a,25bの耐圧が低い場
合にこれら各スイッチング素子を保護するためである。
ッチング素子から構成したのは、直流電源21の電圧より
も各スイッチング素子24a,24b、25a,25bの耐圧が低い場
合にこれら各スイッチング素子を保護するためである。
次に、上記回路の動作原理を第４図の動作波形図を参照
しながら簡単に説明する。同図には、スイッチング素子
24a,24b,25a,25bの各ゲート信号G24a,G24b,G25a,G25b並
びに各寄生ダイオードのオン−オフの有無、第３図のAB
間（BC間）,CD間（DE間）の各電圧VAB,VBC,VCD,VDE、遅
れ負荷26に流れる電流IL（第３図の左から右方向へ流れ
る場合を正方向とする）、各スイッチング素子群24,25
を流れる電流IAC,ICE及び遅れ負荷26に生ずる誘導電圧V
Lが図示されている。
しながら簡単に説明する。同図には、スイッチング素子
24a,24b,25a,25bの各ゲート信号G24a,G24b,G25a,G25b並
びに各寄生ダイオードのオン−オフの有無、第３図のAB
間（BC間）,CD間（DE間）の各電圧VAB,VBC,VCD,VDE、遅
れ負荷26に流れる電流IL（第３図の左から右方向へ流れ
る場合を正方向とする）、各スイッチング素子群24,25
を流れる電流IAC,ICE及び遅れ負荷26に生ずる誘導電圧V
Lが図示されている。
まず、スイッチング素子群24がオフ状態、スイッチング
素子群25がオン状態にあるとする。このとき、負荷電流
は遅れ負荷26と直流分カットコンデンサ27との直列回路
を第３図中左から右へ流れている（第４図、期間Ｉ）。
素子群25がオン状態にあるとする。このとき、負荷電流
は遅れ負荷26と直流分カットコンデンサ27との直列回路
を第３図中左から右へ流れている（第４図、期間Ｉ）。
ここで、スイッチング素子群25をオフとすると（第４
図、時刻t1）、回路電流は遅れ負荷26→直流分カットコ
ンデンサ27→寄生ダイオード24d→24cの経路で流れる。
そして、上記経路で回路電流が流れている間（第４図、
期間II）に、スイッチング素子群24をオンとしておく
（第４図、時刻ｔ）。この後、寄生ダイオード24dがオ
フすると、回路電流は、直流分カットコンデンサ27と遅
れ負荷26との直列回路を図中右から左へ流れる（第４
図、期間III）。
図、時刻t1）、回路電流は遅れ負荷26→直流分カットコ
ンデンサ27→寄生ダイオード24d→24cの経路で流れる。
そして、上記経路で回路電流が流れている間（第４図、
期間II）に、スイッチング素子群24をオンとしておく
（第４図、時刻ｔ）。この後、寄生ダイオード24dがオ
フすると、回路電流は、直流分カットコンデンサ27と遅
れ負荷26との直列回路を図中右から左へ流れる（第４
図、期間III）。
以後、スイッチング素子群24と25とが交互に上記動作を
繰り返すことにより、遅れ負荷26には交流電力が供給さ
れる。
繰り返すことにより、遅れ負荷26には交流電力が供給さ
れる。
また、第５図は、従来の他の構成のインバータ回路を示
すものである。このインバータ回路では、直流電源31に
よる電圧を、分圧コンデンサ32a〜32dにより４分し、寄
生ダイオード34a〜34dが逆並列接続されたスイッチング
素子33a〜33dを、スイッチング素子33a,33b、33c,33dを
対にして交互にオン−オフし、直流分カットコンデンサ
35a,35b及び変圧器36を介して遅れ負荷37に交流電力を
供給している。
すものである。このインバータ回路では、直流電源31に
よる電圧を、分圧コンデンサ32a〜32dにより４分し、寄
生ダイオード34a〜34dが逆並列接続されたスイッチング
素子33a〜33dを、スイッチング素子33a,33b、33c,33dを
対にして交互にオン−オフし、直流分カットコンデンサ
35a,35b及び変圧器36を介して遅れ負荷37に交流電力を
供給している。
（発明が解決しようとする課題） しかし、第３図に示す回路では、各スイッチング素子群
24,25の各スイッチング素子のオン−オフの切換動作が
同期して行われている場合には問題ないが、これらの動
作が同期せず、例えばスイッチング素子25a,25bの一方
が早く切り換わった場合には以下の問題を生じる。
24,25の各スイッチング素子のオン−オフの切換動作が
同期して行われている場合には問題ないが、これらの動
作が同期せず、例えばスイッチング素子25a,25bの一方
が早く切り換わった場合には以下の問題を生じる。
すなわち、スイッチング素子25a,25bがオンしており、
負荷26の電流は図面左から右に流れている場合におい
て、スイッチング素子25a,25bのうち何れか一方（例え
ば25b）が先にオン状態からオフ状態に切り換わると
（第４図、時刻t4）、上記の如くスイッチング素子群25
全体ではオフとなり、先にオフしたスイッチング素子25
bに電源電圧Edが印加されることになり、スイッチング
素子の過電圧破壊を生じてしまうという問題がある。
負荷26の電流は図面左から右に流れている場合におい
て、スイッチング素子25a,25bのうち何れか一方（例え
ば25b）が先にオン状態からオフ状態に切り換わると
（第４図、時刻t4）、上記の如くスイッチング素子群25
全体ではオフとなり、先にオフしたスイッチング素子25
bに電源電圧Edが印加されることになり、スイッチング
素子の過電圧破壊を生じてしまうという問題がある。
また、第５図のインバータ回路では、第３図のインバー
タのようなスイッチング素子の過電圧破壊の問題は生じ
ないが、コンデンサの数の増加（第５図では６個）、ト
ランスの実装によるインバータ装置全体の大形化、製造
コストの増大等を招き、また、回路に横流を生じ、イン
バータ動作が不安定となる等の不都合がある。
タのようなスイッチング素子の過電圧破壊の問題は生じ
ないが、コンデンサの数の増加（第５図では６個）、ト
ランスの実装によるインバータ装置全体の大形化、製造
コストの増大等を招き、また、回路に横流を生じ、イン
バータ動作が不安定となる等の不都合がある。
本発明は、上記問題点を解決するために提案されたもの
であって、各アームを構成する複数のスイッチング素子
の相互のオン−オフの切換えタイミングがずれ、相対的
に早くオフ状態に切り換えるスイッチング素子があって
も、そのスイッチング素子に耐電圧以上の電圧が印加さ
れず、素子の破壊を防止することがきるインバータ回路
を提供し、更に、低コストかつ安定したインバータ動作
を可能とするインバータ回路を提供することを目的とす
る。
であって、各アームを構成する複数のスイッチング素子
の相互のオン−オフの切換えタイミングがずれ、相対的
に早くオフ状態に切り換えるスイッチング素子があって
も、そのスイッチング素子に耐電圧以上の電圧が印加さ
れず、素子の破壊を防止することがきるインバータ回路
を提供し、更に、低コストかつ安定したインバータ動作
を可能とするインバータ回路を提供することを目的とす
る。
（課題を解決するための手段） 本発明は、上記目的を達成するために、ダイオードがそ
れぞれ逆並列接続されたスイッチング素子を２個直列に
接続してなるスイッチング素子対を２個形成し、これら
第１及び第２のスイッチング素子対を直列に接続すると
共に、第１のスイッチング素子対を構成する２個のスイ
ッチング素子の相互の接続点と、第２のスイッチング素
子対を構成する２個のスイッチング素子の相互の接続点
との間にコンデンサを介して負荷を接続し、第１のスイ
ッチング素子対の両端及び第２のスイッチング素子対の
両端を直流電源の入力端子とするインバータ回路であっ
て、第１のスイッチング素子対と第２のスイッチング素
子対との相互の接続点に隣接する内側の２個のスイッチ
ング素子を同一のタイミングでオン−オフさせ、上記内
側の２個のスイッチング素子がオフした後に一定時間を
おいて他の外側の２個のスイッチング素子を同一のタイ
ミングでオンさせ、かつ、これらの外側の２個のスイッ
チング素子が同一のタイミングでオフした後に一定時間
をおいて前記内側の２個のスイッチング素子をオンさせ
るものである。
れぞれ逆並列接続されたスイッチング素子を２個直列に
接続してなるスイッチング素子対を２個形成し、これら
第１及び第２のスイッチング素子対を直列に接続すると
共に、第１のスイッチング素子対を構成する２個のスイ
ッチング素子の相互の接続点と、第２のスイッチング素
子対を構成する２個のスイッチング素子の相互の接続点
との間にコンデンサを介して負荷を接続し、第１のスイ
ッチング素子対の両端及び第２のスイッチング素子対の
両端を直流電源の入力端子とするインバータ回路であっ
て、第１のスイッチング素子対と第２のスイッチング素
子対との相互の接続点に隣接する内側の２個のスイッチ
ング素子を同一のタイミングでオン−オフさせ、上記内
側の２個のスイッチング素子がオフした後に一定時間を
おいて他の外側の２個のスイッチング素子を同一のタイ
ミングでオンさせ、かつ、これらの外側の２個のスイッ
チング素子が同一のタイミングでオフした後に一定時間
をおいて前記内側の２個のスイッチング素子をオンさせ
るものである。
なお、第１のスイッチング素子対の両端及び第２のスイ
ッチング素子対の両端にそれぞれ分圧用コンデンサを接
続し、かつ、第１及び第２のスイッチング素子対の直列
回路の両端を直流電源に接続することが望ましい。
ッチング素子対の両端にそれぞれ分圧用コンデンサを接
続し、かつ、第１及び第２のスイッチング素子対の直列
回路の両端を直流電源に接続することが望ましい。
（作用） 本発明においては、直列接続された第１及び第２のスイ
ッチング素子対の中で、内側２個のスイッチング素子か
らなるスイッチング素子群と、外側２個のスイッチング
素子からなるスイッチング素子群とが、順に同期しなが
らオン−オフ切換動作を行い、負荷に交流電力を供給す
る。
ッチング素子対の中で、内側２個のスイッチング素子か
らなるスイッチング素子群と、外側２個のスイッチング
素子からなるスイッチング素子群とが、順に同期しなが
らオン−オフ切換動作を行い、負荷に交流電力を供給す
る。
そして、一つのスイッチング素子群がオフになると他の
スイッチング素子群のスイッチング素子に逆並列接続さ
れたダイオードを介して電流が流れ、この電流が流れて
いる期間内に該ダイオードが接続されているスイッチン
グ素子をオンする。その後、スイッチング素子に印加さ
れる電圧極性が正極性となると、該スイッチング素子を
電流が流れる。
スイッチング素子群のスイッチング素子に逆並列接続さ
れたダイオードを介して電流が流れ、この電流が流れて
いる期間内に該ダイオードが接続されているスイッチン
グ素子をオンする。その後、スイッチング素子に印加さ
れる電圧極性が正極性となると、該スイッチング素子を
電流が流れる。
このような動作を行っているときに、オン状態の一のス
イッチング素子群を構成する一対のスイッチング素子の
うち一方が他方より早くオンからオフへ切り換わると、
回路電流は他のスイッチング素子群を構成するスイッチ
ング素子に逆並列接続されたダイオードを介して電流が
流れ、スイッチング素子には直流電圧が印加されること
になるが、この電圧はスイッチング素子の耐圧より低く
かつ、遅れ負荷の誘導起電力は前記スイッチング素子に
は印加されないので、スイッチング素子に過電圧が印加
されることはない。
イッチング素子群を構成する一対のスイッチング素子の
うち一方が他方より早くオンからオフへ切り換わると、
回路電流は他のスイッチング素子群を構成するスイッチ
ング素子に逆並列接続されたダイオードを介して電流が
流れ、スイッチング素子には直流電圧が印加されること
になるが、この電圧はスイッチング素子の耐圧より低く
かつ、遅れ負荷の誘導起電力は前記スイッチング素子に
は印加されないので、スイッチング素子に過電圧が印加
されることはない。
（実施例） 以下、本発明の実施例を図面に沿って説明する。
第１図は、本発明の一実施例を示す回路図である。
同図に示すように、直流電源１の両端子間には分圧用の
コンデンサ2a,2bが直列に接続され、各分圧用コンデン
サ2a及び2bは電源電圧Edを二分している。また、分圧用
コンデンサ2aの両端子間にはスイッチング素子（第１図
においてはMOS−FET）3a,3bの直列回路が、分圧用コン
デンサ2bの両端子間にはスイッチング素子3c,3dの直列
回路がそれぞれ接続されている。そして、各スイッチン
グ素子3a〜3dには、ダイオード4a〜4dが逆極性でそれぞ
れ並列接続されている。第１図においてはMOS−FETの寄
生ダイオードをそのまま用いることができるので、改め
てダイオードを接続する必要はない。但し、寄生ダイオ
ードはMOS−FETのみに存在し、バイポーラトランジス
タ，サイリスタ,GTO等でこの回路を構成する場合には、
改めてダイオードを接続する必要がある。更に、スイッ
チング素子3a,3bの接続点Ｂとスイッチング素子3c,3dの
接続点Ｄとの間には、直流分カットコンデンサ５を介し
て遅れ負荷６が接続されている。
コンデンサ2a,2bが直列に接続され、各分圧用コンデン
サ2a及び2bは電源電圧Edを二分している。また、分圧用
コンデンサ2aの両端子間にはスイッチング素子（第１図
においてはMOS−FET）3a,3bの直列回路が、分圧用コン
デンサ2bの両端子間にはスイッチング素子3c,3dの直列
回路がそれぞれ接続されている。そして、各スイッチン
グ素子3a〜3dには、ダイオード4a〜4dが逆極性でそれぞ
れ並列接続されている。第１図においてはMOS−FETの寄
生ダイオードをそのまま用いることができるので、改め
てダイオードを接続する必要はない。但し、寄生ダイオ
ードはMOS−FETのみに存在し、バイポーラトランジス
タ，サイリスタ,GTO等でこの回路を構成する場合には、
改めてダイオードを接続する必要がある。更に、スイッ
チング素子3a,3bの接続点Ｂとスイッチング素子3c,3dの
接続点Ｄとの間には、直流分カットコンデンサ５を介し
て遅れ負荷６が接続されている。
なお、上記構成において、スイッチング素子3a,3bは第
１のスイッチング素子対を、スイッチング素子3c,3dは
第２のスイッチング素子対を構成しており、第１のスイ
ッチング素子対の両端A,C及び第２のスイッチング素子
対の両端C,Eは直流電源の入力端子となっている。
１のスイッチング素子対を、スイッチング素子3c,3dは
第２のスイッチング素子対を構成しており、第１のスイ
ッチング素子対の両端A,C及び第２のスイッチング素子
対の両端C,Eは直流電源の入力端子となっている。
次に、上記実施例の基本動作を、第２図の動作波形図を
参照しながら説明する。
参照しながら説明する。
第２図においては、スイッチング素子3a〜3dの各ゲート
信号G3a,G3b,G3c,G3d、第１図AB間,BC間,CD間,DE間にそ
れぞれ印加される電圧VAB,VBC,VCD,VDE、遅れ負荷６を
流れる電流IL、同図AB間,BC間を流れる電流IAB,IBC、遅
れ負荷６に印加される電圧VLがそれぞれ示されている。
信号G3a,G3b,G3c,G3d、第１図AB間,BC間,CD間,DE間にそ
れぞれ印加される電圧VAB,VBC,VCD,VDE、遅れ負荷６を
流れる電流IL、同図AB間,BC間を流れる電流IAB,IBC、遅
れ負荷６に印加される電圧VLがそれぞれ示されている。
まず、外側のスイッチング素子3a,3d（第１のスイッ
チング素子群）がオン状態にあり、接続点Ｃに隣接する
内側のスイッチング素子3b,3c（第２のスイッチング素
子群）がオフ状態にあるとする。このとき、回路電流は
スイッチング素子3a→直流分カットコンデンサ５→遅れ
負荷６→スイッチング素子3dの経路で流れている。これ
により、遅れ負荷６には正方向の電流が流れる（第２
図、期間Ｉ）。
チング素子群）がオン状態にあり、接続点Ｃに隣接する
内側のスイッチング素子3b,3c（第２のスイッチング素
子群）がオフ状態にあるとする。このとき、回路電流は
スイッチング素子3a→直流分カットコンデンサ５→遅れ
負荷６→スイッチング素子3dの経路で流れている。これ
により、遅れ負荷６には正方向の電流が流れる（第２
図、期間Ｉ）。
次に、スイッチング素子3a,3dをオフとする（第２
図、時刻t1）。このとき、スイッチング素子3b,3cはオ
フのままとしておく。すると、遅れ負荷６を流れる電流
は、そのまま連続して流れようとするため、遅れ負荷６
→寄生ダイオード4c→寄生ダイオード4b→直流分カット
コンデンサ５の経路で流れる。
図、時刻t1）。このとき、スイッチング素子3b,3cはオ
フのままとしておく。すると、遅れ負荷６を流れる電流
は、そのまま連続して流れようとするため、遅れ負荷６
→寄生ダイオード4c→寄生ダイオード4b→直流分カット
コンデンサ５の経路で流れる。
そして、DB間の電圧が反転する前に、スイッチング素
子3b,3cをオンする。このとき、これらのスイッチング
素子のオンにもかかわらず電流はで述べた経路で流れ
ているので、各スイッチング素子3b,3cを流れてはいな
い（第２図、期間II）。
子3b,3cをオンする。このとき、これらのスイッチング
素子のオンにもかかわらず電流はで述べた経路で流れ
ているので、各スイッチング素子3b,3cを流れてはいな
い（第２図、期間II）。
この後、回路電流は直流分カットコンデンサ５→スイ
ッチング素子3b→スイッチング素子3c→遅れ負荷６の経
路に転流する（第２図、期間III）。
ッチング素子3b→スイッチング素子3c→遅れ負荷６の経
路に転流する（第２図、期間III）。
そして、スイッチング素子3b,3cをオフとすると（第
２図、時刻t3）、回路電流は、直流分カットコンデンサ
５→寄生ダイオード4a→電源１→寄生ダイオード4d→遅
れ負荷６の経路で転流する。この転流が行われている間
にスイッチング素子3a,3dをオンとしておきに戻る
（第２図、期間IV）。
２図、時刻t3）、回路電流は、直流分カットコンデンサ
５→寄生ダイオード4a→電源１→寄生ダイオード4d→遅
れ負荷６の経路で転流する。この転流が行われている間
にスイッチング素子3a,3dをオンとしておきに戻る
（第２図、期間IV）。
このように、〜の動作を繰返すことにより、遅れ負
荷２に交流電力が供給される。
荷２に交流電力が供給される。
次に、各スイッチング素子群を構成する各スイッチング
素子のオン−オフのスイッチングタイミングがずれ、一
方が早くオフした場合の動作を説明する。
素子のオン−オフのスイッチングタイミングがずれ、一
方が早くオフした場合の動作を説明する。
まず、スイッチング素子3a,3dがオン状態にあり、スイ
ッチング素子3dが時間Δｔだけ早くオフとなった場合に
は（第２図、時刻ts）、電流は遅れ負荷６を通った後、
寄生ダイオード4cを介して流れる。このとき、オフ状態
となったスイッチング素子3dには、第１図のCD間が短絡
されているので、即ち寄生ダイオード4cが導通状態にあ
るので、分圧用コンデンサ2bの端子間電圧が印加される
ことになる。そして、この端子間電圧は上述したよう
に、分圧用コンデンサ2a,2bで電源電圧Edを分圧してい
るので、Ed/2となる。従って、スイッチング素子3dに
は、耐圧以上の電圧は印加されないことになる。
ッチング素子3dが時間Δｔだけ早くオフとなった場合に
は（第２図、時刻ts）、電流は遅れ負荷６を通った後、
寄生ダイオード4cを介して流れる。このとき、オフ状態
となったスイッチング素子3dには、第１図のCD間が短絡
されているので、即ち寄生ダイオード4cが導通状態にあ
るので、分圧用コンデンサ2bの端子間電圧が印加される
ことになる。そして、この端子間電圧は上述したよう
に、分圧用コンデンサ2a,2bで電源電圧Edを分圧してい
るので、Ed/2となる。従って、スイッチング素子3dに
は、耐圧以上の電圧は印加されないことになる。
また、同様に、スイッチング素子3aが先にオフとなって
も、電流は寄生ダイオード4bを介して流れると共に、ス
イッチング素子4aには分圧用コンデンサ2aの電圧Ed/2が
印加されるだけで過電圧破壊は生じない。
も、電流は寄生ダイオード4bを介して流れると共に、ス
イッチング素子4aには分圧用コンデンサ2aの電圧Ed/2が
印加されるだけで過電圧破壊は生じない。
一方、スイッチング素子3b,3cがオン状態であるとき
に、スイッチング素子3bが先にオフとなった場合には、
遅れ負荷６には寄生ダイオード4aを介して電流が流れ
る。そして、このときスイッチング素子3bに印加される
電圧は、第１図のAB間が短絡されているので、即ち、寄
生ダイオード4aが導通状態となっているため、分圧用コ
ンデンサ2aの端子間電圧Ed/2が印加されることになる。
従って、スイッチング素子3aには過電圧破壊は生じな
い。
に、スイッチング素子3bが先にオフとなった場合には、
遅れ負荷６には寄生ダイオード4aを介して電流が流れ
る。そして、このときスイッチング素子3bに印加される
電圧は、第１図のAB間が短絡されているので、即ち、寄
生ダイオード4aが導通状態となっているため、分圧用コ
ンデンサ2aの端子間電圧Ed/2が印加されることになる。
従って、スイッチング素子3aには過電圧破壊は生じな
い。
同様に、スイッチング素子3cが先にオフしたとしても、
電流は寄生ダイオード4dを通って流れ、スイッチング素
子3cには、Ed/2しか印加されず過電圧破壊は生じない。
電流は寄生ダイオード4dを通って流れ、スイッチング素
子3cには、Ed/2しか印加されず過電圧破壊は生じない。
なお、上記実施例では、スイッチング素子としてMOS−F
ETを使用したが、本発明は、他のスイッチング素子（例
えばGTOのような自己消弧形素子）についても適用でき
る。
ETを使用したが、本発明は、他のスイッチング素子（例
えばGTOのような自己消弧形素子）についても適用でき
る。
また、上記実施例では、直流電源と複数の分圧用コンデ
ンサを用いて各スイッチング素子等に所定の直流電圧を
印加することとしたが、本発明はこれに限定されるもの
ではなく、例えば、各分圧用コンデンサに代えて所定直
流電源を複数配置し、上記実施例における直流電源１を
排除するようにしてもよい。
ンサを用いて各スイッチング素子等に所定の直流電圧を
印加することとしたが、本発明はこれに限定されるもの
ではなく、例えば、各分圧用コンデンサに代えて所定直
流電源を複数配置し、上記実施例における直流電源１を
排除するようにしてもよい。
（発明の効果） 本発明に係るインバータ回路では、各スイッチング素子
群を構成する複数のスイッチング素子相互の切換タイミ
ングのずれに起因するスイッチング素子の過電圧による
破壊を確実に防止できるので、信頼度の高いインバータ
回路の提供が可能となる。また、従来に比べて耐圧の低
いスイッチング素子を使用できると共に、使用するコン
デンサの数が少なく、インバータ用の変圧器を使用しな
いので、小形かつ低製造コスト、更に横流が発生しない
インバータ回路の提供が可能となる。
群を構成する複数のスイッチング素子相互の切換タイミ
ングのずれに起因するスイッチング素子の過電圧による
破壊を確実に防止できるので、信頼度の高いインバータ
回路の提供が可能となる。また、従来に比べて耐圧の低
いスイッチング素子を使用できると共に、使用するコン
デンサの数が少なく、インバータ用の変圧器を使用しな
いので、小形かつ低製造コスト、更に横流が発生しない
インバータ回路の提供が可能となる。
第１図は本発明に係るインバータ回路の一実施例を示す
回路図、第２図は第１図に示す回路の各部の動作波形
図、第３図は従来技術を示す回路図、第４図は第３図に
おける各部の動作波形図、第５図は他の従来技術を示す
回路図である。 １……直流電源、 2a,2b……分圧用コンデンサ、 3a〜3d……スイッチング素子、 4a〜4d……寄生ダイオード、 ５……直流分カットコンデンサ、 ６……遅れ負荷
回路図、第２図は第１図に示す回路の各部の動作波形
図、第３図は従来技術を示す回路図、第４図は第３図に
おける各部の動作波形図、第５図は他の従来技術を示す
回路図である。 １……直流電源、 2a,2b……分圧用コンデンサ、 3a〜3d……スイッチング素子、 4a〜4d……寄生ダイオード、 ５……直流分カットコンデンサ、 ６……遅れ負荷
Claims (2)
- 【請求項１】ダイオードがそれぞれ逆並列接続されたス
イッチング素子を２個直列に接続してなるスイッチング
素子対を２個形成し、これら第１及び第２のスイッチン
グ素子対を直列に接続すると共に、 第１のスイッチング素子対を構成する２個のスイッチン
グ素子の相互の接続点と、第２のスイッチング素子対を
構成する２個のスイッチング素子の相互の接続点との間
にコンデンサを介して負荷を接続し、 第１のスイッチング素子対の両端及び第２のスイッチン
グ素子対の両端を直流電源の入力端子とするインバータ
回路であって、 第１のスイッチング素子対と第２のスイッチング素子対
との相互の接続点に隣接する内側の２個のスイッチング
素子を同一のタイミングでオン−オフさせ、上記内側の
２個のスイッチング素子がオフした後に一定時間をおい
て他の外側の２個のスイッチング素子を同一のタイミン
グでオンさせ、かつ、これらの外側の２個のスイッチン
グ素子が同一のタイミングでオフした後に一定時間をお
いて前記内側の２個のスイッチング素子をオンさせるこ
とを特徴とするインバータ回路。 - 【請求項２】第１のスイッチング素子対の両端及び第２
のスイッチング素子対の両端にそれぞれ分圧用コンデン
サを接続し、かつ、第１及び第２のスイッチング素子対
の直列回路の両端を直流電源に接続した請求項（１）記
載のインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226098A JPH0720378B2 (ja) | 1988-09-09 | 1988-09-09 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226098A JPH0720378B2 (ja) | 1988-09-09 | 1988-09-09 | インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0274163A JPH0274163A (ja) | 1990-03-14 |
| JPH0720378B2 true JPH0720378B2 (ja) | 1995-03-06 |
Family
ID=16839795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63226098A Expired - Fee Related JPH0720378B2 (ja) | 1988-09-09 | 1988-09-09 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720378B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3991450B2 (ja) | 1998-06-16 | 2007-10-17 | 三菱電機株式会社 | 高周波交流電源装置 |
| WO2015005155A1 (ja) * | 2013-07-08 | 2015-01-15 | 株式会社村田製作所 | 電力変換回路、電力伝送システムおよび電力変換システム |
| CN109814012A (zh) * | 2019-01-19 | 2019-05-28 | 北京碧思特科技有限公司 | 一种gis电场感应同步装置及其同步方法 |
-
1988
- 1988-09-09 JP JP63226098A patent/JPH0720378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0274163A (ja) | 1990-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754411B2 (ja) | 電力変換装置のスナバ回路 | |
| JP2979923B2 (ja) | 半導体装置 | |
| JP6617571B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| KR930006903A (ko) | 전력 변환장치 및 그것에 적합한 반도체 모듈(module) | |
| JPH1127931A (ja) | 抵抗をブートストラップ・ダイオードに直列結合したモノリシック・ゲート・ドライバ・デバイス | |
| US4594650A (en) | Inverter device | |
| KR20150046753A (ko) | 프리휠링 SiC 다이오드를 갖는 RC-IGBT | |
| JP2020014045A (ja) | 双方向スイッチ回路 | |
| JPH0720378B2 (ja) | インバータ回路 | |
| JP2010259313A (ja) | 電力変換装置 | |
| JPS6126260A (ja) | Ｇｔｏサイリスタ | |
| JP4491718B2 (ja) | ３レベルコンバータ | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JP2020054058A (ja) | 半導体装置及びデバイス | |
| KR0133530B1 (ko) | 구동회로 | |
| JPH06232714A (ja) | 電力用半導体回路装置 | |
| US20020079519A1 (en) | Power semiconductor device, power arm and inverter circuit | |
| JPH0638707B2 (ja) | 逆導通形ゲートターンオフ形サイリスタの制御方法 | |
| JP3761019B2 (ja) | インバータ回路 | |
| JPH0583954A (ja) | 半導体スイツチ及びコンデンサの並列接続方法、並びにスイツチ回路及びインバータ装置 | |
| JPS62295443A (ja) | 半導体装置 | |
| JPH0832187B2 (ja) | インバータ装置 | |
| JPH0430821Y2 (ja) | ||
| JPS5931307B2 (ja) | インバ−タ装置 | |
| JP6888456B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |