JPH0722201B2 - Liquid crystal display manufacturing method - Google Patents
Liquid crystal display manufacturing methodInfo
- Publication number
- JPH0722201B2 JPH0722201B2 JP3213428A JP21342891A JPH0722201B2 JP H0722201 B2 JPH0722201 B2 JP H0722201B2 JP 3213428 A JP3213428 A JP 3213428A JP 21342891 A JP21342891 A JP 21342891A JP H0722201 B2 JPH0722201 B2 JP H0722201B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate electrode
- liquid crystal
- electrode
- opaque
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はMIS(金属−絶縁物−
半導体)トランジスタアレイを用いた液晶表示装置の製
造方法に関するものである。The present invention relates to MIS (metal-insulator-
(Semiconductor) Manufacture of liquid crystal display device using transistor array
It relates to the production method.
【0002】従来アクティブ・マトリックスを用いたデ
ィスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常に大きくでき、大型かつドット数の
大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光型素子ではダイナミック方式
での駆動デューティは限界があり、テレビ表示等にはア
クティブ・マトリックスの応用が考えられている。Conventionally, a display panel using an active matrix has attracted attention as a method capable of realizing a large-sized panel having a large number of dots because its matrix size can be made very large as compared with the dynamic method. In particular, a light-receiving element such as a liquid crystal has a limited drive duty in a dynamic system, and application of an active matrix is considered for a television display and the like.
【0003】図1は従来のアクティブ・マトリックスの
1セルを示している。アドレス線Xがトランジスタ2の
ゲートに入力されており、トランジスタをONさせてデ
ータ線Yの信号を保持用コンデンサ3に電荷として蓄積
させる。再びデータを書き込むまで、このコンデンサ3
により保持され、同時に液晶4を駆動する。ここでVC
は共通電極信号である。液晶のリークは非常に少ないの
で、短時間の電荷の保持には十分である。ここのトラン
ジスタとコンデンサ1の製造は通常のICのプロセスと
全く同じである。図2は図1のセルをシリコンゲートプ
ロセスにより作成した例である。単結晶シリコンウェハ
上にトランジスタ10とコンデンサ11が構成される。
アドレス線Xとコンデンサの上電極11は多結晶シリコ
ン(ポリシリコン)で、又データ線Yと液晶駆動電極1
3はAlでできており、コンタクトホール7、8、9に
より、基板とAl、ポリシリコンとAlが夫々接続され
る。FIG. 1 shows one cell of a conventional active matrix. The address line X is input to the gate of the transistor 2, and the transistor is turned on to accumulate the signal on the data line Y in the holding capacitor 3 as electric charge. Until the data is written again, this capacitor 3
And the liquid crystal 4 is driven at the same time. VC here
Is a common electrode signal. Since the liquid crystal leaks very little, it is sufficient for holding charges for a short time. The manufacturing of the transistor and the capacitor 1 here is exactly the same as the process of an ordinary IC. FIG. 2 shows an example in which the cell of FIG. 1 is manufactured by a silicon gate process. A transistor 10 and a capacitor 11 are formed on a single crystal silicon wafer.
The address line X and the upper electrode 11 of the capacitor are made of polycrystalline silicon (polysilicon), and the data line Y and the liquid crystal drive electrode 1 are used.
Reference numeral 3 is made of Al, and the contact holes 7, 8 and 9 connect the substrate to Al and the polysilicon to Al, respectively.
【0004】この種の通常のICプロセスに従ったマト
リックス基板は次の大きな欠点をもつ。Matrix substrates according to this type of conventional IC process have the following major drawbacks.
【0005】1つはマトリックス基板の製造プロセスが
ICと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を100PA以下にしなければならず、この構造では
数万個のセル全てのリークを押えることはむずかしい。
ここで、発生する接合リークはコンデンサ3に蓄積され
た電荷を放電し、コントラストを低下させる。First, since the manufacturing process of the matrix substrate is the same as that of the IC, the process is complicated and the process cost is high, and at the same time, the yield is reduced due to the junction leak with the substrate silicon, and the total cost is high. In particular, at the junction between the silicon substrate and the diffusion layer serving as the source / drain, the leak current must be 100 PA or less in a normal cell, which is considerably affected by crystal defects in the single crystal. It is difficult to suppress the leak of all the cells.
Here, the generated junction leak discharges the electric charge accumulated in the capacitor 3 and reduces the contrast.
【0006】2つにはAl電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ3の電荷を放電してしまいコント
ラストが低下する。Secondly, the light incident on the silicon substrate through the gap of the Al electrode generates electron-hole pairs and diffuses to generate a photocurrent, which discharges the electric charge of the capacitor 3 and lowers the contrast.
【0007】本発明の目的はこの欠点を改善する液晶表
示装置の製造方法を提供するものである。以下具体例に
そって説明する。The object of the present invention is to improve the disadvantages of liquid crystal displays.
A method for manufacturing the display device is provided. A specific example will be described below.
【0008】図3は本発明に用いたマトリックスセルを
示すものであり、図1の従来と比較すると、容量18の
GND配線が新たに設けられている。液晶の容量が十分
大きいと、それを電荷保持容量として用いるので電荷保
持用の容量18とGND配線を省略することができ、こ
の場合でも基本的なデータの書込、保持は同じである。
この場合のGND電位は一定のバイアス電圧を意味しバ
イアスレベル、又は信号レベルは問わない。又表示デー
タの入力をデータ線Yがサンプルホールドする容量とし
て、データ線YとGNDラインの間の容量21、又はア
ドレス線Xとの間の容量22を利用する。FIG. 3 shows a matrix cell used in the present invention . Compared with the conventional case of FIG.
GND wiring is newly provided. If the liquid crystal has a sufficiently large capacity, it is used as a charge holding capacity, so that the charge holding capacity 18 and the GND wiring can be omitted. Even in this case, the basic writing and holding of data is the same.
The GND potential in this case means a constant bias voltage, and the bias level or the signal level does not matter. Further, the capacitance 21 between the data line Y and the GND line or the capacitance 22 between the address line X is used as a capacitance for the data line Y to sample and hold the input of the display data.
【0009】図4に本発明に用いる液晶駆動のための1
セル40の図面を示す。ゲート線41とGND線42は
同一の導電性薄膜、データ線45、トランジスタ部のチ
ャネル46は半導体薄膜よりなる。又コンデンサ49を
形成するために透明駆動電極44をつける前に誘電体膜
を全面につける。コンタクト・ホール43はこの誘電体
膜を開孔して電極44とトランジスタとのコンタクトを
とる。この時シリコン薄膜のソース・ドレイン、配線等
の低抵抗層形成のための不純物注入は工程簡略のため導
電性薄膜(例えば金属、結果として不純物注入されるシ
リコン膜等の材料を用いる)をマスクとして行なう。FIG. 4 shows a liquid crystal driving device 1 used in the present invention.
A drawing of a cell 40 is shown. The gate line 41 and the GND line 42 are made of the same conductive thin film, and the data line 45 and the channel 46 of the transistor portion are made of a semiconductor thin film. Also, a dielectric film is applied to the entire surface before the transparent drive electrode 44 is applied to form the capacitor 49. The contact hole 43 opens this dielectric film to make contact between the electrode 44 and the transistor. At this time, the impurity injection for forming the low resistance layer such as the source / drain of the silicon thin film and the wiring is performed by using the conductive thin film (for example, a metal, and a material such as the silicon film to which the impurity is injected as a result is used) as a mask for simplifying the process. To do.
【0010】図6(イ)、(ロ)は、本発明の製造方法
の一実施例を示す。同図(イ)において、透明基板60
上に不透明な導電性薄膜を形成後パターニングし、ゲー
ト電極61を形成する。さらに、このゲート電極61上
に酸化膜等の絶縁膜62を形成する。次に、同図(ロ)
において、この絶縁膜62上にシリコン薄膜63を形成
し、このシリコン薄膜63上にレジスト64を塗布す
る。さらに、透明基板60の裏側より全面露光65を行
い現像する。こうして、ゲート電極61の真上にはゲー
ト電極の形状のレジストが残留するので、このレジスト
をマスクにしてトランジスタのソース、ドレインの拡散
領域を形成する。FIGS. 6A and 6B show an embodiment of the manufacturing method of the present invention. In FIG. 7A, the transparent substrate 60
After forming an opaque conductive thin film on the top, patterning is performed to form a gate electrode 61. Further, an insulating film 62 such as an oxide film is formed on the gate electrode 61. Next, the same figure (b)
Then, a silicon thin film 63 is formed on the insulating film 62, and a resist 64 is applied on the silicon thin film 63. Further, the entire surface is exposed from the back side of the transparent substrate 60, and development is performed. Thus, since the resist in the shape of the gate electrode remains right above the gate electrode 61, the resist is used as a mask to diffuse the source and drain of the transistor.
Form an area .
【0011】しかしこのままだと図4の半導体薄膜と導
電性薄膜の交点47、48もトランジスタ46と同様に
トランジスタが形成されてしまい、データ線45は交点
47と48で切れてしまう。本発明はこのゲートセルフ
アライン方式による工程簡略化による欠点を、次のよう
にして補なう。半導体薄膜にクロスする導電性薄膜の幅
(トランジスタ46ではW1 交点47ではW2 交点48
でW3 )をトランジスタ部は交点部より長くとることに
よる。However, in this state, a transistor is also formed at the intersections 47 and 48 of the semiconductor thin film and the conductive thin film of FIG. 4 similarly to the transistor 46, and the data line 45 is cut at the intersections 47 and 48. The present invention compensates for the drawback due to the simplification of the process by the gate self-alignment method as follows. The width of the conductive thin film crossing the semiconductor thin film (W 1 intersection 47 in transistor 46, W 2 intersection 48
In W 3) of the transistor unit is by taking longer than the intersection portions.
【0012】即ち、ゲート電極をマスクに不純物をドー
プする際、必ず横方向にもXだけ入る。例えば多結晶シ
リコンでは1000℃、1HでリンPは5μmも侵入す
る。従って、交叉部は導電性薄膜の幅を6〜8μm、ト
ランジスタ部は20μmに設定すると、ゲートセルフア
ラインを行ってもトランジスタはソースとドレインが分
離され、又交叉部は拡散の横拡がりにより、トランジス
タで言えばソースドレインがショートされ、配線が切れ
ない。That is, when the gate electrode is used as a mask for doping impurities, X is always entered in the lateral direction. For example, in polycrystalline silicon, phosphorus P penetrates as much as 5 μm at 1000 ° C. for 1H. Therefore, if the width of the conductive thin film is set to 6 to 8 μm in the crossing portion and the transistor portion is set to 20 μm, the source and the drain of the transistor are separated even if the gate self-alignment is performed, and the crossing portion is formed by the lateral spread of diffusion. Then, the source and drain are short-circuited and the wiring cannot be cut.
【0013】図5は図4における本発明の断面を示して
いる。A−Bはトランジスタ断面、C−D、C’−D’
は交叉部の断面である。透明基板50上に半導体薄膜部
51、52、53、54を形成後、ゲート絶縁膜55を
形成し更に導電性薄膜によりゲート電極56、配線56
を形成後、これらの導電性薄膜をマスクに半導体薄膜へ
不純物ドープを行なう。この後誘電体膜57をつけてコ
ンタクトホールを開孔後透明駆動電極58を形成する。
この結果、トランジスタはチャネル52が形成され、又
配線部は拡散部分54がショートして本来の配線機能を
なす。FIG. 5 shows a cross section of the invention in FIG. AB is a transistor cross section, CD, C'-D '.
Is a cross section of the intersection. After forming the semiconductor thin film portions 51, 52, 53, 54 on the transparent substrate 50, a gate insulating film 55 is formed, and a gate electrode 56 and a wiring 56 are formed by a conductive thin film.
After forming, the semiconductor thin film is doped with impurities using these conductive thin films as a mask. After that, a dielectric film 57 is formed and a contact hole is opened, and then a transparent drive electrode 58 is formed.
As a result, the channel 52 is formed in the transistor, and the diffusion portion 54 of the wiring portion is short-circuited to perform the original wiring function.
【0014】図7はこれを更に保持用コンデンサ部に応
用した例である。セル70はゲート線71、データ線7
2、コンタクト・ホール73、GNDライン74、交点
75、76、コンデンサ77、トランジスタ78、液晶
駆動電極79からできている。この場合のコンデンサは
半導体薄膜と導電性薄膜の間のゲート絶縁膜を誘電体膜
として形成される。しかし、通常の如く大きなベタの電
極でコンデンサを形成すると、ゲートセルフアラインに
より不純物が半導体膜にドープされずに、コンデンサに
直列に非常に高い抵抗が入ったと同じになり、電荷保持
の役割をしない。従ってこれを逃れるためにコンデンサ
の電極となる導電性薄膜を、トランジスタのチャネル長
(W1 )より短い幅の櫛状にする。この結果櫛目と櫛目
の間から不純物が横方向に拡散し、下部で各々が短絡す
ることにより、コンデンサの半導体膜の抵抗を下げるこ
とができる。FIG. 7 shows an example in which this is further applied to a holding capacitor section. The cell 70 has a gate line 71 and a data line 7
2. Contact holes 73, GND lines 74, intersections 75 and 76, capacitors 77, transistors 78, and liquid crystal drive electrodes 79. The capacitor in this case is formed by using the gate insulating film between the semiconductor thin film and the conductive thin film as a dielectric film. However, if a capacitor is formed with a large solid electrode as usual, impurities will not be doped into the semiconductor film due to gate self-alignment, and it will be the same as if a very high resistance was inserted in series with the capacitor, and it does not play a role of charge retention. . Therefore, in order to escape from this, the conductive thin film to be the electrode of the capacitor is formed into a comb shape having a width shorter than the channel length (W 1 ) of the transistor. As a result, the impurities are laterally diffused from between the comb lines and short-circuited at the lower parts, so that the resistance of the semiconductor film of the capacitor can be reduced.
【0015】図8は図7EFでの判断を示す。基板80
上にシリコン薄膜を形成し、パターニングの後にゲート
酸化膜85及びコンデンサの誘電体膜86を形成後、ゲ
ート電極及びコンデンサの電極となる導電性薄膜(金属
膜シリコン薄膜)をつけてゲート電極87、コンデンサ
電極88を形成する。この後導電性薄膜をマスクに半導
体薄膜に不純物をドープする。この時トランジスタ部は
導電性薄膜即ちゲート電極の幅が広いのでソース・ドレ
イン82、83と不純物の入らないチャネル81が形成
されて、トランジスタとなる。一方コンデンサは導電性
薄膜88の幅がトランジスタ部より狭いので、不純物が
横方向に拡散して短絡し、この結果、低抵抗の半導体電
極84が形成される。この後に絶縁膜89をつけて、コ
ンタクト部91を開孔し、この後駆動電極90を形成す
る。FIG. 8 shows the decision made in FIG. 7EF. Board 80
After forming a silicon thin film on the gate oxide film 85 and a capacitor dielectric film 86 after patterning, a conductive thin film (metal film silicon thin film) to be a gate electrode and a capacitor electrode is attached to the gate electrode 87, The capacitor electrode 88 is formed. Thereafter, the semiconductor thin film is doped with impurities using the conductive thin film as a mask. At this time, since the conductive thin film, that is, the width of the gate electrode, is wide in the transistor portion, the source / drain 82, 83 and the channel 81 free of impurities are formed to form a transistor. On the other hand, in the capacitor, since the width of the conductive thin film 88 is narrower than that of the transistor portion, impurities are laterally diffused and short-circuited, and as a result, the semiconductor electrode 84 having a low resistance is formed. After that, an insulating film 89 is attached, a contact portion 91 is opened, and then a drive electrode 90 is formed.
【0016】本発明は前述のように、半導体薄膜と、半
導体金属等の導電性薄膜よりなるアクティブ・マトリク
ス基板において、半導体薄膜と導電性薄膜の交叉部分に
おける導電性薄膜の幅を、トランジスタ部より狭くする
ことにより、工程の簡略化を可能にするものである。特
にこの場合拡散の横拡がりXに対し、トランジスタでは
2X以上、交叉部コンデンサ部では2X以下にする。As described above, according to the present invention, in the active matrix substrate composed of the semiconductor thin film and the conductive thin film of a semiconductor metal or the like, the width of the conductive thin film at the intersection of the semiconductor thin film and the conductive thin film is larger than that of the transistor part. By narrowing the width, the process can be simplified. In this case, in particular, the lateral spread X of diffusion is set to 2X or more for the transistor and 2X or less for the crossover capacitor portion.
【0017】本発明は透明基板上に半導体薄膜による薄
膜トランジスタを有する液晶表示装置の製造方法を提供
するものであり、従来に比して次の利点がある。The present invention provides a method of manufacturing a liquid crystal display device having a thin film transistor made of a semiconductor thin film on a transparent substrate, and has the following advantages over conventional methods .
【0018】製造プロセスが簡単で、逆スタガー型の薄
膜トランジスタのソース、ドレイン領域をゲートに自己
整合的に形成することができる。 The manufacturing process is simple and the inverted stagger type thin
The source and drain regions of the film transistor are used as the gate
It can be formed in a consistent manner.
【0019】又、上法から入射した光は90%以上通過
し、又シリコン薄膜中のキャリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク筐は1
万ルックスの下でも10PA以下となり、光の入射によ
る表示像の消滅は防ぐことができた。In addition, since 90% or more of the light incident from the above method passes and the diffusion length of the carriers in the silicon thin film is short, almost no photocurrent is generated, and the leakage housing for light is 1
Even under 10,000 lux, it was 10 PA or less, and it was possible to prevent the display image from disappearing due to the incidence of light.
【0020】更に透明基板に透明液晶駆動電極を用いる
と、最もコントラストの高いFEタイプの液晶を用いる
ことができ、画面の明るさも向上し、表示品質を飛躍的
に改善できる。Further, when the transparent liquid crystal drive electrode is used for the transparent substrate, the FE type liquid crystal having the highest contrast can be used, the brightness of the screen can be improved, and the display quality can be dramatically improved.
【0021】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立が容易となり従来のバルクシコン
タイプに対し、組立歩溜りが向上し、又工程が簡単にな
る。上述の如く本発明は、一対の基板間に液晶が封入さ
れ、該基板の一方の基板上には、マトリクス状に配列さ
れた画素電極、該画素電極に接続されてなる薄膜トラン
ジスタ、該薄膜トランジスタのソース電極にデータ信号
を供給してなるデータ線、該薄膜トランジスタのゲート
電極にゲート信号を供給してなるゲート線を有した液晶
表示装置の製造方法において、該薄膜トランジスタは該
基板上に不透明なゲート電極を形成する工程、該不透明
なゲート電極上に絶縁膜を形成する工程、該絶縁膜上に
シリコン薄膜を形成する工程、該シリコン薄膜上にレジ
ストを塗布する工程、該透明基板の該不透明なゲート電
極が形成されていない側から該不透明なゲート電極をマ
スクとして該レジストを露光し、光の当たった部分のレ
ジストを剥離することにより該不透明なゲート電極上以
外のレジストを除去する工程、残存した該レジスト膜を
マスクとして該不透明なゲート電極に自己整合したソー
ス領域およびドレイン領域を形成する工程より形成され
てなるので、従来のバルクシリコンタイプで は6回の
フォトエッチング工程を必要としたが、本発明では3回
で良いので、製造工程が従来に比べて簡単で、工程コス
トを低減できると共に歩留り向上も望めるという効果を
奏する。 At the same time, if glass or a material similar thereto is used for the substrate, the panel can be easily assembled, the assembly yield is improved and the process is simplified as compared with the conventional bulk silicon type. As described above, according to the present invention , the liquid crystal is sealed between the pair of substrates.
And arranged in a matrix on one of the substrates.
Pixel electrode and a thin film transistor connected to the pixel electrode
Data signal to the source electrode of the transistor
Data line, the gate of the thin film transistor
Liquid crystal having gate lines formed by supplying gate signals to electrodes
In the method for manufacturing a display device, the thin film transistor is
Forming an opaque gate electrode on a substrate;
A step of forming an insulating film on a transparent gate electrode,
A step of forming a silicon thin film, and a register on the silicon thin film.
The step of applying a strike, the opaque gate electrode of the transparent substrate.
Mark the opaque gate electrode from the side where the pole is not formed.
The resist is exposed as a mask and the portion exposed to the light is recorded.
The opaque gate electrode is removed by removing the cyst.
The step of removing the resist outside, removing the remaining resist film
Saw self-aligned with the opaque gate electrode as a mask
Formed by the process of forming the drain region and the drain region.
Therefore, with the conventional bulk silicon type, 6 times
A photo-etching process was required, but three times in the present invention.
Since the manufacturing process is easier than before,
The effect of reducing yield and improving yield
Play.
【図1】 従来のアクティブマトリックスに用いたセル
の回路図である。FIG. 1 is a circuit diagram of a cell used in a conventional active matrix.
【図2】 バルクシリコンを用いたセルの平面図であ
る。FIG. 2 is a plan view of a cell using bulk silicon.
【図3】 本発明のセル図である。FIG. 3 is a cell diagram of the present invention.
【図4】 本発明によるアクティブ・マトリックスの平
面図である。FIG. 4 is a plan view of an active matrix according to the present invention.
【図5】 本発明によるアクティブ・マトリックスの断
面図である。FIG. 5 is a cross-sectional view of an active matrix according to the present invention.
【図6】 (イ)(ロ)は本発明に用いるトランジスタ
の形成方法を示す図である。6A and 6B are diagrams showing a method for forming a transistor used in the present invention.
【図7】 本発明の他の実施例の平面図である。FIG. 7 is a plan view of another embodiment of the present invention.
【図8】 本発明の他の実施例の断面図である。FIG. 8 is a sectional view of another embodiment of the present invention.
11・・・・・・・・・・・・コンデンサ3の上部電極 10・・・・・・・・・・・・ポリシリコンゲート 7、8、9・・・・・・・・・コンタクトホール 13・・・・・・・・・・・・Alの駆動電極 15・・・・・・・・・・・・薄膜トランジスタ 41、71・・・・・・・・・ゲート線 45、72・・・・・・・・・データ線 46、78・・・・・・・・・トランジスタ 49、77・・・・・・・・・コンデンサ 43・・・・・・・・・・・・コンタクトホール 44、58、79、90・・・駆動電極 55、85・・・・・・・・・ゲート絶縁膜 53、67、81・・・・・・トランジスタのチャネル 11 ・ ・ ・ ・ ・ ・ ・ ・ ・ Upper electrode of capacitor 3 ・ ・ ・ ・ ・ ・ ・ ・ ・ Polysilicon gate 7, 8, 9 ・ ・ ・ ・ ・ ・ Contact hole 13 ......... Al driving electrode 15 ... Thin film transistor 41, 71 ... Gate line 45, 72 ...・ ・ ・ ・ ・ ・ ・ Data lines 46, 78 ・ ・ ・ ・ Transistors 49, 77 ・ ・ ・ ・ ・ ・ ・ Capacitors 43 ・ ・ ・ ・ Contact holes 44, 58, 79, 90 ... Driving electrode 55, 85 ... Gate insulating film 53, 67, 81 ... Channel of transistor
Claims (1)
基板の一方の基板上には、マトリクス状に配列された画
素電極、該画素電極に接続されてなる薄膜トランジス
タ、該薄膜トランジスタのソース電極にデータ信号を供
給してなるデータ線、該薄膜トランジスタのゲート電極
にゲート信号を供給してなるゲート線を有した液晶表示
装置の製造方法において、該薄膜トランジスタは、該基
板上に不透明なゲート電極を形成する工程、該不透明な
ゲート電極上に絶縁膜を形成する工程、該絶縁膜上にシ
リコン薄膜を形成する工程、該シリコン薄膜上にレジス
トを塗布する工程、該透明基板の該不透明なゲート電極
が形成されていない側から該不透明なゲート電極をマス
クとして該レジストを露光し、光の当たった部分のレジ
ストを剥離することにより該不透明なゲート電極上以外
のレジストを除去する工程、残存した該レジスト膜をマ
スクとして該不透明なゲート電極に自己整合したソース
領域およびドレイン領域を形成する工程より形成されて
なることを特徴とする液晶表示装置の製造方法。 1. A liquid crystal is sealed between a pair of substrates, and the liquid crystal is transparent.
Images arranged in a matrix on one of the substrates.
Elementary electrode, thin-film transistor connected to the pixel electrode
Data signal to the source electrode of the thin film transistor.
Data line, the gate electrode of the thin film transistor
Liquid crystal display having a gate line formed by supplying a gate signal to the
The method of manufacturing a device, the thin film transistor includes forming an opaque gate electrode on the substrate, forming an insulating film on said opaque <br/> gate electrode, a silicon thin film is formed on the insulating film to process, applying a resist onto the silicon thin film, the opaque gate electrode from the side said opaque gate electrode of the transparent substrate is not formed is exposed to the resist as a mask, the light impinging part of the cash register
Removing the resist other than the opaque gate electrode by removing the strike, and is formed from a step of forming a source region and a drain region are self-aligned to the opaque gate electrode remaining the resist film as a mask
A method of manufacturing a liquid crystal display device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213428A JPH0722201B2 (en) | 1991-08-26 | 1991-08-26 | Liquid crystal display manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213428A JPH0722201B2 (en) | 1991-08-26 | 1991-08-26 | Liquid crystal display manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127266A Division JPS5828867A (en) | 1981-08-13 | 1981-08-13 | Manufacturing method of thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669235A JPH0669235A (en) | 1994-03-11 |
| JPH0722201B2 true JPH0722201B2 (en) | 1995-03-08 |
Family
ID=16639067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213428A Expired - Lifetime JPH0722201B2 (en) | 1991-08-26 | 1991-08-26 | Liquid crystal display manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722201B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828867A (en) * | 1981-08-13 | 1983-02-19 | Seiko Epson Corp | Manufacturing method of thin film transistor |
-
1991
- 1991-08-26 JP JP3213428A patent/JPH0722201B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669235A (en) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812489B2 (en) | Liquid crystal display | |
| US5650637A (en) | Active matrix assembly | |
| US5474942A (en) | Method of forming a liquid crystal display device | |
| KR940009074B1 (en) | Active matrix panel | |
| US4582395A (en) | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor | |
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| JPH077155A (en) | Structure and manufacturing method of thin film transistor | |
| JPH0133833B2 (en) | ||
| JP3302187B2 (en) | Thin film transistor, semiconductor device using the same, liquid crystal display device | |
| JPH0534836B2 (en) | ||
| US6100951A (en) | Thin-film switching elements for electronic devices and a method of manufacturing the same | |
| JP2668317B2 (en) | Active matrix panel | |
| JPH0247865B2 (en) | ||
| JP2898509B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JPH0330308B2 (en) | ||
| JPH0722201B2 (en) | Liquid crystal display manufacturing method | |
| JP3440764B2 (en) | Liquid crystal display | |
| JP3305814B2 (en) | Thin film transistor and liquid crystal display device using the same | |
| JPH10135480A (en) | Color display device, method of manufacturing the same, and color liquid crystal device | |
| JPH0132661B2 (en) | ||
| JPH0828521B2 (en) | Liquid crystal display | |
| JP3305090B2 (en) | Image display device | |
| JP2564995B2 (en) | Liquid crystal display | |
| JP2568990B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPS6053082A (en) | thin film transistor |