JPH0722201B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH0722201B2 JPH0722201B2 JP3213428A JP21342891A JPH0722201B2 JP H0722201 B2 JPH0722201 B2 JP H0722201B2 JP 3213428 A JP3213428 A JP 3213428A JP 21342891 A JP21342891 A JP 21342891A JP H0722201 B2 JPH0722201 B2 JP H0722201B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate electrode
- liquid crystal
- electrode
- opaque
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＭＩＳ（金属−絶縁物−
半導体）トランジスタアレイを用いた液晶表示装置の製
造方法に関するものである。
半導体）トランジスタアレイを用いた液晶表示装置の製
造方法に関するものである。
【０００２】従来アクティブ・マトリックスを用いたデ
ィスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常に大きくでき、大型かつドット数の
大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光型素子ではダイナミック方式
での駆動デューティは限界があり、テレビ表示等にはア
クティブ・マトリックスの応用が考えられている。
ィスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常に大きくでき、大型かつドット数の
大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光型素子ではダイナミック方式
での駆動デューティは限界があり、テレビ表示等にはア
クティブ・マトリックスの応用が考えられている。
【０００３】図１は従来のアクティブ・マトリックスの
１セルを示している。アドレス線Ｘがトランジスタ２の
ゲートに入力されており、トランジスタをＯＮさせてデ
ータ線Ｙの信号を保持用コンデンサ３に電荷として蓄積
させる。再びデータを書き込むまで、このコンデンサ３
により保持され、同時に液晶４を駆動する。ここでＶＣ
は共通電極信号である。液晶のリークは非常に少ないの
で、短時間の電荷の保持には十分である。ここのトラン
ジスタとコンデンサ１の製造は通常のＩＣのプロセスと
全く同じである。図２は図１のセルをシリコンゲートプ
ロセスにより作成した例である。単結晶シリコンウェハ
上にトランジスタ１０とコンデンサ１１が構成される。
アドレス線Ｘとコンデンサの上電極１１は多結晶シリコ
ン（ポリシリコン）で、又データ線Ｙと液晶駆動電極１
３はＡｌでできており、コンタクトホール７、８、９に
より、基板とＡｌ、ポリシリコンとＡｌが夫々接続され
る。
１セルを示している。アドレス線Ｘがトランジスタ２の
ゲートに入力されており、トランジスタをＯＮさせてデ
ータ線Ｙの信号を保持用コンデンサ３に電荷として蓄積
させる。再びデータを書き込むまで、このコンデンサ３
により保持され、同時に液晶４を駆動する。ここでＶＣ
は共通電極信号である。液晶のリークは非常に少ないの
で、短時間の電荷の保持には十分である。ここのトラン
ジスタとコンデンサ１の製造は通常のＩＣのプロセスと
全く同じである。図２は図１のセルをシリコンゲートプ
ロセスにより作成した例である。単結晶シリコンウェハ
上にトランジスタ１０とコンデンサ１１が構成される。
アドレス線Ｘとコンデンサの上電極１１は多結晶シリコ
ン（ポリシリコン）で、又データ線Ｙと液晶駆動電極１
３はＡｌでできており、コンタクトホール７、８、９に
より、基板とＡｌ、ポリシリコンとＡｌが夫々接続され
る。
【０００４】この種の通常のＩＣプロセスに従ったマト
リックス基板は次の大きな欠点をもつ。
リックス基板は次の大きな欠点をもつ。
【０００５】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ＰＡ以下にしなければならず、この構造では
数万個のセル全てのリークを押えることはむずかしい。
ここで、発生する接合リークはコンデンサ３に蓄積され
た電荷を放電し、コントラストを低下させる。
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ＰＡ以下にしなければならず、この構造では
数万個のセル全てのリークを押えることはむずかしい。
ここで、発生する接合リークはコンデンサ３に蓄積され
た電荷を放電し、コントラストを低下させる。
【０００６】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。
【０００７】本発明の目的はこの欠点を改善する液晶表
示装置の製造方法を提供するものである。以下具体例に
そって説明する。
示装置の製造方法を提供するものである。以下具体例に
そって説明する。
【０００８】図３は本発明に用いたマトリックスセルを
示すものであり、図１の従来と比較すると、容量１８の
ＧＮＤ配線が新たに設けられている。液晶の容量が十分
大きいと、それを電荷保持容量として用いるので電荷保
持用の容量１８とＧＮＤ配線を省略することができ、こ
の場合でも基本的なデータの書込、保持は同じである。
この場合のＧＮＤ電位は一定のバイアス電圧を意味しバ
イアスレベル、又は信号レベルは問わない。又表示デー
タの入力をデータ線Ｙがサンプルホールドする容量とし
て、データ線ＹとＧＮＤラインの間の容量２１、又はア
ドレス線Ｘとの間の容量２２を利用する。
示すものであり、図１の従来と比較すると、容量１８の
ＧＮＤ配線が新たに設けられている。液晶の容量が十分
大きいと、それを電荷保持容量として用いるので電荷保
持用の容量１８とＧＮＤ配線を省略することができ、こ
の場合でも基本的なデータの書込、保持は同じである。
この場合のＧＮＤ電位は一定のバイアス電圧を意味しバ
イアスレベル、又は信号レベルは問わない。又表示デー
タの入力をデータ線Ｙがサンプルホールドする容量とし
て、データ線ＹとＧＮＤラインの間の容量２１、又はア
ドレス線Ｘとの間の容量２２を利用する。
【０００９】図４に本発明に用いる液晶駆動のための１
セル４０の図面を示す。ゲート線４１とＧＮＤ線４２は
同一の導電性薄膜、データ線４５、トランジスタ部のチ
ャネル４６は半導体薄膜よりなる。又コンデンサ４９を
形成するために透明駆動電極４４をつける前に誘電体膜
を全面につける。コンタクト・ホール４３はこの誘電体
膜を開孔して電極４４とトランジスタとのコンタクトを
とる。この時シリコン薄膜のソース・ドレイン、配線等
の低抵抗層形成のための不純物注入は工程簡略のため導
電性薄膜（例えば金属、結果として不純物注入されるシ
リコン膜等の材料を用いる）をマスクとして行なう。
セル４０の図面を示す。ゲート線４１とＧＮＤ線４２は
同一の導電性薄膜、データ線４５、トランジスタ部のチ
ャネル４６は半導体薄膜よりなる。又コンデンサ４９を
形成するために透明駆動電極４４をつける前に誘電体膜
を全面につける。コンタクト・ホール４３はこの誘電体
膜を開孔して電極４４とトランジスタとのコンタクトを
とる。この時シリコン薄膜のソース・ドレイン、配線等
の低抵抗層形成のための不純物注入は工程簡略のため導
電性薄膜（例えば金属、結果として不純物注入されるシ
リコン膜等の材料を用いる）をマスクとして行なう。
【００１０】図６（イ）、（ロ）は、本発明の製造方法
の一実施例を示す。同図（イ）において、透明基板６０
上に不透明な導電性薄膜を形成後パターニングし、ゲー
ト電極６１を形成する。さらに、このゲート電極６１上
に酸化膜等の絶縁膜６２を形成する。次に、同図（ロ）
において、この絶縁膜６２上にシリコン薄膜６３を形成
し、このシリコン薄膜６３上にレジスト６４を塗布す
る。さらに、透明基板６０の裏側より全面露光６５を行
い現像する。こうして、ゲート電極６１の真上にはゲー
ト電極の形状のレジストが残留するので、このレジスト
をマスクにしてトランジスタのソース、ドレインの拡散
領域を形成する。
の一実施例を示す。同図（イ）において、透明基板６０
上に不透明な導電性薄膜を形成後パターニングし、ゲー
ト電極６１を形成する。さらに、このゲート電極６１上
に酸化膜等の絶縁膜６２を形成する。次に、同図（ロ）
において、この絶縁膜６２上にシリコン薄膜６３を形成
し、このシリコン薄膜６３上にレジスト６４を塗布す
る。さらに、透明基板６０の裏側より全面露光６５を行
い現像する。こうして、ゲート電極６１の真上にはゲー
ト電極の形状のレジストが残留するので、このレジスト
をマスクにしてトランジスタのソース、ドレインの拡散
領域を形成する。
【００１１】しかしこのままだと図４の半導体薄膜と導
電性薄膜の交点４７、４８もトランジスタ４６と同様に
トランジスタが形成されてしまい、データ線４５は交点
４７と４８で切れてしまう。本発明はこのゲートセルフ
アライン方式による工程簡略化による欠点を、次のよう
にして補なう。半導体薄膜にクロスする導電性薄膜の幅
（トランジスタ４６ではＷ1 交点４７ではＷ2 交点４８
でＷ3 ）をトランジスタ部は交点部より長くとることに
よる。
電性薄膜の交点４７、４８もトランジスタ４６と同様に
トランジスタが形成されてしまい、データ線４５は交点
４７と４８で切れてしまう。本発明はこのゲートセルフ
アライン方式による工程簡略化による欠点を、次のよう
にして補なう。半導体薄膜にクロスする導電性薄膜の幅
（トランジスタ４６ではＷ1 交点４７ではＷ2 交点４８
でＷ3 ）をトランジスタ部は交点部より長くとることに
よる。
【００１２】即ち、ゲート電極をマスクに不純物をドー
プする際、必ず横方向にもＸだけ入る。例えば多結晶シ
リコンでは１０００℃、１ＨでリンＰは５μｍも侵入す
る。従って、交叉部は導電性薄膜の幅を６〜８μｍ、ト
ランジスタ部は２０μｍに設定すると、ゲートセルフア
ラインを行ってもトランジスタはソースとドレインが分
離され、又交叉部は拡散の横拡がりにより、トランジス
タで言えばソースドレインがショートされ、配線が切れ
ない。
プする際、必ず横方向にもＸだけ入る。例えば多結晶シ
リコンでは１０００℃、１ＨでリンＰは５μｍも侵入す
る。従って、交叉部は導電性薄膜の幅を６〜８μｍ、ト
ランジスタ部は２０μｍに設定すると、ゲートセルフア
ラインを行ってもトランジスタはソースとドレインが分
離され、又交叉部は拡散の横拡がりにより、トランジス
タで言えばソースドレインがショートされ、配線が切れ
ない。
【００１３】図５は図４における本発明の断面を示して
いる。Ａ−Ｂはトランジスタ断面、Ｃ−Ｄ、Ｃ’−Ｄ’
は交叉部の断面である。透明基板５０上に半導体薄膜部
５１、５２、５３、５４を形成後、ゲート絶縁膜５５を
形成し更に導電性薄膜によりゲート電極５６、配線５６
を形成後、これらの導電性薄膜をマスクに半導体薄膜へ
不純物ドープを行なう。この後誘電体膜５７をつけてコ
ンタクトホールを開孔後透明駆動電極５８を形成する。
この結果、トランジスタはチャネル５２が形成され、又
配線部は拡散部分５４がショートして本来の配線機能を
なす。
いる。Ａ−Ｂはトランジスタ断面、Ｃ−Ｄ、Ｃ’−Ｄ’
は交叉部の断面である。透明基板５０上に半導体薄膜部
５１、５２、５３、５４を形成後、ゲート絶縁膜５５を
形成し更に導電性薄膜によりゲート電極５６、配線５６
を形成後、これらの導電性薄膜をマスクに半導体薄膜へ
不純物ドープを行なう。この後誘電体膜５７をつけてコ
ンタクトホールを開孔後透明駆動電極５８を形成する。
この結果、トランジスタはチャネル５２が形成され、又
配線部は拡散部分５４がショートして本来の配線機能を
なす。
【００１４】図７はこれを更に保持用コンデンサ部に応
用した例である。セル７０はゲート線７１、データ線７
２、コンタクト・ホール７３、ＧＮＤライン７４、交点
７５、７６、コンデンサ７７、トランジスタ７８、液晶
駆動電極７９からできている。この場合のコンデンサは
半導体薄膜と導電性薄膜の間のゲート絶縁膜を誘電体膜
として形成される。しかし、通常の如く大きなベタの電
極でコンデンサを形成すると、ゲートセルフアラインに
より不純物が半導体膜にドープされずに、コンデンサに
直列に非常に高い抵抗が入ったと同じになり、電荷保持
の役割をしない。従ってこれを逃れるためにコンデンサ
の電極となる導電性薄膜を、トランジスタのチャネル長
（Ｗ1 ）より短い幅の櫛状にする。この結果櫛目と櫛目
の間から不純物が横方向に拡散し、下部で各々が短絡す
ることにより、コンデンサの半導体膜の抵抗を下げるこ
とができる。
用した例である。セル７０はゲート線７１、データ線７
２、コンタクト・ホール７３、ＧＮＤライン７４、交点
７５、７６、コンデンサ７７、トランジスタ７８、液晶
駆動電極７９からできている。この場合のコンデンサは
半導体薄膜と導電性薄膜の間のゲート絶縁膜を誘電体膜
として形成される。しかし、通常の如く大きなベタの電
極でコンデンサを形成すると、ゲートセルフアラインに
より不純物が半導体膜にドープされずに、コンデンサに
直列に非常に高い抵抗が入ったと同じになり、電荷保持
の役割をしない。従ってこれを逃れるためにコンデンサ
の電極となる導電性薄膜を、トランジスタのチャネル長
（Ｗ1 ）より短い幅の櫛状にする。この結果櫛目と櫛目
の間から不純物が横方向に拡散し、下部で各々が短絡す
ることにより、コンデンサの半導体膜の抵抗を下げるこ
とができる。
【００１５】図８は図７ＥＦでの判断を示す。基板８０
上にシリコン薄膜を形成し、パターニングの後にゲート
酸化膜８５及びコンデンサの誘電体膜８６を形成後、ゲ
ート電極及びコンデンサの電極となる導電性薄膜（金属
膜シリコン薄膜）をつけてゲート電極８７、コンデンサ
電極８８を形成する。この後導電性薄膜をマスクに半導
体薄膜に不純物をドープする。この時トランジスタ部は
導電性薄膜即ちゲート電極の幅が広いのでソース・ドレ
イン８２、８３と不純物の入らないチャネル８１が形成
されて、トランジスタとなる。一方コンデンサは導電性
薄膜８８の幅がトランジスタ部より狭いので、不純物が
横方向に拡散して短絡し、この結果、低抵抗の半導体電
極８４が形成される。この後に絶縁膜８９をつけて、コ
ンタクト部９１を開孔し、この後駆動電極９０を形成す
る。
上にシリコン薄膜を形成し、パターニングの後にゲート
酸化膜８５及びコンデンサの誘電体膜８６を形成後、ゲ
ート電極及びコンデンサの電極となる導電性薄膜（金属
膜シリコン薄膜）をつけてゲート電極８７、コンデンサ
電極８８を形成する。この後導電性薄膜をマスクに半導
体薄膜に不純物をドープする。この時トランジスタ部は
導電性薄膜即ちゲート電極の幅が広いのでソース・ドレ
イン８２、８３と不純物の入らないチャネル８１が形成
されて、トランジスタとなる。一方コンデンサは導電性
薄膜８８の幅がトランジスタ部より狭いので、不純物が
横方向に拡散して短絡し、この結果、低抵抗の半導体電
極８４が形成される。この後に絶縁膜８９をつけて、コ
ンタクト部９１を開孔し、この後駆動電極９０を形成す
る。
【００１６】本発明は前述のように、半導体薄膜と、半
導体金属等の導電性薄膜よりなるアクティブ・マトリク
ス基板において、半導体薄膜と導電性薄膜の交叉部分に
おける導電性薄膜の幅を、トランジスタ部より狭くする
ことにより、工程の簡略化を可能にするものである。特
にこの場合拡散の横拡がりＸに対し、トランジスタでは
２Ｘ以上、交叉部コンデンサ部では２Ｘ以下にする。
導体金属等の導電性薄膜よりなるアクティブ・マトリク
ス基板において、半導体薄膜と導電性薄膜の交叉部分に
おける導電性薄膜の幅を、トランジスタ部より狭くする
ことにより、工程の簡略化を可能にするものである。特
にこの場合拡散の横拡がりＸに対し、トランジスタでは
２Ｘ以上、交叉部コンデンサ部では２Ｘ以下にする。
【００１７】本発明は透明基板上に半導体薄膜による薄
膜トランジスタを有する液晶表示装置の製造方法を提供
するものであり、従来に比して次の利点がある。
膜トランジスタを有する液晶表示装置の製造方法を提供
するものであり、従来に比して次の利点がある。
【００１８】製造プロセスが簡単で、逆スタガー型の薄
膜トランジスタのソース、ドレイン領域をゲートに自己
整合的に形成することができる。
膜トランジスタのソース、ドレイン領域をゲートに自己
整合的に形成することができる。
【００１９】又、上法から入射した光は９０％以上通過
し、又シリコン薄膜中のキャリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク筐は１
万ルックスの下でも１０ＰＡ以下となり、光の入射によ
る表示像の消滅は防ぐことができた。
し、又シリコン薄膜中のキャリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク筐は１
万ルックスの下でも１０ＰＡ以下となり、光の入射によ
る表示像の消滅は防ぐことができた。
【００２０】更に透明基板に透明液晶駆動電極を用いる
と、最もコントラストの高いＦＥタイプの液晶を用いる
ことができ、画面の明るさも向上し、表示品質を飛躍的
に改善できる。
と、最もコントラストの高いＦＥタイプの液晶を用いる
ことができ、画面の明るさも向上し、表示品質を飛躍的
に改善できる。
【００２１】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立が容易となり従来のバルクシコン
タイプに対し、組立歩溜りが向上し、又工程が簡単にな
る。上述の如く本発明は、一対の基板間に液晶が封入さ
れ、該基板の一方の基板上には、マトリクス状に配列さ
れた画素電極、該画素電極に接続されてなる薄膜トラン
ジスタ、該薄膜トランジスタのソース電極にデータ信号
を供給してなるデータ線、該薄膜トランジスタのゲート
電極にゲート信号を供給してなるゲート線を有した液晶
表示装置の製造方法において、該薄膜トランジスタは該
基板上に不透明なゲート電極を形成する工程、該不透明
なゲート電極上に絶縁膜を形成する工程、該絶縁膜上に
シリコン薄膜を形成する工程、該シリコン薄膜上にレジ
ストを塗布する工程、該透明基板の該不透明なゲート電
極が形成されていない側から該不透明なゲート電極をマ
スクとして該レジストを露光し、光の当たった部分のレ
ジストを剥離することにより該不透明なゲート電極上以
外のレジストを除去する工程、残存した該レジスト膜を
マスクとして該不透明なゲート電極に自己整合したソー
ス領域およびドレイン領域を形成する工程より形成され
てなるので、従来のバルクシリコンタイプで は６回の
フォトエッチング工程を必要としたが、本発明では３回
で良いので、製造工程が従来に比べて簡単で、工程コス
トを低減できると共に歩留り向上も望めるという効果を
奏する。
用いるとパネルの組立が容易となり従来のバルクシコン
タイプに対し、組立歩溜りが向上し、又工程が簡単にな
る。上述の如く本発明は、一対の基板間に液晶が封入さ
れ、該基板の一方の基板上には、マトリクス状に配列さ
れた画素電極、該画素電極に接続されてなる薄膜トラン
ジスタ、該薄膜トランジスタのソース電極にデータ信号
を供給してなるデータ線、該薄膜トランジスタのゲート
電極にゲート信号を供給してなるゲート線を有した液晶
表示装置の製造方法において、該薄膜トランジスタは該
基板上に不透明なゲート電極を形成する工程、該不透明
なゲート電極上に絶縁膜を形成する工程、該絶縁膜上に
シリコン薄膜を形成する工程、該シリコン薄膜上にレジ
ストを塗布する工程、該透明基板の該不透明なゲート電
極が形成されていない側から該不透明なゲート電極をマ
スクとして該レジストを露光し、光の当たった部分のレ
ジストを剥離することにより該不透明なゲート電極上以
外のレジストを除去する工程、残存した該レジスト膜を
マスクとして該不透明なゲート電極に自己整合したソー
ス領域およびドレイン領域を形成する工程より形成され
てなるので、従来のバルクシリコンタイプで は６回の
フォトエッチング工程を必要としたが、本発明では３回
で良いので、製造工程が従来に比べて簡単で、工程コス
トを低減できると共に歩留り向上も望めるという効果を
奏する。
【図１】 従来のアクティブマトリックスに用いたセル
の回路図である。
の回路図である。
【図２】 バルクシリコンを用いたセルの平面図であ
る。
る。
【図３】 本発明のセル図である。
【図４】 本発明によるアクティブ・マトリックスの平
面図である。
面図である。
【図５】 本発明によるアクティブ・マトリックスの断
面図である。
面図である。
【図６】 （イ）（ロ）は本発明に用いるトランジスタ
の形成方法を示す図である。
の形成方法を示す図である。
【図７】 本発明の他の実施例の平面図である。
【図８】 本発明の他の実施例の断面図である。
１１・・・・・・・・・・・・コンデンサ３の上部電極 １０・・・・・・・・・・・・ポリシリコンゲート ７、８、９・・・・・・・・・コンタクトホール １３・・・・・・・・・・・・Ａｌの駆動電極 １５・・・・・・・・・・・・薄膜トランジスタ ４１、７１・・・・・・・・・ゲート線 ４５、７２・・・・・・・・・データ線 ４６、７８・・・・・・・・・トランジスタ ４９、７７・・・・・・・・・コンデンサ ４３・・・・・・・・・・・・コンタクトホール ４４、５８、７９、９０・・・駆動電極 ５５、８５・・・・・・・・・ゲート絶縁膜 ５３、６７、８１・・・・・・トランジスタのチャネル
Claims (1)
- 【請求項１】 一対の基板間に液晶が封入され、該透明
基板の一方の基板上には、マトリクス状に配列された画
素電極、該画素電極に接続されてなる薄膜トランジス
タ、該薄膜トランジスタのソース電極にデータ信号を供
給してなるデータ線、該薄膜トランジスタのゲート電極
にゲート信号を供給してなるゲート線を有した液晶表示
装置の製造方法において、該薄膜トランジスタは、該基
板上に不透明なゲート電極を形成する工程、該不透明な
ゲート電極上に絶縁膜を形成する工程、該絶縁膜上にシ
リコン薄膜を形成する工程、該シリコン薄膜上にレジス
トを塗布する工程、該透明基板の該不透明なゲート電極
が形成されていない側から該不透明なゲート電極をマス
クとして該レジストを露光し、光の当たった部分のレジ
ストを剥離することにより該不透明なゲート電極上以外
のレジストを除去する工程、残存した該レジスト膜をマ
スクとして該不透明なゲート電極に自己整合したソース
領域およびドレイン領域を形成する工程より形成されて
なることを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213428A JPH0722201B2 (ja) | 1991-08-26 | 1991-08-26 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213428A JPH0722201B2 (ja) | 1991-08-26 | 1991-08-26 | 液晶表示装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127266A Division JPS5828867A (ja) | 1981-08-13 | 1981-08-13 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669235A JPH0669235A (ja) | 1994-03-11 |
| JPH0722201B2 true JPH0722201B2 (ja) | 1995-03-08 |
Family
ID=16639067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213428A Expired - Lifetime JPH0722201B2 (ja) | 1991-08-26 | 1991-08-26 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722201B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828867A (ja) * | 1981-08-13 | 1983-02-19 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
-
1991
- 1991-08-26 JP JP3213428A patent/JPH0722201B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669235A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812489B2 (en) | Liquid crystal display | |
| US5650637A (en) | Active matrix assembly | |
| US5474942A (en) | Method of forming a liquid crystal display device | |
| KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
| US4582395A (en) | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor | |
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| JPH077155A (ja) | 薄膜トランジスターの構造と製造方法 | |
| JPH0133833B2 (ja) | ||
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JPH0534836B2 (ja) | ||
| US6100951A (en) | Thin-film switching elements for electronic devices and a method of manufacturing the same | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPH0247865B2 (ja) | ||
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JPH0330308B2 (ja) | ||
| JPH0722201B2 (ja) | 液晶表示装置の製造方法 | |
| JP3440764B2 (ja) | 液晶表示装置 | |
| JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH10135480A (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| JPH0132661B2 (ja) | ||
| JPH0828521B2 (ja) | 液晶表示装置 | |
| JP3305090B2 (ja) | 画像表示装置 | |
| JP2564995B2 (ja) | 液晶表示装置 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPS6053082A (ja) | 薄膜トランジスタ |