JPH0724408B2 - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPH0724408B2 JPH0724408B2 JP24998786A JP24998786A JPH0724408B2 JP H0724408 B2 JPH0724408 B2 JP H0724408B2 JP 24998786 A JP24998786 A JP 24998786A JP 24998786 A JP24998786 A JP 24998786A JP H0724408 B2 JPH0724408 B2 JP H0724408B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistors
- terminal
- modulator
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、通信機の変調器に用いることができるバイア
ス回路に関するものである。
ス回路に関するものである。
従来の技術 近年、データ通信が急速に普及し、通信品質の鍵を担う
変調器にも、その高性能化が求められている。
変調器にも、その高性能化が求められている。
以下、図面を参照しながら、従来のバイアス回路の一例
について説明する。第３図は従来のバイアス回路のブロ
ック図であり、11は変調信号を入力する入力端子、12は
電源端子、13は入力端子11に入力された変調信号の直流
分を阻止するコンデンサ、14および15は後段の回路にバ
イアス電圧を与える抵抗、16はコンデンサ13にて直流分
を除かれた変調信号を入力し変調を行う変調器、17は変
調器16の出力端子である。
について説明する。第３図は従来のバイアス回路のブロ
ック図であり、11は変調信号を入力する入力端子、12は
電源端子、13は入力端子11に入力された変調信号の直流
分を阻止するコンデンサ、14および15は後段の回路にバ
イアス電圧を与える抵抗、16はコンデンサ13にて直流分
を除かれた変調信号を入力し変調を行う変調器、17は変
調器16の出力端子である。
以上のように構成されたバイアス回路について、その動
作を論理“1"と“0"のNRZ信号が変調信号として入力さ
れたとして説明する。ここでは、電源端子に加える電圧
をV1とし、抵抗14および15は等しいものとする。第４図
の波形図で示すように論理“1"と“0"からなる変調信号
（ａ）を入力端子11に入力する。入力された変調信号
（ａ）はコンデンサ13と抵抗14および15の時定数に応じ
た微分効果により、変調信号（ｂ）に示す波形となり変
調器16へ入力される。変調器16では入力信号（ｂ）に応
じた変調を行い、出力端子17より出力する。
作を論理“1"と“0"のNRZ信号が変調信号として入力さ
れたとして説明する。ここでは、電源端子に加える電圧
をV1とし、抵抗14および15は等しいものとする。第４図
の波形図で示すように論理“1"と“0"からなる変調信号
（ａ）を入力端子11に入力する。入力された変調信号
（ａ）はコンデンサ13と抵抗14および15の時定数に応じ
た微分効果により、変調信号（ｂ）に示す波形となり変
調器16へ入力される。変調器16では入力信号（ｂ）に応
じた変調を行い、出力端子17より出力する。
発明が解決しようとする問題点 しかしながら、上記のような構成では、変調器16はコン
デンサ13と抵抗14および15の時定数に応じた信号（ｂ）
にて変調を行うため、コンデンサ13の容量値が小さい
と、信号（ｂ）の時間t2からt3までの間にみられるよう
な論理“1"あるいは“0"が連続した場合のアイパターン
の開口率が劣化し、またそれを防ぐため、容量値を大き
くすると送信開始時間t1直後からの過渡状態の時間が長
くかかり、この部分で復調時に著しい歪が発生し、倫理
レベルの判定が困難になるという問題点を有していた。
デンサ13と抵抗14および15の時定数に応じた信号（ｂ）
にて変調を行うため、コンデンサ13の容量値が小さい
と、信号（ｂ）の時間t2からt3までの間にみられるよう
な論理“1"あるいは“0"が連続した場合のアイパターン
の開口率が劣化し、またそれを防ぐため、容量値を大き
くすると送信開始時間t1直後からの過渡状態の時間が長
くかかり、この部分で復調時に著しい歪が発生し、倫理
レベルの判定が困難になるという問題点を有していた。
本発明は上記問題点に鑑み、変調器へ入力される変調信
号のアイパターンの開口率を劣化させず、かつ送信開始
直後の過渡状態も発生せしめないバイアス回路を提供す
るものである。
号のアイパターンの開口率を劣化させず、かつ送信開始
直後の過渡状態も発生せしめないバイアス回路を提供す
るものである。
問題点を解決するための手段 上記問題点を解決するために、本発明のバイアス回路
は、２つの基準電圧を与える第１と第２の基準電圧端子
と、前記第１と第２の基準電圧の中点電圧を中心に変化
する変調信号を入力する入力端子と、前記第１と第２の
基準電圧端子の間に直列に接続した第１と第２の抵抗
と、前記第１と第２の抵抗の接続点と前記入力端子との
間に接続した第３の抵抗と、前記第１と第２の抵抗の接
続点と前記第１の基準電圧端子との間に直列に接続した
第４の抵抗とスイッチを具備し、受信時には前記スイッ
チをON状態にして、なおかつ前記入力端子を前記第２の
基準電圧端子と同電位に保ち、送信時には、前記スイッ
チをOFF状態にして、なおかつ前記入力端子に前記変調
信号を入力し、前記第１と第２の抵抗の接続点から、出
力を得るという構成を備えたものである。
は、２つの基準電圧を与える第１と第２の基準電圧端子
と、前記第１と第２の基準電圧の中点電圧を中心に変化
する変調信号を入力する入力端子と、前記第１と第２の
基準電圧端子の間に直列に接続した第１と第２の抵抗
と、前記第１と第２の抵抗の接続点と前記入力端子との
間に接続した第３の抵抗と、前記第１と第２の抵抗の接
続点と前記第１の基準電圧端子との間に直列に接続した
第４の抵抗とスイッチを具備し、受信時には前記スイッ
チをON状態にして、なおかつ前記入力端子を前記第２の
基準電圧端子と同電位に保ち、送信時には、前記スイッ
チをOFF状態にして、なおかつ前記入力端子に前記変調
信号を入力し、前記第１と第２の抵抗の接続点から、出
力を得るという構成を備えたものである。
作用 本発明は上記した構成によって、時定数を生じる要因と
なった直流を阻止するコンデンサを用いないため、変調
器へ入力される変調信号のアイパターンの開口率が劣化
せず、かつ送信開始直後の過渡状態も生じないこととな
る。
なった直流を阻止するコンデンサを用いないため、変調
器へ入力される変調信号のアイパターンの開口率が劣化
せず、かつ送信開始直後の過渡状態も生じないこととな
る。
実施例 以下、本発明の一実施例であるバイアス回路について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明のバイアス回路の一実施例を示すブロッ
ク図である。第１図において、１は変調信号を入力する
入力端子、２は電源端子、３および４は後段の回路にバ
イアス電圧を与える抵抗、５および６は受信時にバイア
ス電圧を与える抵抗、７はスイッチ、８はスイッチ７を
制御する制御端子、９は抵抗３および４にてバイアス電
圧を与えられた変調信号を入力し変調を行う変調器、10
は変調器９の出力端子である。
ク図である。第１図において、１は変調信号を入力する
入力端子、２は電源端子、３および４は後段の回路にバ
イアス電圧を与える抵抗、５および６は受信時にバイア
ス電圧を与える抵抗、７はスイッチ、８はスイッチ７を
制御する制御端子、９は抵抗３および４にてバイアス電
圧を与えられた変調信号を入力し変調を行う変調器、10
は変調器９の出力端子である。
以上のように構成されたバイアス回路について、その動
作を論理“1"と“0"のNRZ信号が変調信号として入力さ
れたとして説明する。ここでは電源端子２に加える電圧
をV1とし、抵抗３および４は等しく抵抗値はR1、抵抗５
および６も等しく抵抗値はR2とする。またスイッチ７は
制御端子８が論理“1"のときON状態となり、論理“0"の
ときOFF状態となるものとする。また制御端子８に受信
時には論理“1"、送信時には論理“0"を入力するものと
する。まず、第２図の波形図で示すように時間t1および
t4以降は受信、時間t1からt4の間は送信とし、波形図
（ａ）で示すような論理“1"と“0"からなる変調信号を
入力端子１へ入力する。制御端子８には前記のとおり制
御信号（ｂ）を入力する。まず受信時には、入力端子１
に論理“0"が入力され、かつスイッチ７がON状態になる
ので変調器９の入力信号（ｃ）はV1/2となる。次に送信
時には、入力端子１に変調信号が入力され、かつスイッ
チ７がOFF状態になるので、変調器９にはV1/2の中点電
圧としてR1/（R1＋2R2）の振幅を持つ信号（ｃ）が入力
されることになる。
作を論理“1"と“0"のNRZ信号が変調信号として入力さ
れたとして説明する。ここでは電源端子２に加える電圧
をV1とし、抵抗３および４は等しく抵抗値はR1、抵抗５
および６も等しく抵抗値はR2とする。またスイッチ７は
制御端子８が論理“1"のときON状態となり、論理“0"の
ときOFF状態となるものとする。また制御端子８に受信
時には論理“1"、送信時には論理“0"を入力するものと
する。まず、第２図の波形図で示すように時間t1および
t4以降は受信、時間t1からt4の間は送信とし、波形図
（ａ）で示すような論理“1"と“0"からなる変調信号を
入力端子１へ入力する。制御端子８には前記のとおり制
御信号（ｂ）を入力する。まず受信時には、入力端子１
に論理“0"が入力され、かつスイッチ７がON状態になる
ので変調器９の入力信号（ｃ）はV1/2となる。次に送信
時には、入力端子１に変調信号が入力され、かつスイッ
チ７がOFF状態になるので、変調器９にはV1/2の中点電
圧としてR1/（R1＋2R2）の振幅を持つ信号（ｃ）が入力
されることになる。
以上のように本実施例によれば、抵抗とスイッチのみで
バイアス回路を構成し、直流阻止のコンデンサを用いて
いないので時定数が生じず、時間t2からt3までの間にみ
られるような論理“1"あるいは“0"が連続した場合でも
アイパターンの開口率の劣化は、全く発生しない。ま
た、送信開始時間t1直後からの過渡状態も全く発生しな
い。また、変調器９への入力信号の振幅は抵抗３、４お
よび６の抵抗値によりきまるので、これらを変えること
により変調器９の変調度を任意に設定することができ
る。また、受信時には変調器９への入力信号はV1/2に固
定され変調器９の出力には変調がかからないため、この
出力を受信器の局部発振信号としても利用できる。
バイアス回路を構成し、直流阻止のコンデンサを用いて
いないので時定数が生じず、時間t2からt3までの間にみ
られるような論理“1"あるいは“0"が連続した場合でも
アイパターンの開口率の劣化は、全く発生しない。ま
た、送信開始時間t1直後からの過渡状態も全く発生しな
い。また、変調器９への入力信号の振幅は抵抗３、４お
よび６の抵抗値によりきまるので、これらを変えること
により変調器９の変調度を任意に設定することができ
る。また、受信時には変調器９への入力信号はV1/2に固
定され変調器９の出力には変調がかからないため、この
出力を受信器の局部発振信号としても利用できる。
なお、本実施例において、スイッチ７はトランジスタ、
ゲートIC等を用いて簡単に構成できる。また、制御端子
８に加える制御信号（ｂ）もマイコン、ゲートIC等で簡
単に発生させることができる。
ゲートIC等を用いて簡単に構成できる。また、制御端子
８に加える制御信号（ｂ）もマイコン、ゲートIC等で簡
単に発生させることができる。
なお、本実施例において、電源端子２に電源電圧V1を加
え、抵抗４の一端をアースとしたが、この２つは基準と
なる電圧であればなんでもよい。また、変調信号を論理
“1"がV1、論理“0"が０の短形波としたが、前記２つの
基準電圧の中点電圧を中心に変化する信号であれば何で
もよい。また、抵抗３および４を等しいとしたが、これ
はシステムを設計する際、変調器入力信号の振幅変動許
容範囲に入るならば、バラツキがあってもよい。また、
抵抗５および６も等しいとしたが、これもシステムを設
計する際、変調器入力信号の振幅変動許容範囲に入るな
らば、バラツキがあってもよい。
え、抵抗４の一端をアースとしたが、この２つは基準と
なる電圧であればなんでもよい。また、変調信号を論理
“1"がV1、論理“0"が０の短形波としたが、前記２つの
基準電圧の中点電圧を中心に変化する信号であれば何で
もよい。また、抵抗３および４を等しいとしたが、これ
はシステムを設計する際、変調器入力信号の振幅変動許
容範囲に入るならば、バラツキがあってもよい。また、
抵抗５および６も等しいとしたが、これもシステムを設
計する際、変調器入力信号の振幅変動許容範囲に入るな
らば、バラツキがあってもよい。
発明の効果 以上のように本発明は、抵抗とスイッチのみでバイアス
回路を構成し、直流阻止のコンデンサを用いていないた
め、論理“1"あるいは“0"が連続した場合でもアイパタ
ーンの開口率の劣化が全く発生せず、また送信開始直後
の過渡状態も発生しないという優れた効果が得られる。
さらに、抵抗値を変えることにより変調器の変調度を任
意に設定でき、また受信時には変調器の出力を受信器の
局部発振信号としても利用できるという効果も得られ
る。
回路を構成し、直流阻止のコンデンサを用いていないた
め、論理“1"あるいは“0"が連続した場合でもアイパタ
ーンの開口率の劣化が全く発生せず、また送信開始直後
の過渡状態も発生しないという優れた効果が得られる。
さらに、抵抗値を変えることにより変調器の変調度を任
意に設定でき、また受信時には変調器の出力を受信器の
局部発振信号としても利用できるという効果も得られ
る。
第１図は本発明の一実施例のブロック図、第２図（ａ）
（ｂ）（ｃ）は本発明の一実施例の各部波形図、第３図
は従来のバイアス回路のブロック図、第４図（ａ）
（ｂ）は従来のバイアス回路の各部波形図である。 １……変調信号の入力端子、２……電源端子、３および
４……後段の回路にバイアス電圧を与える抵抗、５およ
び６……受信時にバイアス電圧を与える抵抗、７……ス
イッチ、８……スイッチの制御端子、９……変調器、10
……変調器の出力端子。
（ｂ）（ｃ）は本発明の一実施例の各部波形図、第３図
は従来のバイアス回路のブロック図、第４図（ａ）
（ｂ）は従来のバイアス回路の各部波形図である。 １……変調信号の入力端子、２……電源端子、３および
４……後段の回路にバイアス電圧を与える抵抗、５およ
び６……受信時にバイアス電圧を与える抵抗、７……ス
イッチ、８……スイッチの制御端子、９……変調器、10
……変調器の出力端子。
Claims (1)
- 【請求項１】２つの基準電圧を与える第１と第２の基準
電圧端子と、前記第１と第２の基準電圧の中点電圧を中
心に変化する変調信号を入力する入力端子と、前記第１
と第２の基準電圧端子の間に直列に接続した第１と第２
の抵抗と、前記第１と第２の抵抗の接続点と前記入力端
子との間に接続した第３の抵抗と、前記第１と第２の抵
抗の接続点と前記第１の基準電圧端子との間に直列に接
続した第４の抵抗とスイッチを具備し、受信時には前記
スイッチをON状態にして、なおかつ前記入力端子を前記
第２の基準電圧端子と同電位に保ち、送信時には、前記
スイッチをOFF状態にして、なおかつ前記入力端子に前
記変調信号を入力し、前記第１と第２の抵抗の接続点か
ら、出力を得ることを特徴とするバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24998786A JPH0724408B2 (ja) | 1986-10-21 | 1986-10-21 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24998786A JPH0724408B2 (ja) | 1986-10-21 | 1986-10-21 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104548A JPS63104548A (ja) | 1988-05-10 |
| JPH0724408B2 true JPH0724408B2 (ja) | 1995-03-15 |
Family
ID=17201145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24998786A Expired - Lifetime JPH0724408B2 (ja) | 1986-10-21 | 1986-10-21 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724408B2 (ja) |
-
1986
- 1986-10-21 JP JP24998786A patent/JPH0724408B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63104548A (ja) | 1988-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536662A (en) | Bidirectional constant current driving circuit | |
| JPH0448285B2 (ja) | ||
| US5530928A (en) | Balanced dual mode mixer apparatus | |
| US8269546B2 (en) | Optical modulator drive circuit | |
| US4583232A (en) | Carrier current digital data transceiver | |
| US2998487A (en) | Transistor switching arrangements | |
| US3027522A (en) | Double balanced transistor modulator | |
| US4660002A (en) | High frequency oscillator using a diode for frequency switching and FM modulation | |
| US4178558A (en) | DC Level clamping circuit | |
| JPH0724408B2 (ja) | バイアス回路 | |
| US5166632A (en) | Limiter circuit with means to eliminate offset and an optional selective threshold | |
| US4310810A (en) | Modulator systems | |
| US4543495A (en) | Diode bridge switching circuit with high attenuation | |
| US3898590A (en) | Progressive amplitude modulator | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| US3550041A (en) | Rf signal controller | |
| GB2264013A (en) | Balanced modulators | |
| EP0040274A1 (en) | Self balancing modulator and its application in a chroma demodulator | |
| US3624559A (en) | Phase or frequency modulator using pin diodes | |
| US4543496A (en) | Data converter and line driver for a digital data communication system | |
| US3986146A (en) | Double balanced modulator-demodulator | |
| US4313094A (en) | Modulation device for substituting for a double balanced mixer | |
| JPH04275473A (ja) | レーザダイオード駆動回路 | |
| KR100270190B1 (ko) | Qpsk 변조기의 바이어스 회로 | |
| JPH11136104A (ja) | デューティ可変回路及びそれを用いた光素子駆動回路 |