JPH0727012B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0727012B2 JPH0727012B2 JP63117370A JP11737088A JPH0727012B2 JP H0727012 B2 JPH0727012 B2 JP H0727012B2 JP 63117370 A JP63117370 A JP 63117370A JP 11737088 A JP11737088 A JP 11737088A JP H0727012 B2 JPH0727012 B2 JP H0727012B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- signal
- main circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路のテストを行なうための回路
構成に関するものである。
構成に関するものである。
第２図は従来の半導体集積回路を示す構成図である。図
において、１はパッケージされた半導体集積回路の主回
路であり、入力パッド２及び出力パッド３を有する。４
は半導体集積回路の外部より主回路１への電源電圧を供
給するための主電源電圧供給端子である。
において、１はパッケージされた半導体集積回路の主回
路であり、入力パッド２及び出力パッド３を有する。４
は半導体集積回路の外部より主回路１への電源電圧を供
給するための主電源電圧供給端子である。
次に、主回路１のバーンインテストを行う動作について
説明する。半導体集積回路を恒温槽内で所定温度条件下
に置き、半導体集積回路の外部の図示していない信号発
生装置から入力パッド２にテスト信号を供給する。この
テスト信号に応じ、出力パッド３から信号が出力され
る。この出力信号を測定し、規格値内か否かを判定する
ことによりバーンインテストを行う。
説明する。半導体集積回路を恒温槽内で所定温度条件下
に置き、半導体集積回路の外部の図示していない信号発
生装置から入力パッド２にテスト信号を供給する。この
テスト信号に応じ、出力パッド３から信号が出力され
る。この出力信号を測定し、規格値内か否かを判定する
ことによりバーンインテストを行う。
従来の半導体集積回路は以上のように構成され、バーン
インテストを行なう場合、テスト信号発生装置を有する
恒温槽を用いている。この場合、多くの半導体集積回路
を一度にバーンインテストするには恒温槽の容積内とい
う限界があるという問題点があった。また、各品種ごと
に異なる入力信号パターンを作成しなければならず、テ
スト信号発生回路が発生することができる入力信号パタ
ーンにも限界があるという問題点もあった。また、パッ
ケージされた半導体集積回路１個の占める容積が大きい
こと、及び半導体集積回路は品種ごとにパッケージの形
状が異なり恒温槽内に品種ごとにバーンインテスト専用
基板を設ける必要があり、ある品種をバーンインテスト
し、その他の品種をテストしない場合、恒温槽の使用効
率が悪いという問題点もあった。
インテストを行なう場合、テスト信号発生装置を有する
恒温槽を用いている。この場合、多くの半導体集積回路
を一度にバーンインテストするには恒温槽の容積内とい
う限界があるという問題点があった。また、各品種ごと
に異なる入力信号パターンを作成しなければならず、テ
スト信号発生回路が発生することができる入力信号パタ
ーンにも限界があるという問題点もあった。また、パッ
ケージされた半導体集積回路１個の占める容積が大きい
こと、及び半導体集積回路は品種ごとにパッケージの形
状が異なり恒温槽内に品種ごとにバーンインテスト専用
基板を設ける必要があり、ある品種をバーンインテスト
し、その他の品種をテストしない場合、恒温槽の使用効
率が悪いという問題点もあった。
この発明は、上記のような問題点を解決するためになさ
れたもので、ウエハ状態のままでテストを行なうことが
できる回路構成を有する半導体集積回路を得ることを目
的する。
れたもので、ウエハ状態のままでテストを行なうことが
できる回路構成を有する半導体集積回路を得ることを目
的する。
この発明に係る半導体集積回路は、入力部と、出力部
と、電源電圧入力部を有し、前記電源電圧入力部に電源
電圧が印加されると動作し、前記入力部への信号に応じ
た信号を前記出力部より出力する主回路を有する半導体
集積回路であって、前記入力部に接続された入力パッド
と、前記出力部に接続された出力パッドと、前記主回路
の電源電圧入力部に接続された第１の電源電圧供給端子
と、前記主回路の電源電圧入力部に接続された第２の電
源電圧供給端子と、前記第２の電源電圧供給端子と前記
主回路の電源電圧入力部との信号経路間に設けられ、前
記第２の電源電圧供給端子への電源電圧に応答して導通
する第１のスイッチング手段と、前記第２の電源電圧供
給端子に接続され、前記第２の電源電圧供給端子への電
源電圧に応答し、あらかじめ定められたテスト用信号を
前記主回路の入力部に与える信号発生手段と、前記信号
発生手段と前記主回路の入力部との信号経路上に設けら
れ、前記第２の電源電圧供給端子への電源電圧に応答し
て導通状態となる第２のスイッチング手段とを設けた構
成としている。
と、電源電圧入力部を有し、前記電源電圧入力部に電源
電圧が印加されると動作し、前記入力部への信号に応じ
た信号を前記出力部より出力する主回路を有する半導体
集積回路であって、前記入力部に接続された入力パッド
と、前記出力部に接続された出力パッドと、前記主回路
の電源電圧入力部に接続された第１の電源電圧供給端子
と、前記主回路の電源電圧入力部に接続された第２の電
源電圧供給端子と、前記第２の電源電圧供給端子と前記
主回路の電源電圧入力部との信号経路間に設けられ、前
記第２の電源電圧供給端子への電源電圧に応答して導通
する第１のスイッチング手段と、前記第２の電源電圧供
給端子に接続され、前記第２の電源電圧供給端子への電
源電圧に応答し、あらかじめ定められたテスト用信号を
前記主回路の入力部に与える信号発生手段と、前記信号
発生手段と前記主回路の入力部との信号経路上に設けら
れ、前記第２の電源電圧供給端子への電源電圧に応答し
て導通状態となる第２のスイッチング手段とを設けた構
成としている。
〔作用〕 この発明における第１のスイッチング手段は、第２の電
源電圧供給端子への電源電圧に応答し導通し主回路に電
源電圧を供給する。第２の電源電圧供給端子への電源電
圧に応答し、信号発生手段は信号を発生するとともに第
２のスイッチング手段は導通状態となり、主回路の入力
部には信号発生手段からの信号が入力される。主回路は
この信号に応じた信号を出力部より出力パッドへ出力す
る。
源電圧供給端子への電源電圧に応答し導通し主回路に電
源電圧を供給する。第２の電源電圧供給端子への電源電
圧に応答し、信号発生手段は信号を発生するとともに第
２のスイッチング手段は導通状態となり、主回路の入力
部には信号発生手段からの信号が入力される。主回路は
この信号に応じた信号を出力部より出力パッドへ出力す
る。
第１図はこの発明の一実施例を示す構成図である。図に
おいて、１はウエハ状態の主回路である。信号発生回路
５はバーンインテスト時にテスト信号をスリーステート
バッファ６に与える。スリーステートバッファ６はバー
ンインテスト時にテスト信号を主回路１の入力部７に入
力する。入力部７は従来と同様に入力パット２に接続さ
れている。また主回路１の出力部3aは出力パット３に接
続されている。信号発生回路５は、テスト用電源電圧供
給端子８に接続されておりテスト用電源電圧供給端子８
からの電源電圧に応答しテスト信号を発生する。スリー
ステートバッファ６のコントロール端子はテスト用電源
電圧供給端子８に接続されるとともに、プルダウン抵抗
Ｒを介し接地されている。プルダウン抵抗Ｒは、テスト
電源電圧供給端子８に電源電圧が印加されない場合、ス
リーステートバッファ６のコントロール端子をロウに強
制し、スリーステートバッファ６をフローティング状態
に保つ。なお、図示していないが、スリーステートバッ
ファ６の電源端子は電源供給端子４に直続接続されてい
る。
おいて、１はウエハ状態の主回路である。信号発生回路
５はバーンインテスト時にテスト信号をスリーステート
バッファ６に与える。スリーステートバッファ６はバー
ンインテスト時にテスト信号を主回路１の入力部７に入
力する。入力部７は従来と同様に入力パット２に接続さ
れている。また主回路１の出力部3aは出力パット３に接
続されている。信号発生回路５は、テスト用電源電圧供
給端子８に接続されておりテスト用電源電圧供給端子８
からの電源電圧に応答しテスト信号を発生する。スリー
ステートバッファ６のコントロール端子はテスト用電源
電圧供給端子８に接続されるとともに、プルダウン抵抗
Ｒを介し接地されている。プルダウン抵抗Ｒは、テスト
電源電圧供給端子８に電源電圧が印加されない場合、ス
リーステートバッファ６のコントロール端子をロウに強
制し、スリーステートバッファ６をフローティング状態
に保つ。なお、図示していないが、スリーステートバッ
ファ６の電源端子は電源供給端子４に直続接続されてい
る。
９は、ＮチャネルMOSトランジスタにより構成され、主
電源電圧供給端子４とテスト用電源電圧供給端子８の間
に接続されたスイッチである。スイッチ９は、テスト用
電源電圧供給端子８にのみ電源電圧を印加すると導通
し、信号発生回路５及びスリーステートバッファ６だけ
でなく、主回路１にも電源電圧を供給する。スイッチ９
は逆に、主電源電圧供給端子４にのみ電源電圧を印加す
ると非導通状態になり、主回路１にのみ電源電圧を供給
し、信号発生回路５及びスリーステートバッファ６には
電源電圧を供給しない。
電源電圧供給端子４とテスト用電源電圧供給端子８の間
に接続されたスイッチである。スイッチ９は、テスト用
電源電圧供給端子８にのみ電源電圧を印加すると導通
し、信号発生回路５及びスリーステートバッファ６だけ
でなく、主回路１にも電源電圧を供給する。スイッチ９
は逆に、主電源電圧供給端子４にのみ電源電圧を印加す
ると非導通状態になり、主回路１にのみ電源電圧を供給
し、信号発生回路５及びスリーステートバッファ６には
電源電圧を供給しない。
次に主回路１のバーンインテストを行う動作について説
明する。この場合、ウエハ状態である主回路１を恒温槽
内で所定の温度に保つ。バーンインテスト時は、テスト
用電源電圧供給端子８にのみ電圧を供給する。すると、
スイッチ９は導通し、主回路１にテスト用電源電圧供給
端子８より電源電圧が供給され、主回路１は動作する。
また、テスト用電源電圧供給端子８より信号発生回路５
及びスリーステートバッファ６のコントロール端子にも
電源電圧が供給される。そのため、信号発生回路５はテ
スト信号を発生し、またスリーステートバッファ６は導
通状態となるので主回路１の入力部７にはテスト信号が
入力される。前述のように主回路１は動作状態であり、
主回路１は信号発生回路５からのテスト信号を受け、こ
のテスト信号に応じた信号を出力する。この出力信号を
測定し、規格内か否かを判定し、主回路１のバーンイン
テストを行う。
明する。この場合、ウエハ状態である主回路１を恒温槽
内で所定の温度に保つ。バーンインテスト時は、テスト
用電源電圧供給端子８にのみ電圧を供給する。すると、
スイッチ９は導通し、主回路１にテスト用電源電圧供給
端子８より電源電圧が供給され、主回路１は動作する。
また、テスト用電源電圧供給端子８より信号発生回路５
及びスリーステートバッファ６のコントロール端子にも
電源電圧が供給される。そのため、信号発生回路５はテ
スト信号を発生し、またスリーステートバッファ６は導
通状態となるので主回路１の入力部７にはテスト信号が
入力される。前述のように主回路１は動作状態であり、
主回路１は信号発生回路５からのテスト信号を受け、こ
のテスト信号に応じた信号を出力する。この出力信号を
測定し、規格内か否かを判定し、主回路１のバーンイン
テストを行う。
パッケージ後の半導体集積回路の通常動作時は、外部接
続ピンから主電源電圧供給端子４にのみ電源電圧を供給
する。（この場合、テスト用電源電圧供給端子８は外部
接続ピンに接続する必要はない。）するとスイッチ９は
非導通状態となり、信号発生回路５及びスリーステート
バッファ６のコントロール端子には電源電圧は供給され
ない。その結果、信号発生回路５はテスト信号を発生せ
ず、スリーステートバッファ６はプルダウン抵抗Ｒによ
りフローティング状態となる。従って、主回路１の入力
部７にはスリーステートバッファ６からは何らの信号も
入力されず、入力パッド２への信号に応じ主回路１は通
常動作を行う。
続ピンから主電源電圧供給端子４にのみ電源電圧を供給
する。（この場合、テスト用電源電圧供給端子８は外部
接続ピンに接続する必要はない。）するとスイッチ９は
非導通状態となり、信号発生回路５及びスリーステート
バッファ６のコントロール端子には電源電圧は供給され
ない。その結果、信号発生回路５はテスト信号を発生せ
ず、スリーステートバッファ６はプルダウン抵抗Ｒによ
りフローティング状態となる。従って、主回路１の入力
部７にはスリーステートバッファ６からは何らの信号も
入力されず、入力パッド２への信号に応じ主回路１は通
常動作を行う。
なお、上記実施例では、ウエハ状態の主回路１のバーン
インテストの場合について説明したが、パッケージ後に
バーンインテストする場合にも適用でき、上記実施例と
同様の効果が得られる。この場合、主電源電圧供給端子
４及びテスト用電源電圧供給端子８を外部接続ピンに取
り出し、これらの端子に電源電圧を供給すればよい。
インテストの場合について説明したが、パッケージ後に
バーンインテストする場合にも適用でき、上記実施例と
同様の効果が得られる。この場合、主電源電圧供給端子
４及びテスト用電源電圧供給端子８を外部接続ピンに取
り出し、これらの端子に電源電圧を供給すればよい。
また、上記実施例ではバーンインテストの場合について
説明したが、信号発生回路を用いて半導体集積回路のテ
ストを行う場合について広く適用され、バーンインテス
トには限定されない。
説明したが、信号発生回路を用いて半導体集積回路のテ
ストを行う場合について広く適用され、バーンインテス
トには限定されない。
さらに、上記実施例では、スイッチ９がＮチャネルMOS
トランジスタで構成されている場合について説明した
が、テスト用電源電圧供給端子８に電源電圧が供給され
た場合のみ導通するスイッチであれはばいかなるもので
あってもよい。
トランジスタで構成されている場合について説明した
が、テスト用電源電圧供給端子８に電源電圧が供給され
た場合のみ導通するスイッチであれはばいかなるもので
あってもよい。
以上のように、この発明によれば、第２の電源電圧供給
端子と主回路の電源電圧入力部との信号経路間に設けら
れ、第２の電源電圧供給端子への電源電圧に応答して導
通する第１のスイッチング手段と、第２の電源電圧供給
端子に接続され、前記第２の電源電圧供給端子への電源
電圧に応答し、あらかじめ定められたテスト用信号を主
回路の入力部に与える信号発生手段と、信号発生手段と
主回路の入力部との信号経路間に設けられ、第２の電源
電圧供給端子への電源電圧に応答し導通状態となる第２
のスイッチング手段とを設けたので、半導体集積回路の
試験を行う場合半導体集積回路外部に信号発生装置を設
ける必要がなく、半導体集積回路外部からの信号線の引
き回しが、不要となるとともに、ウエハ状態で主回路の
テストを行うことができるという効果がある。
端子と主回路の電源電圧入力部との信号経路間に設けら
れ、第２の電源電圧供給端子への電源電圧に応答して導
通する第１のスイッチング手段と、第２の電源電圧供給
端子に接続され、前記第２の電源電圧供給端子への電源
電圧に応答し、あらかじめ定められたテスト用信号を主
回路の入力部に与える信号発生手段と、信号発生手段と
主回路の入力部との信号経路間に設けられ、第２の電源
電圧供給端子への電源電圧に応答し導通状態となる第２
のスイッチング手段とを設けたので、半導体集積回路の
試験を行う場合半導体集積回路外部に信号発生装置を設
ける必要がなく、半導体集積回路外部からの信号線の引
き回しが、不要となるとともに、ウエハ状態で主回路の
テストを行うことができるという効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来の半導体集積回路を示すブロック図である。 図において、１は主回路、２は入力パッド、３は出力パ
ッド、3aは出力部、４は主電源電圧供給端子、５は信号
発生回路、６はスリーステートバッファ、７は入力部、
８はテスト用電源電圧供給端子、９はスイッチである。 なお、各図中同一符号は同一または相当部分を示す。
は従来の半導体集積回路を示すブロック図である。 図において、１は主回路、２は入力パッド、３は出力パ
ッド、3aは出力部、４は主電源電圧供給端子、５は信号
発生回路、６はスリーステートバッファ、７は入力部、
８はテスト用電源電圧供給端子、９はスイッチである。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 // Ｇ０１Ｒ 31/26 Ｈ
Claims (1)
- 【請求項１】入力部と、出力部と、電源電圧入力部を有
し、前記電源電圧入力部に電源電圧が印加されると動作
し、前記入力部への信号に応じた信号を前記出力部より
出力する主回路を有する半導体集積回路であって、 前記入力部に接続された入力パッドと、 前記出力部に接続された出力パッドと、 前記主回路の電源電圧入力部に接続された第１の電源電
圧供給端子と、 前記主回路の電源電圧入力部に接続された第２の電源電
圧供給端子と、 前記第２の電源電圧供給端子と前記主回路の電源電圧入
力部との信号経路間に設けられ、前記第２の電源電圧供
給端子への電源電圧に応答して導通する第１のスイッチ
ング手段と、 前記第２の電源電圧供給端子に接続され、前記第２の電
源電圧供給端子への電源電圧に応答し、あらかじめ定め
られたテスト用信号を前記主回路の入力部に与える信号
発生手段と、 前記信号発生手段と前記主回路の入力部との信号経路間
に設けられ、前記第２の電源電圧供給端子への電源電圧
に応答して導通状態となる第２のスイッチング手段とを
設けたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117370A JPH0727012B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117370A JPH0727012B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01287487A JPH01287487A (ja) | 1989-11-20 |
| JPH0727012B2 true JPH0727012B2 (ja) | 1995-03-29 |
Family
ID=14709979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63117370A Expired - Fee Related JPH0727012B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727012B2 (ja) |
-
1988
- 1988-05-13 JP JP63117370A patent/JPH0727012B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01287487A (ja) | 1989-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313158A (en) | Test system integrated on a substrate and a method for using such a test system | |
| KR100223077B1 (ko) | 집적회로 시험장치 | |
| JPH08304515A (ja) | パッケージ状態で直流電圧テスト可能な半導体メモリ装置 | |
| US5164665A (en) | IC tester | |
| JP2000243795A (ja) | バーンインテスタにおける電源電流測定回路 | |
| US6744271B2 (en) | Internal generation of reference voltage | |
| JPH0727012B2 (ja) | 半導体集積回路 | |
| CN101111776A (zh) | 半导体集成电路和系统lsi | |
| US5206862A (en) | Method and apparatus for locally deriving test signals from previous response signals | |
| JP3130769B2 (ja) | 半導体装置 | |
| US20030115519A1 (en) | Parallel testing system for semiconductor memory devices | |
| JP3161357B2 (ja) | 半導体集積回路装置 | |
| JP3442226B2 (ja) | ディレー評価回路付き集積回路 | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JP2773709B2 (ja) | 半導体装置の試験方法および試験装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JP2833537B2 (ja) | 集積回路試験装置 | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| JP2002090414A (ja) | 半導体試験装置 | |
| KR100194203B1 (ko) | 반도체 로직 ic의 출력단 패드 제어회로 | |
| JPH0989991A (ja) | 集積回路試験装置 | |
| JP2900847B2 (ja) | 集積回路試験装置 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| KR100327333B1 (ko) | 다수개의 전원 핀들을 갖는 집적회로 장치를 테스트하는 테스트 장비 | |
| KR19990039586A (ko) | 테스트 패드 수가 감소된 메모리 장치 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |