JPH0727902B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0727902B2 JPH0727902B2 JP63130733A JP13073388A JPH0727902B2 JP H0727902 B2 JPH0727902 B2 JP H0727902B2 JP 63130733 A JP63130733 A JP 63130733A JP 13073388 A JP13073388 A JP 13073388A JP H0727902 B2 JPH0727902 B2 JP H0727902B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- thin film
- wiring
- contact hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体メモリなどの高集積デバイスの製造方法
に関し、より詳しくは、電気導通部の形成方法に関す
る。TECHNICAL FIELD The present invention relates to a method for manufacturing a highly integrated device such as a semiconductor memory, and more particularly to a method for forming an electric conduction part.
<従来技術> 従来、半導体素子の配線材料としてポリシリコンが一般
に用いられていた。ところが、半導体素子の高集積化に
伴って、素子内の配線はサブミクロン単位の線幅とな
り、従来のポリシリコンでは抵抗が高くて、遅延時間が
大きくなることから、より抵抗の小さい配線材料の導入
が図られてきた。その結果、現在では、ポリシリコンの
抵抗値より1桁低い抵抗値を有する有用な材料としてタ
ングステンシリサイドを初めとするシリサイドが一般的
に使用されている。しかし、166M−DRAM等の最先端の微
細化デバイスにおいては、これよりさらに1桁低い抵抗
の材料が必要になる。<Prior Art> Conventionally, polysilicon has been generally used as a wiring material of a semiconductor element. However, with the high integration of semiconductor elements, the wiring within the element has a line width in the submicron unit, and conventional polysilicon has a high resistance and a long delay time. It has been introduced. As a result, nowadays, silicides such as tungsten silicide are generally used as useful materials having a resistance value lower than that of polysilicon by an order of magnitude. However, in the state-of-the-art miniaturized devices such as 166M-DRAM, a material having a resistance an order of magnitude lower than that is required.
また、高集積デバイスにおける配線は多層化の傾向にあ
り、配線材料は以後の高温プロセスで変質を生じない化
学的、物理的安定性が要求される。In addition, the wiring in the highly integrated device tends to be multi-layered, and the wiring material is required to have chemical and physical stability that does not deteriorate in the subsequent high temperature process.
これらの要求を満たすものとして、タングステン、モリ
ブテン等が有望視されており、特にタングステンはCVD
法での薄膜の形成が容易であることから、現在研究開発
が盛んに行なわれている。Tungsten, molybdenum, etc. are considered to be promising to meet these requirements.
Since the thin film can be easily formed by the method, research and development are being actively conducted at present.
一方、素子の微細化の結果、コンタクトホールの径も微
細化し、コンタクトホールの深さ対径の比率(アスペク
ト比)はますます大きくなっており、通常の薄膜形成法
ではコンタクトホール内部まで配線材料で導通させるこ
とが困難となっている。On the other hand, as a result of the miniaturization of elements, the diameter of contact holes has also become smaller, and the ratio of the depth to the diameter of the contact hole (aspect ratio) has become larger and larger. It is difficult to make it conductive.
この問題を解決するものとしても、タングステンの採用
が試みられている。タングステンはCVD法で形成する場
合、条件を適当に選ぶことにより、絶縁膜上には成長せ
ず、Siや金属上のみに成長する、いわゆる選択成長の特
徴を持っている。この性質を利用して、コンタクトホー
ル内においてタングステンを底部から上部に向けて成長
させ、コンタクトホールの開口部まででその成長を止め
て、下地と完全な導通状態を保ったままコンタクトホー
ルの上面までタングステンを埋め込むわけである。この
ようにして、コンタクトホール内にタングステンを埋め
込んだ後、従来においては、スパッタ法などによりAl等
の金属薄膜を形成し、さらに微細加工を施して配線を行
っていた。このように配線にAlを用いる場合には、タン
グステンはAl−Si間の固相拡散に基づくSiの析出、Alの
スパイク等を防止するSiの拡散バリアとして働く。The use of tungsten has been attempted to solve this problem. When tungsten is formed by the CVD method, it has a characteristic of so-called selective growth in that it does not grow on the insulating film but grows only on Si or metal by appropriately selecting the conditions. Utilizing this property, tungsten is grown from the bottom to the top in the contact hole, stopping the growth up to the opening of the contact hole, and reaching the upper surface of the contact hole while maintaining a complete conduction state with the base. Tungsten is embedded. In this way, after burying tungsten in the contact hole, conventionally, a metal thin film of Al or the like is formed by a sputtering method or the like, and further fine processing is performed for wiring. When Al is used for the wiring as described above, tungsten acts as a Si diffusion barrier that prevents Si precipitation, Al spike, and the like due to solid-phase diffusion between Al and Si.
以上の如く、CVD法によるタングステン生成技術は高集
積化デバイスにとって不可欠なものである。As described above, the tungsten generation technology by the CVD method is indispensable for highly integrated devices.
<発明が解決しようとする課題> しかしながら、CVD法で形成したタングステンは結晶粒
径が大きく、その形成条件にもよるが3000Å膜厚のもの
で粒径は1000〜2000Åもあり、そのため、以下のような
問題が生じていた。<Problems to be Solved by the Invention> However, tungsten formed by the CVD method has a large crystal grain size, and depending on the forming conditions, it has a 3000 Å film thickness and a grain size of 1000 to 2000 Å. There was such a problem.
タングステン薄膜形成後に配線形状に加工する際の
ドライエッチング時に、結晶粒界でのエッチング速度が
大きいため加工形状がきざきざになって微細加工が難し
く、配線の短絡や断線の原因となる。During dry etching when forming a wiring shape after forming the tungsten thin film, the etching rate at the crystal grain boundaries is high, and the processing shape becomes rough, which makes microfabrication difficult and causes a short circuit or disconnection of the wiring.
タングステンの結晶粒の形状がエッチング後に下地
基板に転写されることがあり、その場合、以後のプロセ
スに影響を及ぼす。The shape of the tungsten crystal grains may be transferred to the underlying substrate after etching, in which case the subsequent processes are affected.
タングステンをバリアメタルとしてコンタクト部に
使用した場合に、後の熱処理工程の際に、大きい粒界を
通じてSi拡散が容易になり、拡散バリアとしての効果が
不十分である。When tungsten is used as a barrier metal in the contact portion, Si is easily diffused through large grain boundaries in the subsequent heat treatment step, and the effect as a diffusion barrier is insufficient.
そこで、本発明の目的は、微細加工性があり、かつSiの
拡散防止のためのバリアメタルとして有効に機能する微
細結晶のタングステン薄膜を有する半導体システムの製
造方法を提供することである。Therefore, it is an object of the present invention to provide a method of manufacturing a semiconductor system having a fine crystalline tungsten thin film which has fine workability and effectively functions as a barrier metal for preventing Si diffusion.
<課題を解決するための手段> 上記目的を達成するため、本発明の半導体装置の製造方
法は、導体層上に絶縁膜を介して配線を形成する工程を
有する半導体装置の製造方法において、上記絶縁膜にコ
ンタクトホールを形成し、該コンタクトホールの底面お
よび側面にCVD法によってタングステン薄膜を形成した
後、上記タングステン薄膜の結晶粒を微細な結晶とアモ
ルファスとの混合状態にするように上記タングステン薄
膜にイオン注入を行い、続いてアニールを行い、その
後、配線を形成することを特徴としている。<Means for Solving the Problems> In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device, including a step of forming wiring on a conductor layer with an insulating film interposed therebetween. After forming a contact hole in the insulating film and forming a tungsten thin film on the bottom surface and the side surface of the contact hole by a CVD method, the tungsten thin film is formed so that the crystal grains of the tungsten thin film are in a mixed state of fine crystals and amorphous. It is characterized in that ion implantation is carried out, followed by annealing, and then wiring is formed.
なお、タングステン薄膜の結晶粒を微細な結晶とアモル
ファスとの混合状態にするためには、上記イオン注入
は、タングステン薄膜内にイオンが止まる加速電圧で行
う必要がある。In order to bring the crystal grains of the tungsten thin film into a mixed state of fine crystals and amorphous, the ion implantation needs to be performed at an acceleration voltage at which ions stop in the tungsten thin film.
<作用> タングステン薄膜にイオンが注入されると、タングステ
ンの結晶粒が破壊され、微細な結晶とアモルファスとの
混合状態が生じる。この結果、配線の微細加工が可能に
なると共に、粒界によるSi拡散は困難となり、バリア性
が向上する。<Operation> When ions are implanted into the tungsten thin film, the crystal grains of tungsten are destroyed and a mixed state of fine crystals and amorphous is generated. As a result, fine processing of the wiring becomes possible, and Si diffusion due to grain boundaries becomes difficult and the barrier property is improved.
<実施例> 以下、本発明を図示の実施例により詳細に説明する。<Examples> Hereinafter, the present invention will be described in detail with reference to illustrated examples.
第1図は通常のMOSプロセスを用いて作製途中のNチャ
ンネルトランジスタの断面図で、下地Si基板1に形成さ
れたソース部のN+拡散層3に層間絶縁膜5を通してコン
タクトホール7が連通している状態を示している。同図
において、8は素子分離酸化膜、10はゲートポリシリコ
ンである。本発明は以後の工程に係るものである。FIG. 1 is a cross-sectional view of an N-channel transistor which is being manufactured using a normal MOS process. A contact hole 7 communicates with an N + diffusion layer 3 of a source portion formed on a base Si substrate 1 through an interlayer insulating film 5. It shows the state. In the figure, 8 is an element isolation oxide film, and 10 is a gate polysilicon. The present invention relates to the subsequent steps.
本発明の一実施例において、まず、従来の選択CVD法を
用いて上記Si基板1上に、電気導通部としてタングステ
ン薄膜9を成長させる。第2図はこのようにしてタング
ステンがSi上のみに成長してコンタクトホール7が完全
にタングステンで埋め込まれている状態を示している。In one embodiment of the present invention, first, a tungsten thin film 9 is grown as an electrically conductive portion on the Si substrate 1 by using the conventional selective CVD method. FIG. 2 shows a state in which the tungsten thus grows only on Si and the contact hole 7 is completely filled with tungsten.
続いて、イオン注入法によって、上記タングステン薄膜
9が形成された基板にAr等の不活性ガスを注入する。こ
のときイオン注入の典型的な条件は加速電圧550keV、注
入量すなわちイオン数1×1016/cm2である。Then, an inert gas such as Ar is injected into the substrate on which the tungsten thin film 9 is formed by the ion injection method. At this time, typical conditions for ion implantation are an acceleration voltage of 550 keV and an implantation amount, that is, the number of ions is 1 × 10 16 / cm 2 .
このイオン注入の結果、タングステンの結晶粒はイオン
によって破壊され、微細な結晶とアモルファスとの混合
状態が実現する。なお、タングステンの結晶粒がイオン
によって破壊されるのは、注入されたイオンがタングス
テン薄膜内に止どまり、したがって大きな破壊力を持つ
からである。As a result of this ion implantation, the tungsten crystal grains are destroyed by the ions, and a mixed state of fine crystals and amorphous is realized. The tungsten crystal grains are destroyed by the ions because the implanted ions remain in the tungsten thin film and thus have a large destructive force.
この後、スパッタ法等によりAl等の金属薄膜(図示せ
ず)を形成し、さらに微細加工を施して配線を完了す
る。After that, a metal thin film (not shown) such as Al is formed by a sputtering method or the like, and further fine processing is performed to complete the wiring.
この実施例によれば、タングステンの結晶粒の微細化に
よって、粒界を通じてのSiのAlへの拡散が防止され、バ
リア性が向上する。したがって、Al−Si間の固相拡散に
基づくSiの析出やAlのスパイク等が防止できる。According to this embodiment, by refining the crystal grains of tungsten, diffusion of Si into Al through grain boundaries is prevented, and the barrier property is improved. Therefore, it is possible to prevent the precipitation of Si and the spike of Al due to the solid phase diffusion between Al and Si.
上記実施例では電気導通部のうちコンタクト部分と配線
部分とを別々に形成したが、次に、コンタクト部分と配
線部分とを同時にタングステンによって形成する方法を
述べる。In the above embodiment, the contact portion and the wiring portion of the electric conduction portion were separately formed. Next, a method of simultaneously forming the contact portion and the wiring portion with tungsten will be described.
まず、第1図に示した状態において、コンタクトホール
7内および層間絶縁膜5上にスパッタ法等によってチタ
ンやチタン−タングステン合金の金属薄膜11を形成し、
続いて、その金属薄膜11の上に非選択CVD法によってタ
ングステン薄膜13を形成する。金属薄膜11を予め形成す
る理由は以下の通りである。第1図に示したコンタクト
ホール7の開口直後に、そのまま膜成長を行うと、下地
基板1による選択成長が生じたり、絶縁膜5上に形成さ
れたタングステン膜13の密着性が悪いことからタングス
テン膜13が剥がれたりして、実用に耐えるものにならな
い。そこで、選択性を消すことと、密着性の向上を目的
として金属薄膜11を形成するのである。こうすることに
よって、ウエハー全面に非選択的に十分な密着性をもっ
てタングステン薄膜13を成長させることができる。First, in the state shown in FIG. 1, a metal thin film 11 of titanium or titanium-tungsten alloy is formed in the contact hole 7 and on the interlayer insulating film 5 by a sputtering method or the like,
Then, a tungsten thin film 13 is formed on the metal thin film 11 by a non-selective CVD method. The reason for forming the metal thin film 11 in advance is as follows. If the film is grown as it is immediately after the contact hole 7 shown in FIG. 1 is formed, the selective growth by the base substrate 1 occurs and the adhesion of the tungsten film 13 formed on the insulating film 5 is poor. The film 13 is peeled off so that it cannot be practically used. Therefore, the metal thin film 11 is formed for the purpose of eliminating the selectivity and improving the adhesion. By doing so, the tungsten thin film 13 can be non-selectively grown with sufficient adhesion on the entire surface of the wafer.
次に、上記実施例と同様に、イオン注入法によって、上
記タングステン薄膜13が形成された基板にAr等の不活性
ガスを注入する。このときのイオン注入の典型的な条件
はタングステン薄膜3000Åに対して、Arイオンの場合
で、加速電圧550keV、注入量1×1016/cm2である。この
加速電圧550keVによって注入されたイオンはタングステ
ン薄膜13内に止どまる。イオン注入後、絶縁膜5上のタ
ングステン薄膜13に微細加工を施して配線を形成する。Next, as in the above-described embodiment, an inert gas such as Ar is injected into the substrate on which the tungsten thin film 13 is formed by the ion injection method. Typical conditions for ion implantation at this time are 3000 Å tungsten thin film, Ar ion, accelerating voltage of 550 keV, and implantation amount of 1 × 10 16 / cm 2 . The ions implanted by the accelerating voltage of 550 keV remain in the tungsten thin film 13. After ion implantation, the tungsten thin film 13 on the insulating film 5 is subjected to fine processing to form wiring.
本実施例によれば、イオン注入によってタングステンの
大きな結晶粒が破壊されて微細な結晶とアモルファスの
混合状態となるので、微細な配線加工が容易に確実に行
える。したがって、ショートや断線の発生が防止され
て、信頼性が向上する。According to the present embodiment, the large crystal grains of tungsten are broken by the ion implantation and a fine crystal and an amorphous state are mixed, so that fine wiring can be easily and surely performed. Therefore, the occurrence of short circuit and disconnection is prevented, and the reliability is improved.
なお、Arイオン注入深さのバラツキにより電気導通部に
生じるダメージは、440℃窒素雰囲気中でシンター等の
熱処理(アニール)を行うことで回復する。It should be noted that the damage caused in the electrically conductive portion due to the variation in the Ar ion implantation depth is recovered by performing heat treatment (annealing) such as sintering in a nitrogen atmosphere at 440 ° C.
<効果> 以上より明らかなように、本発明によれば、タングステ
ン薄膜の結晶粒を微細な結晶とアモルファスの混合状態
にするのでタングステン薄膜の拡散バリアとしての効果
が向上して、Siの析出やAlのスパイク等を有効に防止で
きる。また、タングステンの結晶粒の微細化によって微
細加工性が極めて向上するので、配線のショートや断線
が防止できる。<Effect> As is clear from the above, according to the present invention, since the crystal grains of the tungsten thin film are in a mixed state of fine crystals and amorphous, the effect as the diffusion barrier of the tungsten thin film is improved, and the precipitation of Si and Al spikes can be effectively prevented. Further, since fine workability is extremely improved by refining the crystal grains of tungsten, it is possible to prevent a short circuit or a break in the wiring.
第1図は本実施例にかかる作製途中のNチャンネルトラ
ンジスタの断面図、第2図は第1図のコンタクトホール
に選択性CVDタングステンを埋め込んだ後のトランジス
タの断面図、第3図は第1図のコンタクトホール開口後
に非選択性CVDタングステン薄膜を形成した後のトラン
ジスタの断面図である。 1……Si基板、3……N+拡散層、 5……層間絶縁膜、7……コンタクトホール、 9……選択性CVDタングステン膜、11……金属薄膜、 13……非選択性CVDタングステン薄膜。FIG. 1 is a cross-sectional view of an N-channel transistor in the process of fabrication according to this example, FIG. 2 is a cross-sectional view of the transistor after the selective CVD tungsten is buried in the contact hole of FIG. 1, and FIG. FIG. 6 is a cross-sectional view of the transistor after forming a non-selective CVD tungsten thin film after opening the contact hole in the figure. 1 ... Si substrate, 3 ... N + diffusion layer, 5 ... Interlayer insulating film, 7 ... Contact hole, 9 ... Selective CVD tungsten film, 11 ... Metal thin film, 13 ... Nonselective CVD tungsten Thin film.
Claims (1)
工程を有する半導体装置の製造方法において、 上記絶縁膜にコンタクトホールを形成し、該コンタクト
ホールの底面および側面にCVD法によってタングステン
薄膜を形成した後、上記タングステン薄膜の結晶粒を微
細な結晶とアモルファスとの混合状態にするように上記
タングステン薄膜にイオン注入を行い、続いて、アニー
ルを行い、その後、配線を形成することを特徴とする半
導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising a step of forming wiring on a conductor layer via an insulating film, wherein a contact hole is formed in the insulating film, and tungsten is formed on a bottom surface and a side surface of the contact hole by a CVD method. After forming the thin film, the tungsten thin film is ion-implanted so that the crystal grains of the tungsten thin film are in a mixed state of fine crystals and amorphous, followed by annealing, and then forming the wiring. A method for manufacturing a characteristic semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130733A JPH0727902B2 (en) | 1988-05-27 | 1988-05-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130733A JPH0727902B2 (en) | 1988-05-27 | 1988-05-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01300540A JPH01300540A (en) | 1989-12-05 |
| JPH0727902B2 true JPH0727902B2 (en) | 1995-03-29 |
Family
ID=15041330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63130733A Expired - Fee Related JPH0727902B2 (en) | 1988-05-27 | 1988-05-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727902B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11329052B2 (en) * | 2019-08-02 | 2022-05-10 | Applied Materials, Inc. | Method of processing DRAM |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188120A (en) * | 1983-03-12 | 1984-10-25 | Ricoh Co Ltd | Forming method for thin film |
| JPS6032361A (en) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | Method for manufacturing electrode wiring for semiconductor devices |
| JPH01223751A (en) * | 1988-03-02 | 1989-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1988
- 1988-05-27 JP JP63130733A patent/JPH0727902B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01300540A (en) | 1989-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243286B1 (en) | Method for manufacturing a semiconductor device | |
| KR950013738B1 (en) | Manufacturing Method of Semiconductor Device | |
| US5278099A (en) | Method for manufacturing a semiconductor device having wiring electrodes | |
| US5170242A (en) | Reaction barrier for a multilayer structure in an integrated circuit | |
| US20020061639A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3414662B2 (en) | SRAM cell and method of manufacturing the same | |
| JPH0750276A (en) | Method of making a low resistance contact at a junction between regions of different conductivity types | |
| US7314829B2 (en) | Method and apparatus for polysilicon resistor formation | |
| EP0903776B1 (en) | Titanium polycide stabilization with a porous barrier | |
| US5286678A (en) | Single step salicidation process | |
| KR0161380B1 (en) | Transistor of semiconductor device and manufacturing method thereof | |
| JP2002184717A (en) | Semiconductor device and manufacturing method thereof | |
| EP0209654B1 (en) | Semiconductor device having wiring electrodes | |
| JPH0562456B2 (en) | ||
| US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
| JPH0727902B2 (en) | Method for manufacturing semiconductor device | |
| JP3420104B2 (en) | Manufacturing method of resistance element | |
| JP4542689B2 (en) | Manufacturing method of semiconductor device | |
| JPH0756866B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3067433B2 (en) | Method for manufacturing semiconductor device | |
| JPH06196693A (en) | Method for manufacturing semiconductor device | |
| JP3033521B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05267164A (en) | Integrated circuit with silicon contacts to silicide | |
| JPH0363225B2 (en) | ||
| JPH10223560A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |