JPH0728318B2 - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPH0728318B2 JPH0728318B2 JP3087587A JP3087587A JPH0728318B2 JP H0728318 B2 JPH0728318 B2 JP H0728318B2 JP 3087587 A JP3087587 A JP 3087587A JP 3087587 A JP3087587 A JP 3087587A JP H0728318 B2 JPH0728318 B2 JP H0728318B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- output
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000007493 shaping process Methods 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 5
- 238000003745 diagnosis Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、デイジタル信号で通信を行なう通信装置にお
いて使用されるクロツク再生回路、さらに詳しく云えば
通信装置の受信入力がなくなつた場合、誤動作の原因と
なる雑音等の除去を考慮したクロツク再生回路に関す
る。
いて使用されるクロツク再生回路、さらに詳しく云えば
通信装置の受信入力がなくなつた場合、誤動作の原因と
なる雑音等の除去を考慮したクロツク再生回路に関す
る。
(従来の技術) 第2図に従来のクロツク再生回路の構成を示す。
通信装置内部で帯域制限されたデイジタルベースバンド
信号1はコンパレータ5で正負が判別されて矩形状のデ
イジタルデータ信号2となる。デイジタルデータ信号2
は微分回路7によつてクロツク成分が抽出され、さらに
PLL回路8によつて再生クロツク信号4が作成される。
フリツプフロツプ回路6は再生クロツク信号4をクロツ
クとしてデイジタルデータ信号2を整形し安定なデイジ
タルデータ信号3を出力する。回路の故障による同期外
れや微分回路7からクロツク成分が入力されない場合、
再生クロツク信号が正確ではなくなるので、PLL回路8
には再生クロツク信号の出力を停止する機能が含まれて
いる。
信号1はコンパレータ5で正負が判別されて矩形状のデ
イジタルデータ信号2となる。デイジタルデータ信号2
は微分回路7によつてクロツク成分が抽出され、さらに
PLL回路8によつて再生クロツク信号4が作成される。
フリツプフロツプ回路6は再生クロツク信号4をクロツ
クとしてデイジタルデータ信号2を整形し安定なデイジ
タルデータ信号3を出力する。回路の故障による同期外
れや微分回路7からクロツク成分が入力されない場合、
再生クロツク信号が正確ではなくなるので、PLL回路8
には再生クロツク信号の出力を停止する機能が含まれて
いる。
上記PLL回路8の機能により乱れたデイジタルデータ信
号が出力されることを防止している。
号が出力されることを防止している。
(発明が解決しようとする問題点) 第3図はデイジタルベースバンド信号の波形を示す図で
ある。
ある。
従来のクロツク再生回路では、デイジタルベースバンド
信号1は、平常時はこのようにいわゆるアイパターンの
形をしており、グラウンド電位(GND)を中心に±V1の
振幅がある。ここで、通信装置に信号が到来しなくなる
と、デイジタルベースバンド信号1はグラウンド電位と
なる。
信号1は、平常時はこのようにいわゆるアイパターンの
形をしており、グラウンド電位(GND)を中心に±V1の
振幅がある。ここで、通信装置に信号が到来しなくなる
と、デイジタルベースバンド信号1はグラウンド電位と
なる。
ところが実際の機器においては、通信装置内の増幅器等
からわずかながら雑音が発生しているので、受信波が存
在しなくてもデイジタルベースバンド信号1は完全なグ
ラウンド電位ではなく、わずかとはいえグラウンド電位
を中心とした±VNの雑音信号が生じている。したがつて
コンパレータ5ではデイジタルベースバンド信号1の正
負を判別するためにスレツシユホールド電圧をグランド
電位としているのでこの雑音信号を本来の信号とみなし
て誤動作し、連続した矩形波信号を出力する。これによ
りPLL回路8も誤動作し、再生クロツク信号4は、周波
数は本来のクロツク信号に近いが不正確なものとなる。
また出力のデイジタルデータ信号3も全く無意味な乱れ
たものとなる。
からわずかながら雑音が発生しているので、受信波が存
在しなくてもデイジタルベースバンド信号1は完全なグ
ラウンド電位ではなく、わずかとはいえグラウンド電位
を中心とした±VNの雑音信号が生じている。したがつて
コンパレータ5ではデイジタルベースバンド信号1の正
負を判別するためにスレツシユホールド電圧をグランド
電位としているのでこの雑音信号を本来の信号とみなし
て誤動作し、連続した矩形波信号を出力する。これによ
りPLL回路8も誤動作し、再生クロツク信号4は、周波
数は本来のクロツク信号に近いが不正確なものとなる。
また出力のデイジタルデータ信号3も全く無意味な乱れ
たものとなる。
このように従来のクロツク再生回路では、通信装置へ信
号が到来しなくなつた場合に、誤動作を生じ、デイジタ
ルデータ信号も乱れたまま出力されてしまうという欠点
がある。
号が到来しなくなつた場合に、誤動作を生じ、デイジタ
ルデータ信号も乱れたまま出力されてしまうという欠点
がある。
本発明の目的は通信装置に信号が到来しなくなつた場合
は、デイジタルデータ信号の送出を完全に遮断して、上
記欠点を解決したクロツク再生回路を提供することにあ
る。
は、デイジタルデータ信号の送出を完全に遮断して、上
記欠点を解決したクロツク再生回路を提供することにあ
る。
(問題点を解決するための手段) 前記目的を達成するために本発明によるクロツク再生回
路は帯域制限されたデイジタルベースバンド信号の正負
を判別してデイジタルデータ信号とするコンパレータと
前記デイジタルデータ信号を微分してクロツク成分を抽
出する微分回路と前記クロツク成分を安定化して再生ク
ロツク信号とするPLL回路と前記再生クロツク信号をク
ロツクとして前記デイジタルデータ信号を整形するフリ
ツプフロツプ回路とからなるクロツク再生回路におい
て、前記デイジタルベースバンド信号と一定直流バイア
ス電圧とを比較する第2のコンパレータと、前記第2の
コンパレータの出力が一定時間出力されないことを検出
する検出回路と、前記検出回路出力と前記デイジタルデ
ータ信号を入力とするゲート回路とを設け、前記デイジ
タルベースバンド信号が到来しないことを検出して前記
コンパレータ出力を遮断するように構成してある。
路は帯域制限されたデイジタルベースバンド信号の正負
を判別してデイジタルデータ信号とするコンパレータと
前記デイジタルデータ信号を微分してクロツク成分を抽
出する微分回路と前記クロツク成分を安定化して再生ク
ロツク信号とするPLL回路と前記再生クロツク信号をク
ロツクとして前記デイジタルデータ信号を整形するフリ
ツプフロツプ回路とからなるクロツク再生回路におい
て、前記デイジタルベースバンド信号と一定直流バイア
ス電圧とを比較する第2のコンパレータと、前記第2の
コンパレータの出力が一定時間出力されないことを検出
する検出回路と、前記検出回路出力と前記デイジタルデ
ータ信号を入力とするゲート回路とを設け、前記デイジ
タルベースバンド信号が到来しないことを検出して前記
コンパレータ出力を遮断するように構成してある。
(実 施 例) 次に本発明について図面を参照して説明する。
第1図は本発明によるクロツク再生回路の実施例を示す
構成図である。
構成図である。
帯域制限されたデイジタルベースバンド信号1は正負を
判別する本来のコンパレータ5と並列に設置された第2
のコンパレータ11にも入力される。
判別する本来のコンパレータ5と並列に設置された第2
のコンパレータ11にも入力される。
第2のコンパレータ11は一定の直流バイアス電圧10をス
レツシユホールドレベルとして動作しており、矩形波信
号を出力する。
レツシユホールドレベルとして動作しており、矩形波信
号を出力する。
デイジタルベースバンド信号1は前述したように平常時
には第3図のように±V1レベルの振幅を持つているが、
受信入力がなくなると小さな振幅すなわち±VNレベルの
雑音となる。そこで一定の直流バイアス電圧10の電位VB
を、例えば+V1>VB>+VNとなるように設定しておけ
ば、第2のコンパレータ11は本来の信号の変化の判別に
対しては何らの影響を受けることなく動作するが、雑音
に対しては動作せず矩形波信号を出力することはない。
この電圧の関係を第4図に示してある。
には第3図のように±V1レベルの振幅を持つているが、
受信入力がなくなると小さな振幅すなわち±VNレベルの
雑音となる。そこで一定の直流バイアス電圧10の電位VB
を、例えば+V1>VB>+VNとなるように設定しておけ
ば、第2のコンパレータ11は本来の信号の変化の判別に
対しては何らの影響を受けることなく動作するが、雑音
に対しては動作せず矩形波信号を出力することはない。
この電圧の関係を第4図に示してある。
検出回路9は、第2のコンパレータ11の出力が入力され
ており、入力に一定時間パルス変化がなくなるとアラー
ム信号を出力するように構成されたもので、その詳細が
第5図に示されている。
ており、入力に一定時間パルス変化がなくなるとアラー
ム信号を出力するように構成されたもので、その詳細が
第5図に示されている。
この例は単安定マルチバイブレータ93で構成したもの
で、入力端91に連続してパルス変化があれば出力端92は
“1"レベルを維持するが、コンデンサ94と抵抗95とで決
定される一定の時間以上パルスに変化がないと出力端92
は“0"レベルとなる。この“0"レベルを受信入力がなく
なつた場合のアラーム信号として用いている。
で、入力端91に連続してパルス変化があれば出力端92は
“1"レベルを維持するが、コンデンサ94と抵抗95とで決
定される一定の時間以上パルスに変化がないと出力端92
は“0"レベルとなる。この“0"レベルを受信入力がなく
なつた場合のアラーム信号として用いている。
ゲート回路12は、アラーム信号とデイジタルデータ信号
2とを合成してアラーム信号出力時にはデイジタルデー
タ信号2を停止するように構成したもので、例えばAND
回路が用いられている。
2とを合成してアラーム信号出力時にはデイジタルデー
タ信号2を停止するように構成したもので、例えばAND
回路が用いられている。
したがつて平常時には、従来通り、デイジタルデータ信
号2から微分回路7によつてクロツク成分が抽出され、
PLL回路8によつて再生クロツク信号4ができ、フリツ
プフロツプ回路6でデイジタルデータ信号が整形されて
安定なデイジタルデータ信号3が出力される。
号2から微分回路7によつてクロツク成分が抽出され、
PLL回路8によつて再生クロツク信号4ができ、フリツ
プフロツプ回路6でデイジタルデータ信号が整形されて
安定なデイジタルデータ信号3が出力される。
一方、受信入力がなくなつた場合には、デイジタルベー
スバンド信号1は、雑音となつてコンパレータ5に入力
されるが、ゲート回路12によつてPLL回路8への入力が
遮断されるので、再生クロツク信号4が停止し、デイジ
タルデータ信号3も停止する。
スバンド信号1は、雑音となつてコンパレータ5に入力
されるが、ゲート回路12によつてPLL回路8への入力が
遮断されるので、再生クロツク信号4が停止し、デイジ
タルデータ信号3も停止する。
(発明の効果) 以上、説明したように本発明によるクロツク再生回路
は、通信装置の受信入力がなくなつた場合に、前段の増
幅器等によつて生ずる雑音によつて誤動作することがな
いので、回路および通信装置の信頼性を向上でき、また
万一故障が生じた場合には故障診断が容易になるという
効果がある。
は、通信装置の受信入力がなくなつた場合に、前段の増
幅器等によつて生ずる雑音によつて誤動作することがな
いので、回路および通信装置の信頼性を向上でき、また
万一故障が生じた場合には故障診断が容易になるという
効果がある。
特に通信装置の受信部が高周波段、中間周波段等の各ブ
ロツクごとにユニツトになつている場合、ユニツトの出
力断のときには、デイジタルデータが出力されないので
故障診断に際して大変有効である。
ロツクごとにユニツトになつている場合、ユニツトの出
力断のときには、デイジタルデータが出力されないので
故障診断に際して大変有効である。
第1図は本発明によるクロツク再生回路の実施例を示す
構成図、第2図は従来のクロツク再生回路の構成図、第
3図は、異常時のデイジタルベースバンド信号の波形
図、第4図は、受信入力のないときの各波形を説明する
ための図、第5図は、検出回路の詳細図である。 1……帯域制限されたデイジタルベースバンド信号入力 2……デイジタルデータ信号出力 3……安定化されたデイジタルデータ信号出力 4……再生クロツク信号出力 5,11……コンパレータ 6……フリツプフロツプ回路 7……微分回路、8……PLL回路 9……検出回路、10……バイアス電圧 12……ゲート回路
構成図、第2図は従来のクロツク再生回路の構成図、第
3図は、異常時のデイジタルベースバンド信号の波形
図、第4図は、受信入力のないときの各波形を説明する
ための図、第5図は、検出回路の詳細図である。 1……帯域制限されたデイジタルベースバンド信号入力 2……デイジタルデータ信号出力 3……安定化されたデイジタルデータ信号出力 4……再生クロツク信号出力 5,11……コンパレータ 6……フリツプフロツプ回路 7……微分回路、8……PLL回路 9……検出回路、10……バイアス電圧 12……ゲート回路
Claims (1)
- 【請求項1】帯域制限されたデイジタルベースバンド信
号の正負を判別してデイジタルデータ信号とするコンパ
レータと前記デイジタルデータ信号を微分してクロツク
成分を抽出する微分回路と前記クロツク成分を安定化し
て再生クロツク信号とするPLL回路と前記再生クロツク
信号をクロツクとして前記デイジタルデータ信号を整形
するフリツプフロツプ回路とからなるクロツク再生回路
において、前記デイジタルベースバンド信号と一定直流
バイアス電圧とを比較する第2のコンパレータと、前記
第2のコンパレータの出力が一定時間出力されないこと
を検出する検出回路と、前記検出回路出力と、前記デイ
ジタルデータ信号を入力とするゲート回路とを設け、前
記デイジタルベースバンド信号が到来しないことを検出
して前記コンパレータ出力を遮断するように構成したこ
とを特徴とするクロツク再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087587A JPH0728318B2 (ja) | 1987-02-13 | 1987-02-13 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087587A JPH0728318B2 (ja) | 1987-02-13 | 1987-02-13 | クロツク再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63198433A JPS63198433A (ja) | 1988-08-17 |
| JPH0728318B2 true JPH0728318B2 (ja) | 1995-03-29 |
Family
ID=12315902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087587A Expired - Fee Related JPH0728318B2 (ja) | 1987-02-13 | 1987-02-13 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728318B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646116Y2 (ja) * | 1988-10-25 | 1994-11-24 | 日本電気株式会社 | クロツクパルス抽出回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380153A (en) * | 1976-12-25 | 1978-07-15 | Toshiba Corp | Clook extraction circuit |
-
1987
- 1987-02-13 JP JP3087587A patent/JPH0728318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63198433A (ja) | 1988-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4580278A (en) | Read clock producing system | |
| JPH0728318B2 (ja) | クロツク再生回路 | |
| US3571525A (en) | Pilot signal playback clamping during dropouts to prevent spurious time-base errors | |
| US4157567A (en) | Dropout detecting circuitry for a frequency modulated carrier, particularly for a video recorder | |
| KR930001704B1 (ko) | 디지탈 오디오 테이프 레코더의 드럼 무조정 자동 위상 제어회로 | |
| JPH0381219B2 (ja) | ||
| JP2517429B2 (ja) | 音多モ―ド判別回路 | |
| JPS58143412A (ja) | 磁気記録装置の読取方式 | |
| JP2646570B2 (ja) | ビデオ信号判別回路 | |
| JPS5853809Y2 (ja) | カラ−白黒検出装置 | |
| JP2591118Y2 (ja) | 信号自動判別回路を備えたvtr | |
| JPH029009A (ja) | ディジタル・データ検出器 | |
| JPH0145146B2 (ja) | ||
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| JPS5810939A (ja) | 受信信号断検出回路 | |
| JPS605095B2 (ja) | Pll回路の安定化時間の短縮方法 | |
| KR880002082Y1 (ko) | 데이타 재생시 지터 및 노이즈 보상회로 | |
| JP3334187B2 (ja) | Vtrの記録速度モード判別回路 | |
| JPH0319454A (ja) | 光入力断検出方式 | |
| JPS62124681A (ja) | 信号有無検出回路 | |
| JPS6115638B2 (ja) | ||
| JPS6266787A (ja) | パル・セカム判別方式 | |
| JPS55100793A (en) | Magnetic recording and reproducing device | |
| JPS5927552B2 (ja) | テレビ信号の自動波形等化制御方式 | |
| JPH04283470A (ja) | 映像記録装置の誤記録防止システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |