JPH0731759B2

JPH0731759B2 - 自動計測装置

Info

Publication number: JPH0731759B2
Application number: JP60008881A
Authority: JP
Inventors: 博栗原; 良平大浦
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 1985-01-21
Filing date: 1985-01-21
Publication date: 1995-04-10
Anticipated expiration: 2010-04-10
Also published as: JPS61168098A

Description

【発明の詳細な説明】技術分野本発明は、自動計測装置に関する。

背景技術従来この種の装置として、第１図に示すものがあった。
第１図において、１はマイクロコンピュータで構成され
た制御系であり、この制御系１は、CPU（中央処理装
置）２と、その周辺装置である通信インターフェイス
３、関数演算器４、割込制御回路５、タイマ・カウンタ
６、プログラマブルメモリ７、入力ポート８及び出力ポ
ート９とからなっている。CPU2としては、例えば8bit系
の8085A（インテル社製）が用いられている。CPU2とそ
の周辺装置３〜９とはバスラインで直接接続されてい
る。20はプログラマブルメモリ７のバックアップ電源で
ある。

10は例えば20KHz以下の低周波のオーディオアンプ（図
示せず）を測定物とし、その信号レベル等のアナログ量
を計測する計測系である。この計測系10は、オーディオ
アンプの左（Ｌ），右（Ｒ）チャンネル信号を入力とす
るプリアンプ11L,11Rと、これらプリアンプ11L,11Rを経
たオーディオ信号の通過帯域を設定するHPF（高域通過
フィルタ）12、LPF（低域通過フィルタ）13及びBEF（帯
域除去フィルタ）14と、これらフィルタ12〜13を経た特
定帯域のオーディオ信号を増幅するAC（交流）アンプ15
と、このACアンプ15で増幅されたオーディオ信号の交流
実効値を直流値に変換するRMS（実効値）−DC（直流）
変換器16と、この変換器16のアナログ出力をディジタル
信号に変換するA/D変換器17と、ACアンプ15で増幅され
たオーディオ信号の周波数を測定する周波数カウンタ18
と、補助入力端子から入力される信号を増幅するアンプ
19とから構成されている。信号の切換えや帯域の切換え
は、信号ラインの各所に挿入されたリレー接点によって
行なわれる。

ディジタル回路構成の制御系１とアナログ回路構成の計
測系10とは、入力ポート８及び出力ポート９の各ビット
に対応した複数の信号線で接続され、入力、出力ポート
8,9によりスタティックな計測制御のインターフェイス
が構成されている。

このように構成された従来装置では、入力、出力ポート
8,9によるビット制御のため、計測系10のA/D変換器17、
周波数カウンタ18及びリレー等の制御に非常に多くの信
号線を必要とする欠点があった。

また、他の従来装置として、第２図に示すように、制御
系１のバスライン21を計測系10のA/D変換器17、周波数
カウンタ18及びリレーを制御する出力ポート22に直接に
接続し、信号線の削減を図った構成のものも知られてい
る。

しかし、かかる従来装置では、制御系１のCPU2のクロッ
クが計測系10に悪影響を与えないようにするために、計
測系10の計測実行中にはCPU2にボルト或いはリセットを
かけたりしてCPU2の機能を停止させる必要があり、非効
率的であるという欠点があった。

発明の構成本発明は、上記のような従来のものの欠点を除去すべく
なされたもので、制御系と計測系とがバスラインで直接
接続されていても効率的な動作が可能な自動計測装置を
提供することを目的とする。

本発明による自動計測装置は、被測定物におけるアナロ
グ量を表わすディジタル信号を生成する計測手段と、前
記ディジタル信号が供給されるとこれに基づいて演算処
理をなすディジタル演算処理手段と、前記ディジタル信
号を前記ディジタル演算処理手段に中継供給する伝送手
段とからなる自動計測装置であって、前記伝送手段は前
記ディジタル演算処理手段に接続した第１バスライン
と、前記計測手段に接続した第２バスラインと、前記デ
ィジタル信号の伝送がなされるときは前記第１バスライ
ンと前記第２バスラインとを接続する一方前記計測手段
が計測実行中のときは前記第１バスライン前記第２バス
ラインとの接続を遮断する入出力制御手段とからなるこ
とを特徴としている。

実施例以下、本発明の実施例を図に基づいて詳細に説明する。

第３図は、本発明の一実施例を示すブロック図であり、
図中第１図及び第２図と同等部分は同一符号により示さ
れている。図において、制御系１と計測系10とのインタ
ーフェイスとして、両系1,10のバスライン21A,21Bを選
択的に接続する入出力制御回路23が制御系１側に設けら
れ、この入出力制御回路23は制御系１によって両系1,10
の間で信号の伝達を行なうときのみ活性化されてバスラ
イン21A,21Bを介しての両系1,10間での信号の伝送を可
能とする。この入出力制御回路23が非活性化状態にある
ときには、制御系１と計測系10との間でバスライン21A,
21Bが遮断状態となるので、両系1,10は各々独立に動作
できることになる。バスライン21A,21Bは、データバ
ス、アドレスバス及びコントロールバスからなる。

かかる入出力制御回路23の具体的な回路構成を第４図に
示す。図において、データバス（D₀〜D₇）、アドレスバ
ス（A₈〜A₁₅）及びコントロールバス（▲▼信号、
▲▼信号）には、スリーステートのバッファ24,25,
26がそれぞれ挿入されている。これらバッファ24〜26の
EN（イネーブル）端子は共通接続されており、当該EN端
子にはNANDゲート27の出力が供給される。NANDゲート27
は、CPU2のステータス信号及びアドレス信号基づいて生
成されインバータ28を介して供給されるチップセレクト
（▲▼）信号を一方の入力とし、ステータス信号
S₀,S₁を２入力とするNANDゲート29の出力を他方の入力
とする。

バッファ24のDIR端子はバスラインのデータ伝送方向を
切換え制御するための入力端子であり、このDIR端子に
はNANDゲート30の出力が供給される。NANDゲート30は、
インバータ31を介して供給されるステータス信号S₀及び
S₁を２入力としている。バッファ24〜26の出力はコネク
タ32を介して計測系10に供給される。なお、バッファ24
〜26の両端の信号線に接続されているターミネイタ抵抗
（プルアップ、プルダウン）は、バスラインを安定にす
るために付加されたものである。

割込信号（INT2〜５）及びコントロール信号（READY、R
ESET OUT）はバッファ33を介してコネクタ32に供給さ
れる。コントロール信号（READY、RESET OUT）は自由
に制御系１から計測系10に伝達され得るように、バッフ
ァ26に入力されるコントロールバスとは別になってお
り、この信号線を介してのパルスノイズによる計測系10
への悪影響はない。

次に、本発明装置の動作について説明する。

バッファ24はDIR端子に印加される切換信号に応じてバ
スラインのデータ伝送方向を切換え、データ書込み時に
は制御系１側から計測系10側に信号を伝送し、データ読
込み時には計測系10側から制御系１側に信号を伝送すべ
く制御する。バッファ24〜26はEN端子に選択信号（NAND
ゲート27の出力）が印加されたときのみ活性化状態とな
り、制御系１と計測系10との間での信号の伝達を可能と
し、それ以外、すなわち上述の如き制御系１と計測系10
との間での信号伝送動作が終了して、計測系10が計測を
実行しているときにおいては非活性化状態となってバス
ラインを遮断し、制御系１と計測系10との間での信号の
伝達を禁止する。これにより、例えば、制御系１から計
測系10にスタートコマンドが送出され、計測系10が計測
を実行しているとき、制御系１で他のシーケンスを実行
していても、バスラインが遮断しているため、制御系１
のパルス信号が計測系10に悪影響を与えるのを防止でき
ることになる。

すなわち、制御系１と計測系10との間での信号伝送動作
がなされていない期間中の、少なくとも計測系10が計測
実行中のときにおいて、かかるバスラインを遮断するこ
とにより、上述の如き制御系１のパルス信号が計測系10
に悪影響を与えるのを防止できるのである。

なお、上記実施例では、バッファ24のDIR端子に供給さ
れる切換信号を、CPU（インテル社製の8085A）のステー
タス信号S₀,S₁に基づいて生成したが、他の信号線、例
えば▲▼（読込み信号）又は▲▼信号＋INTA
（割込みアクノレッジ）信号を使用すれば、計測系10側
に割込みコントローラ（インテル社製の8259A）をカス
ケード接続で使用することもできる。

また、上記実施例では、8bit系のCPU（8085A）を用いた
場合について説明したが、16bit系或いは4bit系のCPUを
使っても、各CPUに適合した信号を生成してバッファ24
〜26のDIR端子及びEN端子に印加し制御することによ
り、上記実施例と同様の効果を奏する。

本発明による自動計測装置は、アナログ回路とマイクロ
プロセッサを利用したディジタル回路とが混在した測定
器、アナログ回路とパルス性の信号をもったディジタル
回路とが混在した測定器或いは汎用インターフェイス
（GP−IB等）を利用した測定器、具体的には、標準信号
発生器、ステレオ信号発生器、発振器、レベル計、歪率
計、その他各種測定器として用いることができ、特に近
時国際規格（IEEE−488）である汎用インターフェイス
（GP−IB）を利用した測定器があるが、これらは全てア
ナログ回路とパルス信号を持った制御回路とで構成され
ているので、自動調整検査装置を含む測定器の分野で有
用となる。

発明の効果以上説明したように、本発明によれば、制御系と計測系
とをバスラインを介して接続する入出力制御回路を制御
系側に設け、この入出力制御回路を制御系と計測系との
間で信号の伝達を行なうときのみ活性化させるようにし
たので、信号伝達時以外は制御系と計測系とで別々の動
作ができることになり、両系がバスラインで直接接続さ
れていても効率的な動作が可能となる。

また、データバス、アドレスバス、コントロールバス、
その他割込み信号の一定の信号線だけで制御系と計測系
とを接続できるため、計測系側ではその信号線を利用し
ていくらでも拡張することができ、配線を削減する上で
は特に効果がある。

【図面の簡単な説明】

第１図及び第２図は従来例を示すブロック図、第３図は
本発明の一実施例を示すブロック図、第４図は第３図に
おける入出力制御回路の具体的構成を示すブロック図で
ある。主要部分の符号の説明１……制御系、２……CPU 10……計測系 21A,21B……バスライン 23……入出力制御回路 24〜26,33……バッファ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭55−154697（ＪＰ，Ａ) 特開昭57−55439（ＪＰ，Ａ) 特開昭54−137941（ＪＰ，Ａ) 特開昭51−15302（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】被測定物におけるアナログ量を表わすディ
ジタル信号を生成する計測手段と、前記ディジタル信号
が供給されるとこれに基づいて演算処理をなすディジタ
ル演算処理手段と、前記ディジタル信号を前記ディジタ
ル演算処理手段に中継供給する伝送手段とからなる自動
計測装置であって、前記伝送手段は前記ディジタル演算処理手段に接続した
第１バスラインと、前記計測手段に接続した第２バスラ
インと、前記ディジタル信号の伝送がなされるときは前
記第１バスラインと前記第２バスラインとを接続する一
方前記計測手段が計測実行中のときは前記第１バスライ
ンと前記第２バスラインとの接続を遮断する入出力制御
手段とからなることを特徴とする自動計測装置。