JPH0732227B2

JPH0732227B2 - マイクロ波回路

Info

Publication number: JPH0732227B2
Application number: JP62027786A
Authority: JP
Inventors: 巧伊藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-02-09
Filing date: 1987-02-09
Publication date: 1995-04-10
Anticipated expiration: 2010-04-10
Also published as: JPS63194350A

Description

【発明の詳細な説明】〔概要〕側壁部に入出力電極を設けた多層構造のセラミックで、
マイクロ波ICチップを封止したマイクロ波回路であっ
て、マイクロ波ICチップと入出力電極間、及びマイクロ
波ICチップ相互間を、それぞれ内層面に設けたストリッ
プ線路で接続することにより、所定の特性インピーダン
スが得られ、また、高周波の電磁界の漏れが少ない小形
のマイクロ波回路を提供する。

〔産業上の利用分野〕

本発明は、マイクロ波ICチップをセラミックで封止した
マイクロ波回路の改良に関する。

近年は、集積回路技術の進歩に伴い、増幅器，ミキサ，
電圧制御発振器等の単位機能を備えた、小形のマイクロ
波ICチップが提供され、これらのマイクロ波ICチップを
所望に接続したマイクロ波回路が、通信機器に使用され
ている。

〔従来の技術〕

第３図は従来のマイクロ波回路の断面図であって、異な
る機能を備えたマイクロ波ICチップ1A,1Bは、それぞれ
別個にセラミックでパッケージングされている。

そして、セラミックパッケージ２の下面を、セラミック
基板，プリント基板等よりなる回路基板６の上面に密着
させて、実装するようになっている。

詳述すると、角形のセラミックパッケージ２の中央部
に、周縁に段差を有する凹部を設け、この凹部にマイク
ロ波ICチップをマウントしてある。また、凹部の段差面
には、放射状に側壁面に繋がる多数の導体膜パターンを
形成してある。

一方、セラミックパッケージ２の側壁から底面にかけ
て、所望の個所に電極４を形成して、それぞれの導体膜
パターンの一方の端末に接続してある。

また、導体膜パターンの段差面に形成した部分の端末
と、マイクロ波ICチップの回路パターン（入出力パター
ン，バイアスパターン，アースパターン等）とを、例え
ば金線よりなる接続線５でワイヤボンデング接続してあ
る。

さらにセラミックパッケージ２に、例えば金属板よりな
るキャップ３を固着して、マイクロ波ICチップを封止し
ている。

それぞれのセラミックパッケージ２の電極４を、回路基
板６の上面に形成したパッド７に、位置合わせし、半田
付け固着して回路基板６にマイクロ波回路を実装するよ
うになっている。

なお、マイクロ波ICチップ1Aの出力は、出力電極−回路
基板６に形成した導体パターン８−マイクロ波ICチップ
1B側の入力電極を介して、マイクロ波ICチップ1Bに入力
される。

〔発明が解決しようとする問題点〕

従来のマイクロ波回路は、上述のように、個々のセラミ
ックパッケージ２に、それぞれマイクロ波ICチップを封
止し、セラミックパッケージ２の底面を回路基板６に密
着して実装し、回路基板６に形成した導体パターン８を
介して接続するようになっている。

したがって、セラミックパッケージ数が多く、マイクロ
波回路の小形化の障害となっているという問題点があ
る。

また、セラミックパッケージ内の導体膜パターン，及び
回路基板６の導体パターン８部分より高周波の電磁界が
漏れて、他の回路に悪影響を及ぼすという問題点があ
る。

さらにまた、導体パターン８と電極４との接続部を所望
のインピーダンスにすることが難しく、マイクロ波ICチ
ップ間を所定の特性インピーダンス（例えば50Ω）で接
続することが困難であるという問題点がある。

本発明はこのような点にかんがみて創作されたもので、
所定の特性インピーダンスが得られ、高周波の電磁界の
漏れが少なく、且つ小形のマイクロ波回路を提供するこ
とを目的としている。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明のマイクロ波回路
は、複数のマイクロ波ICチップを介して、高周波信号を
入出力するマイクロ波回路において、セラミックを多層
構造としたセラミックパッケージに複数の凹部を形成
し、この複数の凹部に複数のマイクロ波ICチップをそれ
ぞれ搭載し、複数のマイクロ波ICチップの相互間をセラ
ミック多層構造の内装面に設けたストリップ線路で接続
し、セラミック多層構造の複数の内装面の内、少なくと
も複数のマイクロ波ICチップの搭載面及びストリップ線
路が設けられた内装面と、セラミックパッケージの上
部、下部、側部にアース膜を形成し、複数のセラミック
パッケージの上部に形成されたアース膜上で、導体から
なる複数のキャップを用いて複数のマイクロ波ICチップ
を個別に封止するものである。

〔作用〕

上記本発明の手段によれば、ストリップ線路21、21A
は、上下面、及び側面にアース膜が形成されているの
で、高周波の電磁界が漏れる恐れがなく、また他の回路
の電磁界が進入する恐れもない。

また、ストリップ線路の線路幅、及びセラミックパッケ
ージ50の誘電率を選択することにより、所定の特性イン
ピーダンスを得ることが容易である。

さらにまた、複数のマイクロ波ICチップが同一のセラミ
ックパッケージ50に搭載されているので、搭載間隔を小
さくすることにより、セラミックパッケージの外形寸法
を小型にすることができる。

〔実施例〕

まず、本発明を簡単に説明する。第１図（ａ）の平面
図、（ｂ）の鎖線Ａ−Ａ断面図、（ｃ）の鎖線Ｂ−Ｂ断
面図に示す原理図のように、セラミックパッケージ50
を、セラミック基板51,52,53,54,よりなる多層構造と
し、セラミックパッケージ50の所望の個所に、第３層の
セラミック基板53と第４層のセラミック基板５との接着
面に段差がある凹部を設け、この凹部に、マイクロ波IC
チップ１をマウントしてある。そして、この凹部の段差
面に入出力伝送路であるストリップ線路21,21A,を放射
状に設けてある。

このストリップ線路21は、セラミックパッケージ50の側
壁から底面にかけて設けた入出力電極20に接続され、ス
トリップ線路21Aは、図示してない他のマイクロ波ICチ
ップに接続されている。

また、段差面には、バイアス伝送路であるストリップ線
路31を所望に形成し、さらに、ストリップ線路21,21A,3
1を除く全面に、アース膜14を形成してある。

第２層のセラミック基板52と第３層のセラミック基板53
との接着面には、バイヤホール40部分を除いた全面にア
ース膜13を設け、第１層のセラミック基板51の下面、即
ちセラミックパッケージ50の下面のほぼ全面にアース膜
11を形成してある。

第１層のセラミック基板51と第２層のセラミック基板52
の接着面の所望の個所に、バイアス電極30に接続するス
トリップ線路31Aを設け、バイヤホール40を介して、第
３層のセラミック基板53と第４層のセラミック基板54と
の接着面に形成したストリップ線路31に接続してある。

なお、セラミックパッケージ50の側壁の所望の個所にア
ース電極10を設け、アース膜11,13,14,及び第４層のセ
ラミック基板54の上面に形成したアース膜15にそれぞれ
接続してある。

セラミックパッケージ50の凹部に、マイクロ波ICチップ
１をマウントし、マイクロ波ICチップ１の入出力パター
ンは接続線５を介して、それぞれストリップ線路21,21A
に接続してある。また、マイクロ波ICチップ１のバイア
スパターンは他の接続線５を介して、ストリップ線路31
に接続してある。さらに、マイクロ波ICチップ１のアー
スパターンは他の接続線５を介して、アース膜14にワイ
ヤボンデング接続してある。

また、凹部の開口面は、金属板よりなるキャップ３を冠
着して、マイクロ波ICチップ１を封止してある。

以下では、本発明の更に詳細な説明をする。なお、全図
を通じて同一符号は同一対象物を示す。

第２図は本発明の一実施例の図で、（ａ）はキャップを
装着する前の平面図、（ｂ）は（ａ）に示す鎖線Ａ−Ａ
部分の断面図、（ｃ）は（ａ）に示す鎖線Ｂ−Ｂ部分の
断面図、（ｄ）は（ａ）に示す鎖線Ｃ−Ｃ部分の断面
図、（ｅ）は（ａ）に示す鎖線Ｄ−Ｄ部分の断面図であ
る。

第２図（ａ）に示すように、平角形のセラミックパッケ
ージ50は、セラミック基板51,52,53,54,を積層した４層
構造になっている。

セラミックパッケージ50のそれぞれの隅の近傍は、第３
層のセラミック基板53と第４層のセラミック基板54との
接着面に段差がある角形の凹部60A,60B,60C,60Dを設け
てある。

セラミックパッケージ50の凹部60A,60D側の側壁に、側
壁から底面にかけて、凹部60Aに対向して入力電極20Aを
設け、凹部60Dに対向して出力電極20Bを設けてある。

また、入力電極20Aと出力電極20Bとの間にはアース電極
10Aを設けてある。

さらに、セラミックパッケージ50のその他の側壁の所望
の個所に、バイアス電極30A,30B,30C,30D,30E,30F、及
びアース電極10B,10C,10D,をそれぞれ設けてある。

凹部60Aの段差面には、側壁に設けた入力電極20Aに接続
するストリップ線路21と、凹部60Bに接続するストリッ
プ線路21Aとを設け、さらにこの段差面に、放射状にバ
イアス伝送路となるストリップ線路31を設けてある。

凹部60Bの段差面には、凹部60Aに接続されたストリップ
線路21Aと、隣接した凹部60Cに接続するストリップ線路
21Aとを設けてある。また放射状に、バイアス伝送路と
なるストリップ線路31を設けてある。

凹部60Cの段差面に、凹部60Bに接続されたストリップ線
路21Aと隣接した凹部60Dに接続するストリップ線路21A
とを設け、さらに、バイアス伝送路となるストリップ線
路31を、放射状に設けてある。

凹部60Dの段差面に、凹部60Cに接続されたストリップ線
路21A、及び側壁に設けた出力電極20Bに接続するストリ
ップ線路21を設け、さらにバイアス伝送路となるストリ
ップ線路31を放射状に設けてある。

なお、第２図（ｃ）に示すように、第３層のセラミック
基板53と第４層のセラミック基板54の接着面に、ストリ
ップ線路21,21A,31を除く全面に、アース膜14を形成し
てある。

また、第２層のセラミック基板52と第３層のセラミック
基板53との接着面に、バイヤホール40部分を除いた全面
にアース膜13を設け、第１層のセラミック基板51の下
面、即ちセラミックパッケージ50の下面のほぼ全面にア
ース膜11を形成してある。

これらのアース膜11,13,14,及び第４層のセラミック基
板54の上面に形成したアース膜15は、アース電極10A,10
B,10C,10Dにそれぞれ接続してある。

第２図（ａ），（ｄ），（ｅ）に示すように、第１層の
セラミック基板51と第２層のセラミック基板52の所望の
個所に、バイアス電極30に接続するストリップ線路31A
を設け、バイヤホール40を介して、第３層のセラミック
基板53と第４層のセラミック基板54との境界面に形成し
たストリップ線路31に接続してある。

マイクロ波ICチップ1A,1B,1C,及び1Dは、それぞれ異な
る単位機能を備えており、マイクロ波ICチップ1Aは凹部
60Aに、マイクロ波ICチップ1Bは凹部60Bに、マイクロ波
ICチップ1Cは凹部60Cに、マイクロ波ICチップ1Dは凹部6
0Dにそれぞれマウントしてある。

それぞれのマイクロ波ICチップの入出力パターンは接続
線５を介して、それぞれ入出力伝送路であるストリップ
線路21,21Aに接続してある。バイアスパターンは他の接
続線５を介してストリップ線路31に接続してあり、アー
スパターンはさらに他の接続線５を介して、アース膜14
にワイヤボンデング接続してある。

また、それぞれの凹部60A,60B,60C,60Dの開口面に金属
板よりなるキャップ３を冠着して、マイクロ波ICチップ
を封止している。

なお、図示例は４つのマイクロ波ICチップをセラミック
でパッケージングしたマイクロ波回路であるが、本発明
はマイクロ波ICチップ数が４つに限定されるものでな
く、１つ、或いは他の複数個のマイクロ波回路に適用で
きることは言うもでもない。

〔発明の効果〕

以上説明したように本発明は、マイクロ波ICチップを、
入出力電極を側壁部に設けた、多層構造のセラミックパ
ッケージで封止し、マイクロ波ICチップと入出力電極
間、及びマイクロ波ICチップ相互間をストリップ線路で
接続したマイクロ波回路であって、所定の特性インピー
ダンスが容易に得られ、高周波の電磁界の漏れがなく、
且つ、マイクロ波回路が小形である等、実用上で優れた
効果がある。

【図面の簡単な説明】

第１図は本発明の原理を示す図で、（ａ）は平面図、（ｂ）は（ａ）に示す鎖線Ａ−Ａ断面図、（ｃ）は（ａ）に示す鎖線Ｂ−Ｂ断面図、第２図は本発明の一実施例の図で、（ａ）はキャップを装着する前の平面図、（ｂ）は（ａ）に示す鎖線Ａ−Ａ断面図、（ｃ）は（ａ）に示す鎖線Ｂ−Ｂ断面図、（ｄ）は（ａ）に示す鎖線Ｃ−Ｃ断面図、（ｅ）は（ａ）に示す鎖線Ｄ−Ｄ断面図、第３図は従来例の断面図である。図において、1,1A,1B,1C,1Dはマイクロ波ICチップ、2,5
0はセラミックパッケージ、３はキャップ、10,10A,10B,
10C,10Dはアース電極、20は入出力電極、20Aは入力電
極、20Bは出力電極、21,21A,31,31Aはストリップ線路、
30,30A,30B,30C,30D,30E,30Fはバイアス電極、11,13,1
4,15はアース膜をそれぞれ示す。

Claims

【特許請求の範囲】

【請求項１】複数のマイクロ波ICチップを介して、高周
波信号を入出力するマイクロ波回路において、セラミックを多層構造としたセラミックパッケージに複
数の凹部を形成し、該複数の凹部に前記複数のマイクロ
波ICチップをそれぞれ搭載し、前記複数のマイクロ波ICチップの相互間をセラミック多
層構造の内装面に設けたストリップ線路で接続し、前記セラミック多層構造の複数の内装面の内、少なくと
も前記複数のマイクロ波ICチップの搭載面及び前記スト
リップ線路が設けられた内装面と、前記セラミックパッ
ケージの上部、下部、側部にアース膜を形成し、前記複数のセラミックパッケージの上部に形成されたア
ース膜上で、導体からなる複数のキャップを用いて複数
のマイクロ波ICチップを個別に封止したことを特徴とす
るマイクロ波回路。