Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0732227B2 - Microwave circuit - Google Patents
[go: Go Back, main page]

JPH0732227B2 - Microwave circuit - Google Patents

Microwave circuit

Info

Publication number
JPH0732227B2
JPH0732227B2 JP62027786A JP2778687A JPH0732227B2 JP H0732227 B2 JPH0732227 B2 JP H0732227B2 JP 62027786 A JP62027786 A JP 62027786A JP 2778687 A JP2778687 A JP 2778687A JP H0732227 B2 JPH0732227 B2 JP H0732227B2
Authority
JP
Japan
Prior art keywords
microwave
chip
chips
ceramic
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62027786A
Other languages
Japanese (ja)
Other versions
JPS63194350A (en
Inventor
巧 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62027786A priority Critical patent/JPH0732227B2/en
Publication of JPS63194350A publication Critical patent/JPS63194350A/en
Publication of JPH0732227B2 publication Critical patent/JPH0732227B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】 〔概要〕 側壁部に入出力電極を設けた多層構造のセラミックで、
マイクロ波ICチップを封止したマイクロ波回路であっ
て、マイクロ波ICチップと入出力電極間、及びマイクロ
波ICチップ相互間を、それぞれ内層面に設けたストリッ
プ線路で接続することにより、所定の特性インピーダン
スが得られ、また、高周波の電磁界の漏れが少ない小形
のマイクロ波回路を提供する。
DETAILED DESCRIPTION [Outline] A ceramic having a multilayer structure in which input / output electrodes are provided on a side wall,
A microwave circuit encapsulating a microwave IC chip, the microwave IC chip and the input / output electrodes, and between the microwave IC chips are connected to each other by strip lines provided on the inner layer surface, respectively. (EN) Provided is a compact microwave circuit which can obtain a characteristic impedance and has a small leakage of a high frequency electromagnetic field.

〔産業上の利用分野〕[Industrial application field]

本発明は、マイクロ波ICチップをセラミックで封止した
マイクロ波回路の改良に関する。
The present invention relates to improvement of a microwave circuit in which a microwave IC chip is sealed with ceramic.

近年は、集積回路技術の進歩に伴い、増幅器,ミキサ,
電圧制御発振器等の単位機能を備えた、小形のマイクロ
波ICチップが提供され、これらのマイクロ波ICチップを
所望に接続したマイクロ波回路が、通信機器に使用され
ている。
In recent years, with the progress of integrated circuit technology, amplifiers, mixers,
A small microwave IC chip provided with a unit function such as a voltage controlled oscillator is provided, and a microwave circuit in which these microwave IC chips are connected as desired is used in communication equipment.

〔従来の技術〕[Conventional technology]

第3図は従来のマイクロ波回路の断面図であって、異な
る機能を備えたマイクロ波ICチップ1A,1Bは、それぞれ
別個にセラミックでパッケージングされている。
FIG. 3 is a cross-sectional view of a conventional microwave circuit, in which microwave IC chips 1A and 1B having different functions are separately packaged in ceramic.

そして、セラミックパッケージ2の下面を、セラミック
基板,プリント基板等よりなる回路基板6の上面に密着
させて、実装するようになっている。
Then, the lower surface of the ceramic package 2 is brought into close contact with the upper surface of the circuit board 6 made of a ceramic substrate, a printed circuit board or the like for mounting.

詳述すると、角形のセラミックパッケージ2の中央部
に、周縁に段差を有する凹部を設け、この凹部にマイク
ロ波ICチップをマウントしてある。また、凹部の段差面
には、放射状に側壁面に繋がる多数の導体膜パターンを
形成してある。
More specifically, a rectangular ceramic package 2 is provided with a recess having a step on the peripheral edge in the center thereof, and the microwave IC chip is mounted in the recess. In addition, a large number of conductor film patterns radially connected to the side wall surface are formed on the step surface of the recess.

一方、セラミックパッケージ2の側壁から底面にかけ
て、所望の個所に電極4を形成して、それぞれの導体膜
パターンの一方の端末に接続してある。
On the other hand, an electrode 4 is formed at a desired position from the side wall to the bottom surface of the ceramic package 2 and is connected to one end of each conductor film pattern.

また、導体膜パターンの段差面に形成した部分の端末
と、マイクロ波ICチップの回路パターン(入出力パター
ン,バイアスパターン,アースパターン等)とを、例え
ば金線よりなる接続線5でワイヤボンデング接続してあ
る。
Further, the terminal of the portion formed on the stepped surface of the conductor film pattern and the circuit pattern of the microwave IC chip (input / output pattern, bias pattern, earth pattern, etc.) are wire-bonded by a connecting wire 5 made of, for example, a gold wire. It is connected.

さらにセラミックパッケージ2に、例えば金属板よりな
るキャップ3を固着して、マイクロ波ICチップを封止し
ている。
Further, a cap 3 made of, for example, a metal plate is fixed to the ceramic package 2 to seal the microwave IC chip.

それぞれのセラミックパッケージ2の電極4を、回路基
板6の上面に形成したパッド7に、位置合わせし、半田
付け固着して回路基板6にマイクロ波回路を実装するよ
うになっている。
The electrodes 4 of each ceramic package 2 are aligned with the pads 7 formed on the upper surface of the circuit board 6 and fixed by soldering to mount the microwave circuit on the circuit board 6.

なお、マイクロ波ICチップ1Aの出力は、出力電極−回路
基板6に形成した導体パターン8−マイクロ波ICチップ
1B側の入力電極を介して、マイクロ波ICチップ1Bに入力
される。
The output of the microwave IC chip 1A is output electrode-conductor pattern 8 formed on the circuit board 6-microwave IC chip
It is input to the microwave IC chip 1B via the input electrode on the 1B side.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

従来のマイクロ波回路は、上述のように、個々のセラミ
ックパッケージ2に、それぞれマイクロ波ICチップを封
止し、セラミックパッケージ2の底面を回路基板6に密
着して実装し、回路基板6に形成した導体パターン8を
介して接続するようになっている。
As described above, the conventional microwave circuit is formed on the circuit board 6 by sealing the microwave IC chip in each ceramic package 2 and mounting the bottom surface of the ceramic package 2 in close contact with the circuit board 6. The connection is made through the conductor pattern 8 described above.

したがって、セラミックパッケージ数が多く、マイクロ
波回路の小形化の障害となっているという問題点があ
る。
Therefore, the number of ceramic packages is large, which is an obstacle to miniaturization of the microwave circuit.

また、セラミックパッケージ内の導体膜パターン,及び
回路基板6の導体パターン8部分より高周波の電磁界が
漏れて、他の回路に悪影響を及ぼすという問題点があ
る。
Further, there is a problem that a high-frequency electromagnetic field leaks from the conductor film pattern in the ceramic package and the conductor pattern 8 portion of the circuit board 6 and adversely affects other circuits.

さらにまた、導体パターン8と電極4との接続部を所望
のインピーダンスにすることが難しく、マイクロ波ICチ
ップ間を所定の特性インピーダンス(例えば50Ω)で接
続することが困難であるという問題点がある。
Furthermore, it is difficult to make the connection between the conductor pattern 8 and the electrode 4 have a desired impedance, and it is difficult to connect the microwave IC chips with a predetermined characteristic impedance (for example, 50Ω). .

本発明はこのような点にかんがみて創作されたもので、
所定の特性インピーダンスが得られ、高周波の電磁界の
漏れが少なく、且つ小形のマイクロ波回路を提供するこ
とを目的としている。
The present invention was created in view of these points.
It is an object of the present invention to provide a compact microwave circuit which has a predetermined characteristic impedance, has a small leakage of high-frequency electromagnetic fields, and is small.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点を解決するため、本発明のマイクロ波回路
は、複数のマイクロ波ICチップを介して、高周波信号を
入出力するマイクロ波回路において、セラミックを多層
構造としたセラミックパッケージに複数の凹部を形成
し、この複数の凹部に複数のマイクロ波ICチップをそれ
ぞれ搭載し、複数のマイクロ波ICチップの相互間をセラ
ミック多層構造の内装面に設けたストリップ線路で接続
し、セラミック多層構造の複数の内装面の内、少なくと
も複数のマイクロ波ICチップの搭載面及びストリップ線
路が設けられた内装面と、セラミックパッケージの上
部、下部、側部にアース膜を形成し、複数のセラミック
パッケージの上部に形成されたアース膜上で、導体から
なる複数のキャップを用いて複数のマイクロ波ICチップ
を個別に封止するものである。
In order to solve the above problems, the microwave circuit of the present invention is a microwave circuit for inputting and outputting a high-frequency signal through a plurality of microwave IC chips, in which a plurality of recesses are formed in a ceramic package having a ceramic multilayer structure. A plurality of microwave IC chips are respectively mounted in the plurality of recesses, and the plurality of microwave IC chips are connected to each other by a strip line provided on the interior surface of the ceramic multi-layer structure. A ground film is formed on at least a plurality of microwave IC chip mounting surfaces and the interior surface on which the strip line is provided, and the upper, lower, and side portions of the ceramic package, and the upper surface of the plurality of ceramic packages is formed. A plurality of microwave IC chips are individually sealed using a plurality of conductor caps on the grounded film. .

〔作用〕[Action]

上記本発明の手段によれば、ストリップ線路21、21A
は、上下面、及び側面にアース膜が形成されているの
で、高周波の電磁界が漏れる恐れがなく、また他の回路
の電磁界が進入する恐れもない。
According to the above-mentioned means of the present invention, the strip lines 21, 21A
Since the ground film is formed on the upper and lower surfaces and the side surfaces, there is no risk of high-frequency electromagnetic fields leaking, and there is no risk of electromagnetic fields of other circuits entering.

また、ストリップ線路の線路幅、及びセラミックパッケ
ージ50の誘電率を選択することにより、所定の特性イン
ピーダンスを得ることが容易である。
Further, by selecting the line width of the strip line and the dielectric constant of the ceramic package 50, it is easy to obtain a predetermined characteristic impedance.

さらにまた、複数のマイクロ波ICチップが同一のセラミ
ックパッケージ50に搭載されているので、搭載間隔を小
さくすることにより、セラミックパッケージの外形寸法
を小型にすることができる。
Furthermore, since a plurality of microwave IC chips are mounted on the same ceramic package 50, the outer dimensions of the ceramic package can be reduced by reducing the mounting interval.

〔実施例〕〔Example〕

まず、本発明を簡単に説明する。第1図(a)の平面
図、(b)の鎖線A−A断面図、(c)の鎖線B−B断
面図に示す原理図のように、セラミックパッケージ50
を、セラミック基板51,52,53,54,よりなる多層構造と
し、セラミックパッケージ50の所望の個所に、第3層の
セラミック基板53と第4層のセラミック基板5との接着
面に段差がある凹部を設け、この凹部に、マイクロ波IC
チップ1をマウントしてある。そして、この凹部の段差
面に入出力伝送路であるストリップ線路21,21A,を放射
状に設けてある。
First, the present invention will be briefly described. As shown in the principle view shown in the plan view of FIG. 1A, the sectional view taken along the chain line AA of FIG. 1B, and the sectional view taken along the chain line BB of FIG.
Is a multilayer structure composed of ceramic substrates 51, 52, 53, 54, and there is a step on the bonding surface between the third layer ceramic substrate 53 and the fourth layer ceramic substrate 5 at a desired location of the ceramic package 50. A recess is provided, and the microwave IC is placed in this recess.
Chip 1 is mounted. Then, strip lines 21, 21A, which are input / output transmission lines, are radially provided on the stepped surface of the recess.

このストリップ線路21は、セラミックパッケージ50の側
壁から底面にかけて設けた入出力電極20に接続され、ス
トリップ線路21Aは、図示してない他のマイクロ波ICチ
ップに接続されている。
The strip line 21 is connected to the input / output electrode 20 provided from the side wall to the bottom surface of the ceramic package 50, and the strip line 21A is connected to another microwave IC chip (not shown).

また、段差面には、バイアス伝送路であるストリップ線
路31を所望に形成し、さらに、ストリップ線路21,21A,3
1を除く全面に、アース膜14を形成してある。
Further, a strip line 31, which is a bias transmission line, is formed on the step surface as desired, and the strip lines 21, 21A, 3
A ground film 14 is formed on the entire surface except 1.

第2層のセラミック基板52と第3層のセラミック基板53
との接着面には、バイヤホール40部分を除いた全面にア
ース膜13を設け、第1層のセラミック基板51の下面、即
ちセラミックパッケージ50の下面のほぼ全面にアース膜
11を形成してある。
Second layer ceramic substrate 52 and third layer ceramic substrate 53
The ground film 13 is provided on the entire surface excluding the portion of the via hole 40 on the bonding surface with, and the ground film is formed on the lower surface of the first-layer ceramic substrate 51, that is, substantially the entire lower surface of the ceramic package 50.
Formed 11.

第1層のセラミック基板51と第2層のセラミック基板52
の接着面の所望の個所に、バイアス電極30に接続するス
トリップ線路31Aを設け、バイヤホール40を介して、第
3層のセラミック基板53と第4層のセラミック基板54と
の接着面に形成したストリップ線路31に接続してある。
First layer ceramic substrate 51 and second layer ceramic substrate 52
A strip line 31A connected to the bias electrode 30 is provided at a desired position on the bonding surface of the, and formed on the bonding surface between the third-layer ceramic substrate 53 and the fourth-layer ceramic substrate 54 via the via hole 40. It is connected to the strip line 31.

なお、セラミックパッケージ50の側壁の所望の個所にア
ース電極10を設け、アース膜11,13,14,及び第4層のセ
ラミック基板54の上面に形成したアース膜15にそれぞれ
接続してある。
A ground electrode 10 is provided at a desired position on the side wall of the ceramic package 50, and is connected to the ground films 11, 13, 14 and the ground film 15 formed on the upper surface of the fourth layer ceramic substrate 54, respectively.

セラミックパッケージ50の凹部に、マイクロ波ICチップ
1をマウントし、マイクロ波ICチップ1の入出力パター
ンは接続線5を介して、それぞれストリップ線路21,21A
に接続してある。また、マイクロ波ICチップ1のバイア
スパターンは他の接続線5を介して、ストリップ線路31
に接続してある。さらに、マイクロ波ICチップ1のアー
スパターンは他の接続線5を介して、アース膜14にワイ
ヤボンデング接続してある。
The microwave IC chip 1 is mounted in the recess of the ceramic package 50, and the input / output patterns of the microwave IC chip 1 are strip lines 21 and 21A via the connection lines 5, respectively.
Connected to. In addition, the bias pattern of the microwave IC chip 1 is connected to the strip line 31 via another connection line 5.
Connected to. Further, the ground pattern of the microwave IC chip 1 is wire-bonded to the ground film 14 via another connecting wire 5.

また、凹部の開口面は、金属板よりなるキャップ3を冠
着して、マイクロ波ICチップ1を封止してある。
The opening surface of the recess is covered with a cap 3 made of a metal plate to seal the microwave IC chip 1.

以下では、本発明の更に詳細な説明をする。なお、全図
を通じて同一符号は同一対象物を示す。
Hereinafter, the present invention will be described in more detail. The same reference numerals denote the same objects throughout the drawings.

第2図は本発明の一実施例の図で、(a)はキャップを
装着する前の平面図、(b)は(a)に示す鎖線A−A
部分の断面図、(c)は(a)に示す鎖線B−B部分の
断面図、(d)は(a)に示す鎖線C−C部分の断面
図、(e)は(a)に示す鎖線D−D部分の断面図であ
る。
FIG. 2 is a diagram of an embodiment of the present invention, (a) is a plan view before mounting a cap, (b) is a chain line AA shown in (a).
Sectional view of a portion, (c) is a sectional view of a chain line BB shown in (a), (d) is a sectional view of a chain line CC shown in (a), and (e) is shown in (a). It is sectional drawing of a dashed-dotted line DD section.

第2図(a)に示すように、平角形のセラミックパッケ
ージ50は、セラミック基板51,52,53,54,を積層した4層
構造になっている。
As shown in FIG. 2A, the rectangular ceramic package 50 has a four-layer structure in which ceramic substrates 51, 52, 53, 54 are laminated.

セラミックパッケージ50のそれぞれの隅の近傍は、第3
層のセラミック基板53と第4層のセラミック基板54との
接着面に段差がある角形の凹部60A,60B,60C,60Dを設け
てある。
Each corner of the ceramic package 50 has a third
Square-shaped concave portions 60A, 60B, 60C and 60D having steps are provided on the bonding surface between the layer ceramic substrate 53 and the fourth layer ceramic substrate 54.

セラミックパッケージ50の凹部60A,60D側の側壁に、側
壁から底面にかけて、凹部60Aに対向して入力電極20Aを
設け、凹部60Dに対向して出力電極20Bを設けてある。
On the side wall of the ceramic package 50 on the side of the recesses 60A and 60D, an input electrode 20A is provided facing the recess 60A and an output electrode 20B is provided facing the recess 60D from the side wall to the bottom surface.

また、入力電極20Aと出力電極20Bとの間にはアース電極
10Aを設けてある。
In addition, a ground electrode is provided between the input electrode 20A and the output electrode 20B.
10A is provided.

さらに、セラミックパッケージ50のその他の側壁の所望
の個所に、バイアス電極30A,30B,30C,30D,30E,30F、及
びアース電極10B,10C,10D,をそれぞれ設けてある。
Further, bias electrodes 30A, 30B, 30C, 30D, 30E, 30F and ground electrodes 10B, 10C, 10D are provided at desired positions on the other side walls of the ceramic package 50, respectively.

凹部60Aの段差面には、側壁に設けた入力電極20Aに接続
するストリップ線路21と、凹部60Bに接続するストリッ
プ線路21Aとを設け、さらにこの段差面に、放射状にバ
イアス伝送路となるストリップ線路31を設けてある。
On the step surface of the recess 60A, a strip line 21 connected to the input electrode 20A provided on the side wall and a strip line 21A connected to the recess 60B are provided. 31 is provided.

凹部60Bの段差面には、凹部60Aに接続されたストリップ
線路21Aと、隣接した凹部60Cに接続するストリップ線路
21Aとを設けてある。また放射状に、バイアス伝送路と
なるストリップ線路31を設けてある。
On the step surface of the recess 60B, the strip line 21A connected to the recess 60A and the strip line connected to the adjacent recess 60C
21A and is provided. Further, strip lines 31 serving as a bias transmission line are radially provided.

凹部60Cの段差面に、凹部60Bに接続されたストリップ線
路21Aと隣接した凹部60Dに接続するストリップ線路21A
とを設け、さらに、バイアス伝送路となるストリップ線
路31を、放射状に設けてある。
The strip line 21A connected to the recess 60D adjacent to the strip line 21A connected to the recess 60B is provided on the step surface of the recess 60C.
And a strip line 31 serving as a bias transmission line is provided radially.

凹部60Dの段差面に、凹部60Cに接続されたストリップ線
路21A、及び側壁に設けた出力電極20Bに接続するストリ
ップ線路21を設け、さらにバイアス伝送路となるストリ
ップ線路31を放射状に設けてある。
A strip line 21A connected to the recess 60C and a strip line 21 connected to the output electrode 20B provided on the side wall are provided on the step surface of the recess 60D, and strip lines 31 serving as a bias transmission line are radially provided.

なお、第2図(c)に示すように、第3層のセラミック
基板53と第4層のセラミック基板54の接着面に、ストリ
ップ線路21,21A,31を除く全面に、アース膜14を形成し
てある。
As shown in FIG. 2C, the ground film 14 is formed on the entire bonding surface of the third-layer ceramic substrate 53 and the fourth-layer ceramic substrate 54 except the strip lines 21, 21A and 31. I am doing it.

また、第2層のセラミック基板52と第3層のセラミック
基板53との接着面に、バイヤホール40部分を除いた全面
にアース膜13を設け、第1層のセラミック基板51の下
面、即ちセラミックパッケージ50の下面のほぼ全面にア
ース膜11を形成してある。
Further, the ground film 13 is provided on the entire bonding surface between the second-layer ceramic substrate 52 and the third-layer ceramic substrate 53 except the via hole 40, and the lower surface of the first-layer ceramic substrate 51, that is, the ceramic. The ground film 11 is formed on almost the entire lower surface of the package 50.

これらのアース膜11,13,14,及び第4層のセラミック基
板54の上面に形成したアース膜15は、アース電極10A,10
B,10C,10Dにそれぞれ接続してある。
These ground films 11, 13, 14 and the ground film 15 formed on the upper surface of the fourth-layer ceramic substrate 54 are the ground electrodes 10A, 10A.
It is connected to B, 10C and 10D respectively.

第2図(a),(d),(e)に示すように、第1層の
セラミック基板51と第2層のセラミック基板52の所望の
個所に、バイアス電極30に接続するストリップ線路31A
を設け、バイヤホール40を介して、第3層のセラミック
基板53と第4層のセラミック基板54との境界面に形成し
たストリップ線路31に接続してある。
As shown in FIGS. 2 (a), (d), and (e), a strip line 31A connected to the bias electrode 30 is formed at a desired position on the first-layer ceramic substrate 51 and the second-layer ceramic substrate 52.
And is connected to the strip line 31 formed on the boundary surface between the third-layer ceramic substrate 53 and the fourth-layer ceramic substrate 54 through the via hole 40.

マイクロ波ICチップ1A,1B,1C,及び1Dは、それぞれ異な
る単位機能を備えており、マイクロ波ICチップ1Aは凹部
60Aに、マイクロ波ICチップ1Bは凹部60Bに、マイクロ波
ICチップ1Cは凹部60Cに、マイクロ波ICチップ1Dは凹部6
0Dにそれぞれマウントしてある。
The microwave IC chips 1A, 1B, 1C, and 1D have different unit functions, and the microwave IC chip 1A has a concave portion.
60A, microwave IC chip 1B
IC chip 1C is recessed 60C, microwave IC chip 1D is recessed 6
They are mounted on 0D respectively.

それぞれのマイクロ波ICチップの入出力パターンは接続
線5を介して、それぞれ入出力伝送路であるストリップ
線路21,21Aに接続してある。バイアスパターンは他の接
続線5を介してストリップ線路31に接続してあり、アー
スパターンはさらに他の接続線5を介して、アース膜14
にワイヤボンデング接続してある。
The input / output pattern of each microwave IC chip is connected to the strip lines 21 and 21A, which are input / output transmission lines, via the connection line 5. The bias pattern is connected to the strip line 31 via another connection line 5, and the ground pattern is connected via another connection line 5 to the ground film 14.
It is connected to the wire bonding.

また、それぞれの凹部60A,60B,60C,60Dの開口面に金属
板よりなるキャップ3を冠着して、マイクロ波ICチップ
を封止している。
Further, a cap 3 made of a metal plate is capped on the opening surface of each of the recesses 60A, 60B, 60C, 60D to seal the microwave IC chip.

なお、図示例は4つのマイクロ波ICチップをセラミック
でパッケージングしたマイクロ波回路であるが、本発明
はマイクロ波ICチップ数が4つに限定されるものでな
く、1つ、或いは他の複数個のマイクロ波回路に適用で
きることは言うもでもない。
Although the illustrated example is a microwave circuit in which four microwave IC chips are packaged in ceramic, the present invention is not limited to four microwave IC chips, and one or a plurality of other microwave IC chips may be used. It goes without saying that it can be applied to each microwave circuit.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、マイクロ波ICチップを、
入出力電極を側壁部に設けた、多層構造のセラミックパ
ッケージで封止し、マイクロ波ICチップと入出力電極
間、及びマイクロ波ICチップ相互間をストリップ線路で
接続したマイクロ波回路であって、所定の特性インピー
ダンスが容易に得られ、高周波の電磁界の漏れがなく、
且つ、マイクロ波回路が小形である等、実用上で優れた
効果がある。
As described above, the present invention provides a microwave IC chip,
A microwave circuit in which an input / output electrode is provided on a side wall portion, is sealed with a multilayer ceramic package, and a microwave IC chip and an input / output electrode and between microwave IC chips are connected by a strip line, Predetermined characteristic impedance is easily obtained, there is no leakage of high frequency electromagnetic field,
In addition, the microwave circuit is small in size, and has an excellent effect in practical use.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理を示す図で、 (a)は平面図、 (b)は(a)に示す鎖線A−A断面図、 (c)は(a)に示す鎖線B−B断面図、 第2図は本発明の一実施例の図で、 (a)はキャップを装着する前の平面図、 (b)は(a)に示す鎖線A−A断面図、 (c)は(a)に示す鎖線B−B断面図、 (d)は(a)に示す鎖線C−C断面図、 (e)は(a)に示す鎖線D−D断面図、 第3図は従来例の断面図である。 図において、1,1A,1B,1C,1Dはマイクロ波ICチップ、2,5
0はセラミックパッケージ、3はキャップ、10,10A,10B,
10C,10Dはアース電極、20は入出力電極、20Aは入力電
極、20Bは出力電極、21,21A,31,31Aはストリップ線路、
30,30A,30B,30C,30D,30E,30Fはバイアス電極、11,13,1
4,15はアース膜をそれぞれ示す。
FIG. 1 is a diagram showing the principle of the present invention, (a) is a plan view, (b) is a cross-sectional view taken along the chain line A-A shown in (a), and (c) is a cross-sectional view taken along the broken line BB shown in (a). FIG. 2 is a diagram of an embodiment of the present invention, (a) is a plan view before mounting a cap, (b) is a cross-sectional view taken along the chain line AA shown in (a), and (c) is ( a) a chain line BB cross-sectional view, (d) a chain line CC cross-sectional view shown in (a), (e) a chain line DD cross-sectional view shown in (a), and FIG. FIG. In the figure, 1,1A, 1B, 1C, 1D are microwave IC chips, 2,5
0 is a ceramic package, 3 is a cap, 10,10A, 10B,
10C, 10D is a ground electrode, 20 is an input / output electrode, 20A is an input electrode, 20B is an output electrode, 21, 21A, 31, 31A are strip lines,
30,30A, 30B, 30C, 30D, 30E, 30F are bias electrodes, 11,13,1
Reference numerals 4 and 15 denote ground films, respectively.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数のマイクロ波ICチップを介して、高周
波信号を入出力するマイクロ波回路において、 セラミックを多層構造としたセラミックパッケージに複
数の凹部を形成し、該複数の凹部に前記複数のマイクロ
波ICチップをそれぞれ搭載し、 前記複数のマイクロ波ICチップの相互間をセラミック多
層構造の内装面に設けたストリップ線路で接続し、 前記セラミック多層構造の複数の内装面の内、少なくと
も前記複数のマイクロ波ICチップの搭載面及び前記スト
リップ線路が設けられた内装面と、前記セラミックパッ
ケージの上部、下部、側部にアース膜を形成し、 前記複数のセラミックパッケージの上部に形成されたア
ース膜上で、導体からなる複数のキャップを用いて複数
のマイクロ波ICチップを個別に封止したことを特徴とす
るマイクロ波回路。
1. In a microwave circuit for inputting and outputting a high-frequency signal through a plurality of microwave IC chips, a plurality of recesses are formed in a ceramic package having a ceramic multilayer structure, and the plurality of recesses are provided in the plurality of recesses. Each of the microwave IC chips is mounted, and the plurality of microwave IC chips are connected to each other by a strip line provided on the interior surface of the ceramic multilayer structure, and at least the plurality of interior surfaces of the ceramic multilayer structure are connected. A microwave IC chip mounting surface and an interior surface on which the strip line is provided, and an earth film formed on the upper, lower and side portions of the ceramic package, and an earth film formed on the plurality of ceramic packages. In the above, a plurality of microwave IC chips are individually sealed using a plurality of conductor caps. B-wave circuit.
JP62027786A 1987-02-09 1987-02-09 Microwave circuit Expired - Lifetime JPH0732227B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62027786A JPH0732227B2 (en) 1987-02-09 1987-02-09 Microwave circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62027786A JPH0732227B2 (en) 1987-02-09 1987-02-09 Microwave circuit

Publications (2)

Publication Number Publication Date
JPS63194350A JPS63194350A (en) 1988-08-11
JPH0732227B2 true JPH0732227B2 (en) 1995-04-10

Family

ID=12230657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62027786A Expired - Lifetime JPH0732227B2 (en) 1987-02-09 1987-02-09 Microwave circuit

Country Status (1)

Country Link
JP (1) JPH0732227B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232608A (en) * 1992-10-29 1994-08-19 Nec Corp Composite microwave circuit module
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
JP3638173B2 (en) * 1996-03-27 2005-04-13 本田技研工業株式会社 Package for microwave circuit
JP3423855B2 (en) * 1996-04-26 2003-07-07 株式会社デンソー Electronic component mounting structure and electronic component mounting method
JP3704440B2 (en) * 1999-04-28 2005-10-12 京セラ株式会社 High frequency wiring board connection structure
JP5311486B2 (en) * 2009-07-23 2013-10-09 Nec東芝スペースシステム株式会社 Hybrid integrated circuit for microwave

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126159A (en) * 1981-01-29 1982-08-05 Nec Corp Integrated circuit package
US4673958A (en) * 1985-01-31 1987-06-16 Texas Instruments Incorporated Monolithic microwave diodes

Also Published As

Publication number Publication date
JPS63194350A (en) 1988-08-11

Similar Documents

Publication Publication Date Title
KR910000241B1 (en) Semiconductor device
EP0595346B1 (en) Composite microwave module assembly and its connection structure
US4751482A (en) Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
US4038488A (en) Multilayer ceramic multi-chip, dual in-line packaging assembly
US5602421A (en) Microwave monolithic integrated circuit package with improved RF ports
JPH11260966A (en) High frequency semiconductor device
JP2938344B2 (en) Semiconductor device
JP2001085569A (en) High frequency circuit device
JP4190111B2 (en) High frequency module
JPH0732227B2 (en) Microwave circuit
US6140698A (en) Package for microwave and mm-wave integrated circuits
JP3242817B2 (en) Microwave circuit device
JPH11330298A (en) Package with signal terminal and electronic device using the same
US7339269B2 (en) High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof
JPH1093012A (en) High frequency integrated circuit device
JPH06232608A (en) Composite microwave circuit module
US6025759A (en) Microwave integrated circuit including surface mounting type isolator
US12336156B2 (en) Radio frequency module and communication device
JP3297607B2 (en) High frequency circuit package
JP2001110943A (en) IC package
JP3170017B2 (en) Semiconductor device
JPH11233689A (en) High frequency circuit package and high frequency circuit module
JPH07221215A (en) Bare module package
JPH0272654A (en) Ic package and connecting structure thereof
JPH01212456A (en) Package for semiconductor device