JPH0736132B2 - Servo circuit - Google Patents
Servo circuitInfo
- Publication number
- JPH0736132B2 JPH0736132B2 JP1003189A JP318989A JPH0736132B2 JP H0736132 B2 JPH0736132 B2 JP H0736132B2 JP 1003189 A JP1003189 A JP 1003189A JP 318989 A JP318989 A JP 318989A JP H0736132 B2 JPH0736132 B2 JP H0736132B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- signal
- circuit
- acceleration
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
- Control Of Position Or Direction (AREA)
- Control Of Linear Motors (AREA)
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第6図、第7図) 発明が解決しようとする課題(第8図) 課題を解決するための手段(第1図) 作用 実施例 (a) 一実施例の説明(第2図、第3図、第4図) (b) 他の実施例の説明(第5図) (c) 別の実施例の説明 発明の効果 〔概要〕 サーボ対象を目標速度と実速度との誤差に基づいて速度
制御するサーボ回路に関し、 小ディファレンス時の加速電流のなまりを少なくし、速
度制御時間を短縮することを目的とし、 移動量に応じた目標速度を発生する目標速度発生回路
と、サーボ対象からの位置信号から実速度を生成する速
度信号生成回路と、該目標速度と該実速度との誤差に基
づいて該サーボ対象を速度制御する速度エラー発生回路
とを有し、該移動量に応じて加速後減速制御して目標位
置に位置付けるサーボ回路において、該速度エラー発生
回路の出力から加速中を検出する加速検出回路を設ける
とともに、該加速検出回路の加速中検出信号により、該
速度エラー発生回路のカットオフ周波数を加速中と減速
中とで変化する。DETAILED DESCRIPTION [Table of Contents] Outline Industrial field of application Conventional technology (FIGS. 6 and 7) Problems to be solved by the invention (FIG. 8) Means for solving the problems (first Fig.) Action Embodiment (a) Description of one embodiment (Figs. 2, 3, and 4) (b) Description of another embodiment (Fig. 5) (c) Description of another embodiment Invention Effects of [Overview] Regarding a servo circuit that controls the speed of a servo target based on the error between the target speed and the actual speed, the purpose is to reduce the dull acceleration current during small differences and to shorten the speed control time. A target speed generation circuit that generates a target speed according to the amount of movement, a speed signal generation circuit that generates an actual speed from a position signal from the servo target, and the servo target based on an error between the target speed and the actual speed And a speed error generating circuit for controlling the speed According to the servo circuit that controls the deceleration after acceleration and positions it at the target position, an acceleration detection circuit that detects the acceleration in progress from the output of the speed error generation circuit is provided, and the speed error is detected by the acceleration detection signal of the acceleration detection circuit. The cutoff frequency of the generator circuit changes during acceleration and deceleration.
本発明は、サーボ対象を目標速度と実速度との誤差に基
づいて速度制御するサーボ回路に関する。The present invention relates to a servo circuit that controls a speed of a servo target based on an error between a target speed and an actual speed.
磁気ディスク装置等においては、磁気ヘッドのトラック
位置決めのため、サーボ回路が用いられている。In magnetic disk devices and the like, a servo circuit is used for track positioning of a magnetic head.
このようなサーボ回路においては、速度制御に要する時
間を短縮して、アクセスタイムを短縮することが求めら
れている。In such a servo circuit, it is required to shorten the access time by shortening the time required for speed control.
第6図は従来技術の説明図である。 FIG. 6 is an explanatory diagram of a conventional technique.
図中、1はサーボ対象としての磁気ディスク機構であ
り、ボイスコイルモータ1aと、磁気ヘッド10を搭載する
キャリッジ1bと、磁気ディスク1cとを有している。In the figure, reference numeral 1 denotes a magnetic disk mechanism as a servo target, which has a voice coil motor 1a, a carriage 1b on which a magnetic head 10 is mounted, and a magnetic disk 1c.
2は位置信号復調回路であり、サーボヘッド10が磁気デ
ィスク1cのサーボ面を読取ったサーボ情報から位置信号
Psを復調するもの、3aは目標速度発生回路であり、主制
御部(後述)からの移動量に応じて目標位置へ位置付け
るための目標速度Vcを発生するもの、3bはフォワード/
リバース切換回路であり、主制御部のFWD(フォワー
ド)/RVS(リバース)切換信号に応じて、目標速度発生
回路3aからのフォワード方向の目標速度又はリバース方
向の目標速度を切換え出力するものである。Reference numeral 2 is a position signal demodulation circuit, which detects the position signal from the servo information read by the servo head 10 on the servo surface of the magnetic disk 1c.
A demodulator of Ps, 3a is a target speed generation circuit, which generates a target speed Vc for positioning to a target position according to a movement amount from a main control unit (described later), 3b is a forward / forward
This is a reverse switching circuit, which switches and outputs the target speed in the forward direction or the target speed in the reverse direction from the target speed generation circuit 3a according to the FWD (forward) / RVS (reverse) switching signal of the main control section. .
4は速度信号作成回路であり、位置信号Psと後述する電
流信号icにより実速度Vrを作成するもの、5は速度エラ
ー作成回路であり、目標速度Vcと実速度Vrとの速度誤差
ΔVに応じた速度制御電流(信号)を発生するものであ
り、速度誤差ΔVの生成のためのアンプ50と、フィルタ
51とを有するものである。Reference numeral 4 is a speed signal creating circuit, which creates an actual speed Vr from the position signal Ps and a current signal ic which will be described later. Reference numeral 5 is a speed error creating circuit, which determines a speed error ΔV between the target speed Vc and the actual speed Vr. Which generates a speed control current (signal), an amplifier 50 for generating a speed error ΔV, and a filter.
And 51.
6は位置エラー作成回路であり、位置信号Psと電流信号
icとから位置エラーを生成し、位置制御信号を発生する
もの、7aはコアース/ファイン切換部であり、主制御部
からのコアース(速度制御)/ファイン(位置制御)切
換信号により、速度エラー作成回路5の速度制御から位
置エラー作成回路6の位置制御に切換えるためのもので
ある。6 is a position error creating circuit, which is a position signal Ps and a current signal
Generates a position error from ic and generates a position control signal. 7a is a coarse / fine switching unit. A speed error is created by a coarse (speed control) / fine (position control) switching signal from the main control unit. This is for switching from the speed control of the circuit 5 to the position control of the position error creating circuit 6.
7bはパワーアンプであり、切換部7aの出力を増幅し、磁
気ディスク機構1のボイルコイルモータ1aを駆動するも
の、7cは電流検出回路であり、パワーアンプ7bの駆動電
流を検出し、電流信号icを発生するものである。7b is a power amplifier that amplifies the output of the switching unit 7a and drives the boil coil motor 1a of the magnetic disk mechanism 1. 7c is a current detection circuit that detects the drive current of the power amplifier 7b and outputs a current signal. This is what causes ic.
8は主制御部であり、マイクロプロセッサで構成され、
位置信号Psに応じて位置を検出し、目標速度発生回路3a
に残り移動量を出力し、フォワード/リバース方向に応
じFWD/RVS切換信号を発生し、目標位置近傍でコアース
/ファイン切換信号を発生するものである。8 is a main control unit, which is composed of a microprocessor,
The position is detected according to the position signal Ps, and the target speed generation circuit 3a
The remaining movement amount is output to, the FWD / RVS switching signal is generated according to the forward / reverse direction, and the coarse / fine switching signal is generated near the target position.
このサーボ回路では、目標位置近傍まで速度制御し、こ
の後位置制御に切換えて、目標位置に位置決め制御する
ものである。In this servo circuit, speed control is performed up to the vicinity of the target position, and then position control is switched to position control at the target position.
ところで、サーボ対象1の周波数特性は、第7図(A)
に示すように、共振点f2を持つ。By the way, the frequency characteristic of the servo target 1 is shown in FIG.
As shown in, it has a resonance point f 2 .
この共振点f2は、サーボ対象1のキャリッジ1b等のサー
ボアームのねじれ共振点である。The resonance point f 2 is the torsional resonance point of the servo arm of the carriage 1b or the like of the servo target 1.
このような共振点をカバーする帯域まで、速度制御信号
の周波数が、現われると、メカ振動がシーク(移動)動
作中に表われ、磁気ヘッド10の浮上安定性やファイン切
換え後の安定性向上が望めない。When the frequency of the speed control signal appears up to the band covering such a resonance point, mechanical vibration appears during seek (movement) operation, improving the floating stability of the magnetic head 10 and the stability after fine switching. I can't hope.
このため、速度エラー検出回路5のアンプ50の周波数帯
域をフィルタ51の抵抗とコンデンサの時定数によって定
め、第7図(B)に示すそのカットオフ周波数f1は、f2
より小さくすることが必要で、例えば、f2=2f1〜1.5f1
としていた。Therefore, the frequency band of the amplifier 50 of the speed error detection circuit 5 is determined by the time constant of the resistor and the capacitor of the filter 51, and its cutoff frequency f 1 shown in FIG. 7 (B) is f 2
It is necessary to make it smaller, for example, f 2 = 2f 1 to 1.5f 1
I was trying.
しかし、近年アクセスタイムの高速化が望まれるように
なり、1ディファレンスのシークでは、第8図の様に、
速度制御信号の加速、減速の電流周期がカットオフ周波
数f1に近くなってきた。However, in recent years, there has been a demand for faster access time, and a seek with one difference, as shown in FIG.
The current cycle for acceleration and deceleration of the speed control signal is approaching the cutoff frequency f 1 .
このため、第8図の実線のように、電流波形、特に加速
時の電流波形がなまり、点線のようにこれ以上電流を流
せなくなっていた。Therefore, as indicated by the solid line in FIG. 8, the current waveform, particularly the current waveform at the time of acceleration is blunted, and the current cannot flow any more as indicated by the dotted line.
メカ特性の共振点f2を上げることは難しいため、速度制
御時間の短縮が難しいという問題が生じていた。Since it is difficult to raise the resonance point f 2 of the mechanical characteristics, it has been difficult to reduce the speed control time.
従って、本発明は小ディファレンス時の加速電流のなま
りを少なくし、速度制御時間を短縮することのできるサ
ーボ回路を提供することを目的とする。Therefore, it is an object of the present invention to provide a servo circuit capable of reducing the dullness of the acceleration current at the time of a small difference and shortening the speed control time.
第1図は本発明の原理図である。 FIG. 1 is a principle diagram of the present invention.
本発明は、第1図に示すように、移動量に応じた目標速
度を発生する目標速度発生回路3aと、サーボ対象1から
の位置信号から実速度を生成する速度信号生成回路4
と、該目標速度と該実速度との誤差に基づいて該サーボ
対象1を速度制御する速度エラー発生回路5とを有し、
該移動量に応じて加速後減速制御して目標位置に位置付
けるサーボ回路において、該速度エラー検出回路5の出
力から加速中を検出する加速検出回路9を設けるととも
に、該加速検出回路9の加速中検出信号により、該速度
エラー発生回路5のカットオフ周波数を加速中と減速中
とで変化するものである。The present invention, as shown in FIG. 1, includes a target speed generating circuit 3a for generating a target speed according to a moving amount and a speed signal generating circuit 4 for generating an actual speed from a position signal from the servo target 1.
And a speed error generation circuit 5 for controlling the speed of the servo target 1 based on the error between the target speed and the actual speed,
In the servo circuit that controls the deceleration after acceleration according to the movement amount and positions it at the target position, the acceleration detection circuit 9 for detecting the acceleration in progress from the output of the speed error detection circuit 5 is provided, and the acceleration detection circuit 9 is in progress. The cutoff frequency of the speed error generating circuit 5 is changed by the detection signal during acceleration and during deceleration.
第1図(B)及び(C)は、本発明の作用を説明する図
であり、各々上段はカットオフ周波数特性図、下段は電
流波形図を示す。1 (B) and 1 (C) are diagrams for explaining the operation of the present invention, in which the upper stage shows a cut-off frequency characteristic diagram and the lower stage shows a current waveform diagram.
本発明は、加速中はカットオフ周波数を無限大(第1図
(B)のカットオフ周波数特性図の点線に示す)又は大
のf1′(第1図(C)のカットオフ周波数特性図に示
す)となる。そして、減速中は、第1図(B)及び
(C)のカットオフ周波数特性図に示すように、小のf1
とする。これにより、第1図(B)、(C)の電流波形
図の実線に示すように加速中の加速電流のなまりを少な
くするものである。According to the present invention, the cutoff frequency during acceleration is infinite (shown by the dotted line in the cutoff frequency characteristic diagram of FIG. 1B) or large f 1 ′ (cutoff frequency characteristic diagram of FIG. 1C). It shows). During deceleration, as shown in the cutoff frequency characteristic diagrams of FIGS. 1 (B) and (C), a small f 1
And This reduces the rounding of the acceleration current during acceleration as shown by the solid line in the current waveform diagrams of FIGS. 1 (B) and (C).
加速中は、パワーアンプが電流源として働かず、パワー
アンプは、モータに電源電圧がかかるように十分大きな
電圧を入力する。この状態では、加速電流が増加するの
みであり、サーボ制御がかかっていないと等しい。即
ち、サーボループが切れた状態に等しいため、位置信号
からの振動信号がサーボ回路で増幅されて、パワーアン
プに入力されることはない。換言すれば、ループによる
振動誘発は生じない。このため、カットオフ周波数を無
限大や大としても、メカ(サーボ対象)の振動が生じに
くく、カットオフ周波数を大として、加速電流のなまり
を少なくし、加速期間を短縮した方が得策である。During acceleration, the power amplifier does not work as a current source, and the power amplifier inputs a sufficiently large voltage so that the power supply voltage is applied to the motor. In this state, the accelerating current only increases, and it is equal to that the servo control is not applied. That is, since the servo loop is equal to the broken state, the vibration signal from the position signal is not amplified by the servo circuit and is not input to the power amplifier. In other words, vibration induction by the loop does not occur. Therefore, even if the cutoff frequency is infinite or large, vibration of the mechanism (servo target) is less likely to occur, and it is better to increase the cutoff frequency to reduce the dull acceleration current and shorten the acceleration period. .
これによって、第1図(B)、(C)の下段の電流波形
図の実線のように、点線の従来に比べ、加速時間が短縮
され、これによって速度制御時間を短縮できる。As a result, as shown by the solid line in the current waveform charts in the lower part of FIGS. 1 (B) and 1 (C), the acceleration time is shortened as compared with the conventional dotted line, and the speed control time can be shortened.
又、減速中は、カットオフ周波数をf1に戻すので、全体
としてメカ振動が発生しない。Further, during deceleration, the cutoff frequency is returned to f 1 , so that mechanical vibration does not occur as a whole.
(a)一実施例の説明 第2図は本発明の一実施例構成図、第3図は第2図構成
の要部構成図である。(A) Description of an Embodiment FIG. 2 is a configuration diagram of an embodiment of the present invention, and FIG. 3 is a configuration diagram of a main part of the configuration of FIG.
図中、第1図、第6図で示したものと同一のものは、同
一の記号で示してある。In the figure, the same components as those shown in FIGS. 1 and 6 are designated by the same symbols.
図中、フィルタ51は、抵抗Rと、スイッチSWとコンデン
サCとの並列回路で構成されている。In the figure, the filter 51 is composed of a resistor R, a parallel circuit of a switch SW and a capacitor C.
90は比較器であり、アンプ50の出力(速度エラー電流)
VCMCRTを零ボルトスライスし、速度スライス信号VSLを
出力するもの、91は反転回路であり、速度スライス信号
VSLを反転するものである。90 is a comparator, the output of the amplifier 50 (speed error current)
VCMCRT is sliced to zero volt and speed slice signal VSL is output, and 91 is an inverting circuit.
It reverses VSL.
92、93は各々3入力アンドゲートであり、3入力とも
“ハイ”レベルの時にのみ“ハイ”レベル出力を発生す
るものであり、アンドゲート92は、主制御部(MPUとい
う)6からのフォワード移動信号*MvFと、MPU6からの
実速度が一定レベル以下の時発生するキャプチャベロシ
ティ信号*CVLと、比較器90の出力とのハイレベルアン
ドをとるもの、アンドゲート93は、MPU6からのリバース
移動信号*MvRと、MPU6からのキャプチャベロシティ信
号*CVLと、反転回路91の出力とのハイレベルアンドを
とるものである。Reference numerals 92 and 93 each have a 3-input AND gate, and generate a "high" level output only when all 3 inputs are at a "high" level. The AND gate 92 is a forward from the main control unit (referred to as MPU) 6. A high level AND between the movement signal * MvF, the capture velocity signal * CVL generated when the actual speed from the MPU6 is below a certain level, and the output of the comparator 90. The AND gate 93 is the reverse movement from the MPU6. The signal * MvR, the capture velocity signal * CVL from the MPU 6, and the output of the inverting circuit 91 are set to high level AND.
94はオアゲートであり、アンドゲート92、93の出力のオ
アをとるもの、95は反転回路であり、オアゲート94の出
力を反転して加速終了信号EACを発生するものである。Reference numeral 94 is an OR gate, which takes the OR of the outputs of the AND gates 92 and 93, and 95 is an inverting circuit, which inverts the output of the OR gate 94 and generates the acceleration end signal EAC.
96はフリップフロップであり、MPU6からのアクセススタ
ート*ASPによってクリアされ、加速終了信号EACをクロ
ックとして反転し、出力より加速中信号SKAを発生す
るものである。Reference numeral 96 is a flip-flop, which is cleared by an access start * ASP from the MPU 6, is inverted with the acceleration end signal EAC as a clock, and generates an accelerating signal SKA from the output.
第4図は本発明の一実施例要部波形図である。FIG. 4 is a waveform diagram of essential parts of one embodiment of the present invention.
フォワード移動に当たっては、MPU6は目標速度発生回路
3aからフォワード方向の目標速度FwVcを発生し、MPU6は
フォワード移動信号*MvFを発生し、更に小ディファレ
ンスの速度小の時は、実速度Vrからキャプチャベロシテ
ィ信号*CVLを発生する。When moving forward, MPU6 is the target speed generator circuit.
The target velocity FwVc in the forward direction is generated from 3a, the MPU 6 generates the forward movement signal * MvF, and when the velocity of the small difference is small, the capture velocity signal * CVL is generated from the actual velocity Vr.
速度エラー作成回路5では、目標速度FwVcと実速度Vrと
の速度エラーがアンプ50でとられ、速度エラー信号ΔV
を発生する。In the speed error creating circuit 5, the speed error between the target speed FwVc and the actual speed Vr is taken by the amplifier 50, and the speed error signal ΔV
To occur.
この時、シーク(アクセス)スタートとともに発生する
アクセススタート信号*ASPによって、加速検出回路9
のフリップフロップ96をクリアするから、出力よりハ
イレベルの加速中信号SKAが発生する。At this time, the acceleration detection circuit 9 is generated by the access start signal * ASP generated at the seek (access) start.
Since the flip-flop 96 of is cleared, a high level acceleration signal SKA is generated from the output.
これによって、フィルタ51のスイッチSWがオフとなり、
アンプ50のカットオフ周波数は無限大となり、速度エラ
ー信号ΔVは急速に立上る。This turns off the switch SW of the filter 51,
The cutoff frequency of the amplifier 50 becomes infinite, and the speed error signal ΔV rises rapidly.
速度エラー信号ΔVは、比較器90で零ボルトスライスさ
れるので、速度エラー信号ΔVが正の時はハイレベルの
速度スライス信号VSLを発生する。Since the speed error signal ΔV is sliced to zero volts by the comparator 90, a high level speed slice signal VSL is generated when the speed error signal ΔV is positive.
このため、アンドゲート92からハイレベルの出力が発生
し、オアゲート94、反転回路95を介してローレベルの加
速終了信号EACが発生する。Therefore, a high level output is generated from the AND gate 92, and the low level acceleration end signal EAC is generated via the OR gate 94 and the inverting circuit 95.
速度エラー信号ΔVが零となると、比較器90の速度スラ
イス信号VSLがローレベルとなり、アンドゲート92の出
力はローレベルとなり、オアゲート94、反転回路95を介
して加速終了信号EACがハイレベルとなり、この変化点
をクロックとしてフリップフロップ96が反転し、出力
の加速中信号SKAをローレベルとする。When the speed error signal ΔV becomes zero, the speed slice signal VSL of the comparator 90 becomes low level, the output of the AND gate 92 becomes low level, and the acceleration end signal EAC becomes high level via the OR gate 94 and the inverting circuit 95. The flip-flop 96 is inverted by using this change point as a clock, and the output accelerating signal SKA is set to low level.
このため、フィルタ51のスイッチSWがオンし、アンプ50
のカットオフ周波数はf1となる。Therefore, the switch SW of the filter 51 is turned on and the amplifier 50
The cutoff frequency of is f 1 .
従って、以降の減速期間は、速度エラー信号ΔVはカッ
トオフ周波数f1で帯域制限される。Therefore, in the subsequent deceleration period, the speed error signal ΔV is band-limited at the cutoff frequency f 1 .
これによって、パワーアンプ7bを介しボイスコイルモー
タ1aに流れる電流VCMCRTは第4図の如くなり、加速期間
はほぼ直線的に上昇する。As a result, the current VCMCRT flowing through the voice coil motor 1a via the power amplifier 7b becomes as shown in FIG. 4, and the acceleration period rises substantially linearly.
一方、リバース移動では、MPU6は、1ディファレンスの
アクセススタートに当たってアクセススタート信号*AS
Pを発生し、目標速度発生回路3aからリバース方向の目
標速度RvVcを発生し、リバース移動信号*MvRを発生
し、キャプチャベロシティ信号*CVLを発生する。On the other hand, in reverse movement, the MPU6 starts the access start signal * AS when starting the access for one difference.
The target speed generating circuit 3a generates the target speed RvVc in the reverse direction, the reverse movement signal * MvR, and the capture velocity signal * CVL.
速度エラー作成回路5では、目標速度RvVcと実速度Vrと
の速度エラーがとられ、速度エラー信号ΔVを発生す
る。In the speed error creating circuit 5, a speed error between the target speed RvVc and the actual speed Vr is taken and a speed error signal ΔV is generated.
この時、アクセススタート信号*ASPによって、加速検
出回路9のフリップフロップ96をクリアするから、出
力よりハイレベルの加速中信号SKAが発生する。At this time, the flip-flop 96 of the acceleration detection circuit 9 is cleared by the access start signal * ASP, so that the high-acceleration signal SKA is generated from the output.
これによって、フィルタ51のスッイッチSWがオフとな
り、アンプ50のカットオフ周波数を無限大とし、速度エ
ラー信号ΔVを急激に立上げる。As a result, the switch SW of the filter 51 is turned off, the cutoff frequency of the amplifier 50 is made infinite, and the speed error signal ΔV is rapidly raised.
速度エラー信号ΔVは、比較器90で零ボルトスライスさ
れ、速度エラー信号ΔVが負の時にローレベルの速度ス
ライス信号VSLを発生する。The speed error signal ΔV is sliced to zero volts by the comparator 90, and when the speed error signal ΔV is negative, the low level speed slice signal VSL is generated.
このため、アンドゲート93からハイレベルの出力が発生
し、オアゲート94、反転回路95を介してローレベルの加
速終了信号EACが発生する。Therefore, a high level output is generated from the AND gate 93, and the low level acceleration end signal EAC is generated via the OR gate 94 and the inverting circuit 95.
速度エラー信号ΔVが零となると、比較器90の速度スラ
イス信号VSLがハイレベルとなり、アンドゲート93の出
力はローレベルとなって、オアゲート94、反転回路95を
介して加速終了信号EACがハイレベルとなり、この変化
点をクロックとしてフリップフロップ96が反転し、出
力の加速中信号SKAをローレベルとする。When the speed error signal ΔV becomes zero, the speed slice signal VSL of the comparator 90 becomes high level, the output of the AND gate 93 becomes low level, and the acceleration end signal EAC becomes high level via the OR gate 94 and the inverting circuit 95. Then, the flip-flop 96 is inverted with this change point as a clock, and the output accelerating signal SKA is set to the low level.
このため、フィルタ51のスイッチSWがオフし、アンプ50
のカットオフ周波数はf1となる。Therefore, the switch SW of the filter 51 is turned off and the amplifier 50
The cutoff frequency of is f 1 .
従って、減速期間は、速度エラー信号ΔVはカットオフ
周波数f1で帯域制限される。Therefore, during the deceleration period, the speed error signal ΔV is band-limited at the cutoff frequency f 1 .
これによって、パワーアンプ7bを介しボイスコイルモー
タ1aに流れる電流VCMCRTは第4図の如く、加速期間はほ
ぼ直線的に上昇する。As a result, the current VCMCRT flowing through the voice coil motor 1a via the power amplifier 7b rises substantially linearly during the acceleration period as shown in FIG.
このようにして、1ディファレンスシークでは、アクセ
ススタート信号によってフィルタ51のスイッチSWがオフ
され、カットオフ周波数は無限大となり、加速終了によ
ってスイッチSWがオンとなり、カットオフ周波数は、コ
ンデンサCと抵抗Rで定まるf1となる。Thus, in 1 difference seek, the switch SW of the filter 51 is turned off by the access start signal, the cutoff frequency becomes infinite, and the switch SW is turned on by the end of acceleration, and the cutoff frequency is the capacitor C and the resistance. It becomes f 1 determined by R.
(b)他の実速度の説明 第5図は本発明の他の実速度説明図である。(B) Description of Other Actual Speed FIG. 5 is another explanatory drawing of the actual speed of the present invention.
図中、第1図、第2図、第3図及び第6図で示したもの
と同一のものは、同一の記号で示してある。In the figure, the same components as those shown in FIGS. 1, 2, 3, and 6 are designated by the same symbols.
この実施例では、フィルタ51が、抵抗Rと、コンデンサ
C1と、スイッチSWとコンデンサC2との並列回路で構成さ
れている。In this embodiment, the filter 51 includes a resistor R and a capacitor.
It is composed of a parallel circuit of C1, a switch SW, and a capacitor C2.
従って、スイッチSWがオンであると、第1図(C)のよ
うにカットオフ周波数がf1に、スイッチSWがオフである
と、カットオフ周波数がf2に変化する。Therefore, when the switch SW is on, the cutoff frequency changes to f 1 as shown in FIG. 1C, and when the switch SW is off, the cutoff frequency changes to f 2 .
第2図及び第3図のものと同一の動作により、1ディフ
ァレンスシークでは、加速中はスイッチSWが加速中信号
SKAによッてオフされ、カットオフ周波数がf2となり、
加速信号のなまりが低減され、減速中はスイッチSWがオ
ンとなり、カットオフ周波数がf1となる。Due to the same operation as in Fig. 2 and Fig. 3, in 1 difference seek, the switch SW is accelerating during acceleration.
It is turned off by SKA, the cutoff frequency becomes f 2 ,
The rounding of the acceleration signal is reduced, the switch SW turns on during deceleration, and the cutoff frequency becomes f 1 .
この例では、加速中も帯域制限されるので、メカ振動の
心配は全くない反面、第2図のものに比し、加速電流の
なまりが大で加速時間は長くなる。In this example, since the band is limited even during acceleration, there is no fear of mechanical vibration, but the accelerating current is more dull and the accelerating time is longer than that in FIG.
(c)別の実施例の説明 上述の実施例では、磁気ディスク装置を例に説明した
が、他の装置にも適用でき、所望の距離の移動に対し、
カットオフ周波数の変化を行うことができる。(C) Description of Another Embodiment Although the magnetic disk device has been described as an example in the above embodiment, the present invention can be applied to other devices as well, and it is possible to move a desired distance.
The cutoff frequency can be changed.
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。Although the present invention has been described with reference to the embodiments, the present invention can be variously modified according to the gist of the present invention, and these modifications are not excluded from the present invention.
以上説明した様に、本発明によれば、短距離の移動にお
ける加速電流のなまりを少なくし、速度制御時間を短縮
できるという効果を奏する。As described above, according to the present invention, it is possible to reduce the dullness of the acceleration current during short-distance movement and to shorten the speed control time.
第1図は本発明の原理図、 第2図は本発明の一実施例構成図、 第3図は第2図構成の要部構成図、 第4図は本発明の一実施例要部波形図、 第5図は本発明の他の実施例説明図、 第6図及び第7図は従来技術の説明図、 第8図は従来技術の課題説明図である。 図中、1……サーボ対象、 3a……目標速度発生回路、 4……速度信号生成回路、 5……速度エラー発生回路、 9……加速検出回路。 FIG. 1 is a principle diagram of the present invention, FIG. 2 is a configuration diagram of an embodiment of the present invention, FIG. 3 is a configuration diagram of an essential part of the configuration of FIG. 2, and FIG. FIG. 5 is an explanatory view of another embodiment of the present invention, FIGS. 6 and 7 are explanatory views of a conventional technique, and FIG. 8 is an explanatory view of problems of the conventional technique. In the figure, 1 ... Servo object, 3a ... Target speed generation circuit, 4 ... Speed signal generation circuit, 5 ... Speed error generation circuit, 9 ... Acceleration detection circuit.
Claims (1)
度発生回路(3a)と、 サーボ対象(1)からの位置信号から実速度を生成する
速度信号生成回路(4)と、 該目標速度と該実速度との誤差に基づいて該サーボ対象
(1)を速度制御する速度エラー発生回路(5)とを有
し、 該移動量に応じて加速後減速制御して目標位置に位置付
けるサーボ回路において、 該速度エラー検出回路(5)の出力から加速中を検出す
る加速検出回路(9)を設けるとともに、 該加速検出回路(9)の加速中検出信号により、該速度
エラー発生回路(5)のカットオフ周波数を加速中と減
速中とで変化することを 特徴とするサーボ回路。1. A target speed generation circuit (3a) for generating a target speed according to a movement amount, a speed signal generation circuit (4) for generating an actual speed from a position signal from a servo target (1), and the target. A servo having a speed error generation circuit (5) for controlling the speed of the servo target (1) based on the error between the speed and the actual speed, and performing deceleration control after acceleration according to the movement amount to position the servo at a target position. The circuit is provided with an acceleration detection circuit (9) for detecting acceleration from the output of the speed error detection circuit (5), and the speed error generation circuit (5) is detected by the acceleration detection signal of the acceleration detection circuit (9). The servo circuit characterized in that the cutoff frequency of) changes during acceleration and during deceleration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003189A JPH0736132B2 (en) | 1989-01-10 | 1989-01-10 | Servo circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003189A JPH0736132B2 (en) | 1989-01-10 | 1989-01-10 | Servo circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02183315A JPH02183315A (en) | 1990-07-17 |
| JPH0736132B2 true JPH0736132B2 (en) | 1995-04-19 |
Family
ID=11550459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1003189A Expired - Fee Related JPH0736132B2 (en) | 1989-01-10 | 1989-01-10 | Servo circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736132B2 (en) |
-
1989
- 1989-01-10 JP JP1003189A patent/JPH0736132B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02183315A (en) | 1990-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6368913A (en) | Servocontrol circuit | |
| EP0304299B1 (en) | An optical disc drive | |
| JPH0778891B2 (en) | Optical disc drive apparatus and method | |
| JPH0736132B2 (en) | Servo circuit | |
| JP2659500B2 (en) | Access control circuit for optical disk device | |
| JPH0786777B2 (en) | Servo circuit | |
| JP2564438B2 (en) | Hysteresis comparator and track crossing signal generation circuit using the same | |
| JP2686304B2 (en) | Servo circuit of disk device | |
| US6888695B2 (en) | Information recording and reproducing apparatus having higher drive pulse frequency during seeking operation than during following operation | |
| JPS632178A (en) | Magnetic disk device | |
| JP2708652B2 (en) | Square wave forming circuit and seek control device using the same | |
| JP2521808B2 (en) | Control method of servo circuit | |
| JPH073694B2 (en) | Optical disk controller | |
| JPH0754607B2 (en) | Optical recording / reproducing device | |
| JP2633761B2 (en) | Head positioning control device for magnetic disk drive | |
| JPH0817016B2 (en) | Disk unit | |
| JPS63213486A (en) | Speed control method | |
| JP2002150732A (en) | Magnetic disk drive | |
| JPH03135770A (en) | speed control device | |
| JPH0516650Y2 (en) | ||
| JP2911052B2 (en) | Access control method for optical disk device | |
| JPH01137480A (en) | Positioning circuit for magnetic head | |
| JPH04261381A (en) | Head positioning circuit for magnetic disc unit | |
| JPH0520808A (en) | Magnetic-head positioning device of magnetic-disk apparatus | |
| JPH03269879A (en) | Disk access device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |