Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0786777B2 - Servo circuit - Google Patents
[go: Go Back, main page]

JPH0786777B2 - Servo circuit - Google Patents

Servo circuit

Info

Publication number
JPH0786777B2
JPH0786777B2 JP5967789A JP5967789A JPH0786777B2 JP H0786777 B2 JPH0786777 B2 JP H0786777B2 JP 5967789 A JP5967789 A JP 5967789A JP 5967789 A JP5967789 A JP 5967789A JP H0786777 B2 JPH0786777 B2 JP H0786777B2
Authority
JP
Japan
Prior art keywords
circuit
speed
acceleration
signal
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5967789A
Other languages
Japanese (ja)
Other versions
JPH02239306A (en
Inventor
徹 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5967789A priority Critical patent/JPH0786777B2/en
Publication of JPH02239306A publication Critical patent/JPH02239306A/en
Publication of JPH0786777B2 publication Critical patent/JPH0786777B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Position Or Direction (AREA)

Description

【発明の詳細な説明】 〔概 要〕 サーボ対象を目標速度と実速度との速度誤差に基づいて
速度制御するサーボ回路に関し、 加速電流のなまりを減少しかつ減速電流のなまりをディ
ファレンス量に対応して減少し、振動の発生を有効に阻
止しつつディファレンス量に対応して速度制御時間を変
化させることを目的とし、 移動量に応じた目標速度を発生する目標速度発生回路
と、サーボ対象の位置信号よりその実速度を作成する速
度信号作成回路と、目標及び実速度の速度誤差より速度
エラー信号を作成する速度エラー作成回路と、各回路を
制御して加速後減速する速度制御を行う主制御部を備え
たサーボ回路において、速度エラー信号より加速中を検
出する加速検出回路を設け、該回路からの加速中信号に
基づいて、速度エラー作成回路のカットオフ周波数を加
速中と減速中とで変化させるとともに、移動量に対応し
て減速時のカットオフ周波数を変化させるように構成す
る。
DETAILED DESCRIPTION OF THE INVENTION [Overview] A servo circuit for controlling the speed of a servo target based on a speed error between a target speed and an actual speed, in which a rounding of an acceleration current is reduced and a rounding of a deceleration current is set as a difference amount. The target speed generation circuit that generates the target speed according to the movement amount and the servo for the purpose of changing the speed control time according to the difference amount while effectively reducing the vibration and effectively preventing the vibration from occurring. A speed signal creation circuit that creates the actual speed from the target position signal, a speed error creation circuit that creates a speed error signal from the target and actual speed errors, and controls each circuit to perform speed control to decelerate after acceleration. In the servo circuit equipped with the main control unit, an acceleration detection circuit for detecting the acceleration during the speed error signal is provided, and based on the acceleration signal from the circuit, the speed error generation circuit The off frequency with varied and decelerating and accelerating, configured to vary the cutoff frequency during deceleration corresponding to the movement amount.

〔産業上の利用分野〕[Industrial application field]

本発明は、サーボ対象を目標速度と実速度との速度誤差
に基いて速度制御するサーボ回路に関する。
The present invention relates to a servo circuit that controls a speed of a servo target based on a speed error between a target speed and an actual speed.

磁気ディスク装置等においては、磁気ヘッドのトラック
位置決めのため、サーボ回路が用いられている。
In magnetic disk devices and the like, a servo circuit is used for track positioning of a magnetic head.

このようなサーボ回路においては、速度制御に要する時
間を短縮して、アクセスタイムを短縮することが求めら
れている。
In such a servo circuit, it is required to shorten the access time by shortening the time required for speed control.

〔従来の技術〕[Conventional technology]

第9図は従来のサーボ回路の説明図であり、第10図はそ
の動作特性の説明図である。
FIG. 9 is an explanatory diagram of a conventional servo circuit, and FIG. 10 is an explanatory diagram of its operation characteristics.

第9図において、11はサーボ対象としての磁気ディスク
機構であり、ボイスコイルモータ(以下、VCMで示す)1
11、磁気ヘッド112を搭載するキャリッジ113と、磁気デ
ィスク114とを備えている。
In FIG. 9, 11 is a magnetic disk mechanism as a servo target, and a voice coil motor (hereinafter, referred to as VCM) 1
11, a carriage 113 on which the magnetic head 112 is mounted, and a magnetic disk 114.

12は位置信号復調回路であり、サーボヘッド112が磁気
ディスク114のサーボ面を読取ったサーボ情報からその
移動位置を示す位置信号Psを復調する。
A position signal demodulation circuit 12 demodulates the position signal Ps indicating the moving position of the servo information read from the servo surface of the magnetic disk 114 by the servo head 112.

13aは目標速度発生回路であり、主制御部(後述する)
から指示された移動量に応じてサーボ対象11の磁気ヘッ
ド112を目標位置へ位置付けるための目標速度Vcを発生
する。13bはFWD/RVS切換回路であり、主制御部のフォワ
ード(FWD)/リバース(RVS)切換信号に応じて、目標
速度発生回路13aからのフォワード方向の目標速度FwVc
又はリバース方向の目標速度RvVcを切換え出力する。
Reference numeral 13a is a target speed generation circuit, which is a main control unit (described later).
A target speed Vc for positioning the magnetic head 112 of the servo target 11 to a target position is generated according to the movement amount instructed from. Reference numeral 13b is an FWD / RVS switching circuit, which responds to a forward (FWD) / reverse (RVS) switching signal of the main control section to obtain a target speed FwVc in the forward direction from the target speed generating circuit 13a.
Alternatively, the target speed RvVc in the reverse direction is switched and output.

14は速度信号作成回路であり、位置信号Psと後述する電
流信号icによりサーボ対象11における磁気ヘッド112の
実速度Vrを作成する。電流信号icは、滑らかな実速度Vr
を生成するために付加される補正信号である。
Reference numeral 14 denotes a speed signal creation circuit, which creates the actual speed Vr of the magnetic head 112 in the servo target 11 based on the position signal Ps and a current signal ic described later. The current signal ic has a smooth actual speed Vr
Is a correction signal added to generate

15は速度エラー作成回路であり、目標速度Vcと実速度Vr
との速度誤差に基づいてサーボ対象11を制御する速度エ
ラー信号ΔVを発生する。速度エラー信号ΔVの生成の
ためのアンプ155と、フィルタ150とを備えている。156
及び157はFWD/RVS切換回路13bとの結合抵抗、158は速度
信号作成回路14との結合抵抗、159はAMP155の補償抵抗
である。フィルタ150は抵抗151及びコンデンサ152の並
列回路で構成され、アンプ155及び各抵抗156〜158とと
もに積分形の高域遮断フィルタを形成する。
Reference numeral 15 is a speed error creating circuit, which is a target speed Vc and an actual speed Vr.
A speed error signal ΔV for controlling the servo target 11 is generated based on the speed error between An amplifier 155 for generating the speed error signal ΔV and a filter 150 are provided. 156
Reference numerals 157 and 157 are coupling resistances with the FWD / RVS switching circuit 13b, 158 is a coupling resistance with the speed signal generating circuit 14, and 159 is a compensation resistance of the AMP 155. The filter 150 is composed of a parallel circuit of a resistor 151 and a capacitor 152, and together with the amplifier 155 and the resistors 156 to 158 form an integral type high-frequency cutoff filter.

16は位置エラー作成回路であり、位置信号Psと電流信号
icとからサーボ対象11の目標位置に対する位置エラーを
生成し、位置制御信号ΔPを発生する。
16 is a position error creating circuit, which is used for position signal Ps and current signal
A position error for the target position of the servo target 11 is generated from ic and the position control signal ΔP.

17aはコアース/ファイン切換部であり、主制御部から
のコアース(速度制御)/ファイン(位置制御)切換信
号により、速度エラー作成回路15の速度制御から位置エ
ラー作成回路16の位置制御に切換える操作を行う。17b
はパワーアンプであり、切換部17aの出力を増幅し、サ
ーボ対象11のVCM111を駆動するVCM電流Icを出力する。1
7cは電流検出回路であり、パワーアンプ17bの発生するV
CM電流Icを検出し、電流信号icを発生する。
Reference numeral 17a denotes a coarse / fine switching section, which switches from speed control of the speed error creating circuit 15 to position control of the position error creating circuit 16 by a coarse (speed control) / fine (position control) switching signal from the main control section. I do. 17b
Is a power amplifier, which amplifies the output of the switching unit 17a and outputs a VCM current Ic for driving the VCM 111 of the servo target 11. 1
7c is a current detection circuit, and V generated by the power amplifier 17b
The CM current Ic is detected and the current signal ic is generated.

18は主制御部であり、マイクロプロセッサで構成され、
位置信号Psに基づいて磁気ヘッド112の位置を検出し、
目標速度発生回路13に残り移動量すなわち残りディファ
レンス量を出力し、フォワード/リバース方向に応じFW
O/RVS切換信号を発生し、目標位置近傍でコアース/フ
ァイン切換信号を発生する。
18 is a main control unit, which is composed of a microprocessor,
The position of the magnetic head 112 is detected based on the position signal Ps,
The remaining movement amount, that is, the remaining difference amount is output to the target speed generation circuit 13, and FW is output according to the forward / reverse direction.
Generates an O / RVS switching signal and generates a coarse / fine switching signal near the target position.

以上のように構成されたサーボ回路は、目標位置近傍ま
で速度制御し、その後位置制御に切換えて、目標位置に
位置決め制御する。
The servo circuit configured as described above controls the speed to the vicinity of the target position and then switches to position control to perform positioning control at the target position.

ところで、サーボ対象11の周波数特性は、第10図(A)
に示すように、共振点f2を持つ。この共振点f2は、サー
ボ対象11のキャリッジ113等のサーボアームのねじれ共
振点である。
By the way, the frequency characteristic of the servo target 11 is shown in FIG.
As shown in, it has a resonance point f 2 . The resonance point f 2 is a torsion resonance point of a servo arm such as the carriage 113 of the servo target 11.

このような共振点をカバーする帯域まで速度エラー信号
ΔVの周波数が現われると、サーボ対象11におけるメカ
ニカルな振動がシーク(移動)動作中に表われ、磁気ヘ
ッド112の浮上安定性やファイン切り換え後の安定性向
上が望めない。
When the frequency of the speed error signal ΔV appears up to a band covering such a resonance point, mechanical vibration in the servo target 11 appears during seek operation, and the floating stability of the magnetic head 112 and after fine switching are performed. Stability improvement cannot be expected.

このため、速度エラー作成回路15のカットオフ周波数f1
を、共振点f2より小さくすることが必要である。そこ
で、速度エラー作成回路15の周波数帯域をフィルタ150
の抵抗151とコンデンサ152の時定数によって定め、第10
図(B)に示すようにそのカットオフ周波数f1を、共振
点f2より小さくしている。この周波数f1は、例えば、f2
=2f1〜1.5f1のような関係に設定されている。
Therefore, the cutoff frequency f 1 of the speed error creation circuit 15
Needs to be smaller than the resonance point f 2 . Therefore, the frequency band of the speed error creating circuit 15 is filtered by the filter 150.
The time constant of the resistor 151 and capacitor 152 of
As shown in FIG. 6B, the cutoff frequency f 1 is smaller than the resonance point f 2 . This frequency f 1 is, for example, f 2
= 2f 1 to 1.5f 1 are set.

しかしながら、このような従来のサーボ回路にあって
は、高速アクセスが要求される1ディフアレンスシーク
にあっては、加速期間と減速期間でなる速度制御期間の
周期が速度エラー検出回路15のカットオフ周波数f1に近
い値をもつようになり、加速時のVCM電流Icすなわち加
速電流の立ち上がりがカットオフ周波数による制限を受
けてなまり、充分な加速電流が得られない問題がある。
However, in such a conventional servo circuit, in the 1-difference seek that requires high-speed access, the cycle of the speed control period including the acceleration period and the deceleration period is cut off by the speed error detection circuit 15. The frequency becomes close to the frequency f 1, and the VCM current Ic at the time of acceleration, that is, the rising of the acceleration current is blunted by the cutoff frequency, and there is a problem that a sufficient acceleration current cannot be obtained.

すなわち、サーボ対象11の移動量(ディファレンス量)
が1ディファレンスのときの対象物11の位置信号とVCM
電流Icの変化は、第10図(C)に示すようになる。この
場合1ディファレンスシークの加速期間と減速期間で1
サイクルを描くVCM電流Icの周期で決まる周波数がカッ
トオフ周波数f1に近い値となるため、もしカットオフ周
波数が充分に高ければ破線に示すようにシーク電流が速
やかに立ち上がって充分な加速が得られるものが、実線
のようにシーク電流がなまってしまう。そのため時刻t1
で目標トラック位置で到達できるものが、時刻t2に示す
ように遅れ時間Tをもって目標トラック位置で到達する
こととなり、1ディファレンスシークのアクセスを高速
化することが困難であった。
That is, the amount of movement of the servo target 11 (the amount of difference)
Position signal and VCM of object 11 when is 1 difference
The change of the current Ic is as shown in FIG. In this case, 1 in 1 difference seek acceleration period and 1 deceleration period
Since the frequency determined by the cycle of VCM current Ic that draws a cycle is close to the cutoff frequency f 1 , if the cutoff frequency is sufficiently high, the seek current rises quickly as shown by the broken line and sufficient acceleration can be obtained. However, the seek current is blunted as shown by the solid line. Therefore time t 1
In which can be reached at the target track position is delayed as shown at time t 2 with a time T becomes to reach the target track position, it is difficult to speed access 1 Difference seek.

サーボ対象11の供振点f2を上げればよいことが考えられ
るが、サーボ対象11は機械系であるため、その共振点f2
を上げることは極めて困難である。
It is conceivable that the vibration point f 2 of the servo target 11 should be raised, but since the servo target 11 is a mechanical system, its resonance point f 2
It is extremely difficult to raise.

そこで、ディファレンス量が小さいときのVCM電流Icの
加速時のなまりを少なくして速度制御時間を短縮できる
ように改良したサーボ回路が同一出願人によって提案さ
れている。
Therefore, the same applicant has proposed a servo circuit improved so as to reduce the dullness during acceleration of the VCM current Ic when the difference amount is small and to shorten the speed control time.

第7図は、この改良されたサーボ回路(以下、原サーボ
回路という)の構成を示したものである。第7図に示し
た原サーボ回路は、第9図に示した従来のサーボ回路に
対して、新たに加速検出回路19を付加するとともに、速
度エラー作成回路15のフィルタ150の構成に変更を加え
ている。以下、従来のサーボ回路の速度エラー検出回路
15及びフィルタ150と区別するために、原サーボ回路の
速度エラー検出回路及びそのフィルタをそれぞれ15A及
び150Aで示すことにする。その他の構成は、第9図の従
来のサーボ回路と同じであるので、対応する構成には同
じ符号が付されている。
FIG. 7 shows the configuration of this improved servo circuit (hereinafter referred to as the original servo circuit). The original servo circuit shown in FIG. 7 is different from the conventional servo circuit shown in FIG. 9 in that an acceleration detection circuit 19 is newly added and the configuration of the filter 150 of the speed error creating circuit 15 is modified. ing. Below, the speed error detection circuit of the conventional servo circuit
In order to distinguish it from the filter 15 and the filter 150, the speed error detection circuit of the original servo circuit and its filter are shown as 15A and 150A, respectively. Since other configurations are the same as those of the conventional servo circuit in FIG. 9, corresponding configurations have the same reference numerals.

第7図のフィルタ150Aにおいて、フィルタ用の抵抗151
及びコンデンサ152の構成は従来のサーボ回路のフィル
タ150と同じであるが、原サーボ回路の場合は、スイッ
チ153がコンデンサ152と直列に設けられ、加速検出回路
19によって制御される。サーボ対象11の種類によって
は、加速制御時にコンデンサ152がオープンになりフィ
ルタ150に全くコンデンサ成分が存在しないと振動が生
じるものがあるので、そのようなサーボ対象11の場合
は、振動の発生を阻止するために、図に破線で示すよう
にコンデンサ152より十分に少ない容量のコンデンサ125
0が並列接続される。
In the filter 150A of FIG. 7, the filter resistor 151
The configuration of the capacitor 152 and the capacitor 152 is the same as that of the filter 150 of the conventional servo circuit, but in the case of the original servo circuit, the switch 153 is provided in series with the capacitor 152 and the acceleration detection circuit is provided.
Controlled by 19. Depending on the type of the servo target 11, vibration may occur if the capacitor 152 is opened during the acceleration control and the filter 150 does not have any capacitor component. Therefore, in the case of such a servo target 11, the generation of vibration is prevented. In order to ensure that the capacitance of the capacitor 125
0 is connected in parallel.

加速検出回路19は、速度エラー作成回路15が加速制御中
であることを検出し、加速制御中だけスイッチ153を開
くための加速中信号SKAを発生する。
The acceleration detection circuit 19 detects that the speed error generation circuit 15 is in the acceleration control, and generates the acceleration signal SKA for opening the switch 153 only during the acceleration control.

この構成により、加速制御期間中フィルタ150Aのスイッ
チ153がオフになり抵抗151のみの構成(又は微小容量の
コンデンサ1520が並列に入った構成)となるので、速度
エラー作成回路15Aのカットオフ周波数は、第8図
(A)に示すように無限大(コンデンサ1520がない場
合)又は同図(B)に示すようにf1及びf2より高いf1
(コンデンサ1520が挿入された場合)になる。減速制御
に移行すると、スイッチ153がオンになってコンデンサ1
52が抵抗151に並列に入るので、速度エラー作成回路15A
のカットオフ周波数は、再びf1に戻る。
By this configuration, the switch 153 of the acceleration control period in the filter 150A is configured of only the resistor 151 off (or configuration capacitor 152 0 minute capacitance enters the parallel), the speed error generating circuit 15A cutoff frequency is Figure 8 (a) are shown as infinite (no capacitor 152 0) or FIG. (B) to a higher f 1 than f 1 and f 2 as shown '
It becomes (if 0 capacitor 152 is inserted). When shifting to deceleration control, switch 153 turns on and capacitor 1
Since 52 enters in parallel with resistor 151, speed error creating circuit 15A
The cutoff frequency of returns to f 1 again.

第8図(C)及び(D)は、同図(A)及び(B)のカ
ットオフ周波数特性の場合のVCM電流Icの加速及び減速
時の特性を示したものであり、実線は原サーボ回路の特
性を示し、破線は従来のサーボ回路の特性を示したもの
である。
8C and 8D show the characteristics of the VCM current Ic at the time of acceleration and deceleration in the case of the cutoff frequency characteristics of FIGS. 8A and 8B, and the solid line shows the original servo. The characteristics of the circuit are shown, and the broken line shows the characteristics of the conventional servo circuit.

この第8図が示すように、原サーボ回路によれば、加速
制御時のVCM電流Icすなわち加速電流のなまりが少なく
なり、加速時間が短縮されて速度制御時間を短かくする
ことができる。
As shown in FIG. 8, according to the original servo circuit, the VCM current Ic at the time of acceleration control, that is, the dullness of the acceleration current is reduced, the acceleration time is shortened, and the speed control time can be shortened.

加速制御中はパワーアンプ17bが電流源として働かず、
電圧制御を行うようになるのでVCM111に電源電圧がかか
るように十分大きな電圧が入力される。このためVCM111
に供給される加速電流は無条件で増加するのみで、サー
ボ制御がかっていないと等しい状態になる。したがっ
て、加速制御段階における速度エラー作成回路15Aのカ
ットオフ周波数を無限大や、共振点f2より高い値にして
も、サーボ対象11(機械系)に振動は生じにくい。また
減速中は速度エラー作成回路15Aのカットオフ周波数を
低いf1に戻すので、全体としてサーボ対象11に発生する
振動を阻止することができる。
The power amplifier 17b does not work as a current source during acceleration control,
Since voltage control is performed, a sufficiently large voltage is input so that the power supply voltage is applied to VCM111. For this reason VCM111
The accelerating current supplied to is only unconditionally increased, and is in the same state without servo control. Therefore, even if the cutoff frequency of the speed error creating circuit 15A in the acceleration control stage is set to infinity or a value higher than the resonance point f 2 , the servo target 11 (mechanical system) is less likely to vibrate. Further, since the cutoff frequency of the speed error creating circuit 15A is returned to a low f 1 during deceleration, it is possible to prevent the vibration generated in the servo target 11 as a whole.

以上のようにして、原サーボ回路によれば、ディファレ
ンス量の少ないシーク動作の速度制御における加速電流
のなまりを少なくし、速度制御時間を短縮して安定に高
速シークを行うことができる。
As described above, according to the original servo circuit, it is possible to reduce the dullness of the acceleration current in the speed control of the seek operation with a small difference amount, shorten the speed control time, and perform stable high-speed seek.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

サーボ対象11を目標位置にサークするために速度制御
(コアース制御)を行う場合、ディファレンス量によっ
てVCM電流Icの周波数が変り、ディファレンス量の少な
い程高くなる。したがって、ディファレンス量の少ない
程、速度制御時間を短かくすることが必要である。
When speed control (coarse control) is performed to circulate the servo target 11 to the target position, the frequency of the VCM current Ic changes depending on the amount of difference, and the smaller the amount of difference, the higher. Therefore, it is necessary to shorten the speed control time as the difference amount is smaller.

しかしながら、原サーボ回路においては、減速制御時の
フィルタ150Aの容量はディファレンス量の大小に関係な
く一定(コンデンサ152又はコンデンサ152とコンデンサ
1520の並列)である。このため、減速制御時のVCM電流I
cすなわち減速電流特性のなまりの割合いがディファレ
ンス量の小さい程大きくなって、速度制御時間を十分に
短縮できないという不都合がある。特に、微小容量1520
を並設する場合は、1ディファレンス量の場合のように
小ディファレンス量のときは、サーボ対象11に発生する
振動を有効に阻止しつつ十分な加速電流を流せる加速電
流特性を実現するのが難かしいという不都合がある。
However, in the original servo circuit, the capacity of the filter 150A during deceleration control is constant regardless of the magnitude of the difference amount (the capacitor 152 or the capacitor 152 and the capacitor 152).
152 0 parallel). Therefore, VCM current I during deceleration control
c that is the proportion physician accent deceleration current characteristic becomes greater as smaller Difference amount, there is a disadvantage that can not sufficiently reduce the speed control time. In particular, minute capacity 152 0
In the case of arranging in parallel with each other, when the amount of difference is small as in the case of one amount of difference, it is possible to effectively prevent the vibration generated in the servo target 11 and realize an acceleration current characteristic that allows sufficient acceleration current to flow. There is an inconvenience that it is difficult.

本発明は、シーク動作時の速度制御における加速電流の
なまりを減少するとともに減速電流のなまりをディファ
レンス量に対応して減少させ、振動の発生を有効に阻止
しつつ、速度制御時間をディファレンス量に対応して変
化させ、ディファレンス量の小さい場合でも安定に高速
シークが行えるように改良したサーボ回路を提供するこ
とを目的とする。
The present invention reduces the dullness of the acceleration current in the speed control during the seek operation and the dullness of the deceleration current corresponding to the difference amount, effectively preventing the occurrence of vibrations, and reducing the velocity control time. It is an object of the present invention to provide a servo circuit which is changed according to the amount of change and is capable of performing stable high-speed seek even when the amount of difference is small.

〔課題を解決するための手段〕[Means for Solving the Problems]

前述の課題を解決するために本発明が採用した手段を、
第1図を参照して説明する。第1図は、本発明の基本構
成をブロック図で示したものである。
Means adopted by the present invention to solve the above problems,
A description will be given with reference to FIG. FIG. 1 is a block diagram showing the basic configuration of the present invention.

第1図において、第7図に示した原サーボ回路と同じ構
成要素に対しては、同じ符号が付れている。
In FIG. 1, the same components as those of the original servo circuit shown in FIG. 7 are designated by the same reference numerals.

すなわち、11はサーボ対象であり、12は位置信号Psを発
生する位置信号復調回路であり、13aは目標速度Vcを発
生する目標速度発生回路であり、14は実速度Vrを発生す
る速度信号作成回路であり、18は主制御部であり、19は
加速中信号SKAを発生する加速検出回路である。
That is, 11 is a servo target, 12 is a position signal demodulation circuit that generates a position signal Ps, 13a is a target speed generation circuit that generates a target speed Vc, and 14 is a speed signal generation that generates an actual speed Vr. Reference numeral 18 is a circuit, reference numeral 18 is a main controller, and reference numeral 19 is an acceleration detection circuit for generating an accelerating signal SKA.

15Bは速度エラー作成回路であり、内部にフィルタ150B
を備え、目標速度Vcと実速度Vrとの速度誤差に基づいて
サーバ対象11を制御する速度エラー信号ΔVを発生す
る。フィルタ150Bが、次に説明するように原サーボ回路
15Aのフィルタ150Aと異なる構成のものであるので、本
発明の速度エラー作成回路は15Bで示して、原サーボ回
路の速度エラー作成回路と区別する。
15B is a speed error creating circuit, and has a filter 150B inside.
And generates a speed error signal ΔV for controlling the server target 11 based on the speed error between the target speed Vc and the actual speed Vr. The filter 150B has the original servo circuit as described below.
The speed error creating circuit of the present invention is indicated by 15B because it has a different configuration from the filter 150A of 15A, and is distinguished from the speed error creating circuit of the original servo circuit.

フィルタ150Bは、加速検出回路19からの加速中検出回路
信号SKAにより速度エラー発生回路15のカットオフ周波
数を加速制御中と減速制御中とで変化させるとともに、
ディファレンス量に対応して減速制御中におけるカット
オフ周波数を変化させる。
The filter 150B changes the cutoff frequency of the speed error generation circuit 15 between the acceleration control and the deceleration control by the acceleration detection circuit signal SKA from the acceleration detection circuit 19, and
The cutoff frequency during deceleration control is changed according to the difference amount.

〔作 用〕[Work]

第1図のサーボ回路は速度エラー作成回路15Bの動作特
性が異なるが、その基本的なサーボ制御動作は第7図の
原サーボ回路又は第9図の従来のサーボ回路のサーボ制
御動作と共通するので、以下、第2図を参照し、速度エ
ラー作成回路15Bの動作を中心に説明する。
The servo circuit of FIG. 1 has different operation characteristics of the speed error creating circuit 15B, but its basic servo control operation is common to the servo control operation of the original servo circuit of FIG. 7 or the conventional servo circuit of FIG. Therefore, the operation of the speed error creating circuit 15B will be mainly described below with reference to FIG.

主制御部19からの指令により速度制御が開始されると、
目標速度発生回路13aは主制御部18から指示された移動
量すなわちディファレンス量より加速制御時の目標速度
FwVcを発生する。速度エラー作成回路15Bは、目標速度
発生回路13aの発生する目標速度FwVcと速度信号作成回
路14の発生する実速度Vrの速度誤差に対応する速度エラ
ー信号ΔVを発生する。
When speed control is started by a command from the main control unit 19,
The target speed generation circuit 13a determines the target speed during acceleration control from the movement amount, that is, the difference amount instructed by the main control unit 18.
Generate FwVc. The speed error generation circuit 15B generates a speed error signal ΔV corresponding to the speed error between the target speed FwVc generated by the target speed generation circuit 13a and the actual speed Vr generated by the speed signal generation circuit 14.

一方、加速検出回路19は、速度エラー作成回路の発生す
る速度エラー信号ΔVから、速度エラー作成回路15Bが
加速制御中であることを検出すると、加速中信号SKAを
発生して速度エラー作成回路15Bに加える。
On the other hand, when the acceleration detection circuit 19 detects from the speed error signal ΔV generated by the speed error generation circuit that the speed error generation circuit 15B is in the acceleration control, it generates an in-acceleration signal SKA to generate the speed error generation circuit 15B. Add to.

速度エラー作成回路15Bのフィルタ150Bは、加速検出回
路19からの加速中信号SKAを受けると、そのカットオフ
周波数f10を無限大又はサーボ対象11の共振点f2よりも
高くする。これにより、加速制御中の速度エラー作成回
路15Bのカットオフ周波数f10は、第2図(A)に示すよ
うに無限大又はサーボ対象11の共振点f2よりも高くな
る。この場合の有限の高いカットオフ周波数f10は、加
速電流に振動が生じない範囲で高い周波数に設定され
る。
Filter 150B of speed error generating circuit 15B receives the acceleration in the signal SKA from the acceleration detecting circuit 19 is higher than the resonance point f 2 infinity or servo target 11 and the cut-off frequency f 10. Thus, the cut-off frequency f 10 of the speed error generating circuit 15B in the acceleration control is higher than the resonance point f 2 infinity or servo object 11 as shown in FIG. 2 (A). The finite high cutoff frequency f 10 in this case is set to a high frequency within a range where the acceleration current does not vibrate.

このようにすることにより、速度エラー作成回路15Bが
加速制御時に発生する速度制御信号Icの特性は、第2図
(B)に示すように、なまりの少ない急峻な特性となる
ので、短かい時間で加速制御を終了することができる。
By doing so, the characteristic of the speed control signal Ic generated by the speed error creating circuit 15B during the acceleration control becomes a sharp characteristic with little rounding, as shown in FIG. The acceleration control can be ended with.

加速制御が終了すると、主制御部18は、減速制御に切り
換える。
When the acceleration control ends, the main control unit 18 switches to the deceleration control.

主制御部18からの指令により減速制御に切り換わると、
目標速度発生回路13aは減速制御時の目標速度RvVcを発
生する。速度エラー作成回路15Bは、目標速度発生回路1
3aの発生する目標速度RvVc速度信号作成回路14の発生す
る実速度Vrの速度誤差に対応する速度エラー信号ΔV
(負)を発生する。
When switching to deceleration control by a command from the main control unit 18,
The target speed generation circuit 13a generates the target speed RvVc during deceleration control. The speed error creation circuit 15B is the target speed generation circuit 1
The target speed RvVc generated by 3a, the speed error signal ΔV corresponding to the speed error of the actual speed Vr generated by the speed signal generation circuit 14
Generates (negative).

一方、加速検出回路19は、速度エラー作成回路15の加速
制御が終了すると、加速中検出信号SKAの発生を停止す
る。
On the other hand, when the acceleration control of the speed error creating circuit 15 is completed, the acceleration detecting circuit 19 stops the generation of the during-acceleration detection signal SKA.

速度エラー作成回路15Bのフィルタ150Bは、速度エラー
作成回路15Bが減速制御に入ると、そのカットオフ周波
数をサーボ対象11の共振点f2よりも低い周波数に下げ
る。その際、ディファレンス量の大きい程そのカットオ
フ周波数を低下させる。これにより、減速制御中の速度
エラー作成回路15Bのカットオフ周波数は、第2図
(A)に示すようにディファレンス量の大きい程f11,f
12,…f1nのように低下する。
When the speed error creating circuit 15B enters the deceleration control, the filter 150B of the speed error creating circuit 15B reduces the cutoff frequency to a frequency lower than the resonance point f 2 of the servo target 11. At that time, the cutoff frequency is lowered as the difference amount is increased. As a result, the cutoff frequency of the speed error generating circuit 15B during deceleration control is f 11 , f as the difference amount increases as shown in FIG. 2 (A).
Decreases like 12 ... f 1n .

このようにすることにより、速度エラー作成回路15Bが
減速制御時に発生するVCM電流Icすなわち減速電流の特
性は、第2図(B)に示すようになる。すなわち、ディ
ファレンス量の少ない程減速特性のなまりは少なくなっ
て、減速制御時間すなわち速度制御時間は、tn,…t2,t1
のように減少する。
By doing so, the characteristic of the VCM current Ic, that is, the deceleration current generated by the speed error creating circuit 15B during the deceleration control is as shown in FIG. 2 (B). That is, the smaller the difference amount is, the less the rounding of the deceleration characteristic is, and the deceleration control time, that is, the speed control time is t n , ... T 2 , t 1
To decrease.

以上のように速度エラー作成回路のカットオフ周波数を
加速制御中と減速制御中とで変化させるとともに、ディ
ファレンス量に対応して減速制御中におけるカットオフ
周波数を変化させるようにしたので、加速制御時にサー
ボ対象に供給する加速電流のなまりを一様に低減すると
ともに、減速制御時減速電流のなまりの割合いをディフ
ァレンス量の少ない程低減して、ディファレンス量の少
ない場合でも速度制御時間を安定に短絡することができ
る。これにより、1ディファレンス量のように極めて小
さいディファレンス量の場合でも高速かつ安定に速度制
御を行うことが可能になり、安定に高速シークを行うこ
とができる。
As described above, the cutoff frequency of the speed error creation circuit is changed during acceleration control and during deceleration control, and the cutoff frequency during deceleration control is changed according to the difference amount. Sometimes the rounding of the acceleration current supplied to the servo target is uniformly reduced, and the rate of the rounding of the deceleration current during deceleration control is reduced as the difference amount is smaller, so that the speed control time is reduced even when the difference amount is small. Can be stably short-circuited. As a result, even in the case of an extremely small difference amount such as one difference amount, speed control can be performed quickly and stably, and stable high-speed seek can be performed.

〔実施例〕〔Example〕

本発明の実施例を、第2図〜第6図を参照して説明す
る。第3図は本発明の一実施例の構成の説明図、第4図
は同実施例の動作波形図、第5図は第1の実施例の速度
エラー作成回路及びその動作波形の説明図、第6図は第
2の実施例の速度エラー作成回路及びその動作波形の説
明図である。
An embodiment of the present invention will be described with reference to FIGS. FIG. 3 is an explanatory diagram of a configuration of an embodiment of the present invention, FIG. 4 is an operation waveform diagram of the same embodiment, FIG. 5 is an explanatory diagram of a speed error generating circuit and its operation waveform of the first embodiment, FIG. 6 is an explanatory diagram of the speed error generating circuit of the second embodiment and its operation waveform.

(A)実施例の構成 第3図において、サーボ対象11,VCM111,磁気ヘッド112,
キャリッジ113,磁気ディスク114,位置信号復調回路12,
目標信号発生回路13a,FWD/RVS切換回路13b,速度信号作
成回路14,速度エラー作成回路15B,フィルタ150B,アンプ
155,抵抗156〜159,位置エラー作成回路16,コアース/フ
ァイン切換部17a,パワーアンプ17b,電流検出回路17c,主
制御部18及び加速検出回路19については、第1図,第7
図及び第9図で説明したとおりである。
(A) Configuration of the embodiment In FIG. 3, the servo target 11, the VCM 111, the magnetic head 112,
Carriage 113, magnetic disk 114, position signal demodulation circuit 12,
Target signal generation circuit 13a, FWD / RVS switching circuit 13b, speed signal creation circuit 14, speed error creation circuit 15B, filter 150B, amplifier
155, resistors 156 to 159, position error creating circuit 16, coarse / fine switching section 17a, power amplifier 17b, current detection circuit 17c, main control section 18 and acceleration detection circuit 19 are shown in FIGS.
This is as described with reference to FIGS.

第3図の加速検出回路19において、190は比較器であ
り、速度エラー作成回路15Bの出力する速度エラー信号
ΔVを零ボルトスライスし、速度スライス信号VSLを出
力する。191は反転回路であり、速度スライス信号VSLを
反転する。
In the acceleration detection circuit 19 of FIG. 3, reference numeral 190 denotes a comparator, which slices the speed error signal ΔV output from the speed error generation circuit 15B into zero volts and outputs a speed slice signal VSL. 191 is an inverting circuit that inverts the velocity slice signal VSL.

192,193は各々3入力ANDゲートであり、3入力とも“ハ
イ”レベルの時にのみ“ハイ”レベルの加速終了信号EA
Cを発生する。ANDゲート192は、主制御部18から供給さ
れるフォワード移動信号*MvFと、同じく実速度Vrが一
定レベル以下の時発生するキャプチャベロンシティ信号
*CVLと、比較器190の出力とのハイレベルアンドをと
る。ANDゲート193は、主制御部18からのリバース移動信
号*MvRと、同じくキャプチャベロンシティ信号c*CVL
と、反転回路191の出力とのハイレベルアンドをとる。
192 and 193 are 3-input AND gates, respectively, and the acceleration end signal EA of "high" level only when all 3 inputs are "high" level.
Generates C. The AND gate 192 is a high level AND of the forward movement signal * MvF supplied from the main control unit 18, the capture velocity signal * CVL similarly generated when the actual speed Vr is below a certain level, and the output of the comparator 190. Take The AND gate 193 receives the reverse movement signal * MvR from the main controller 18 and the capture velocity signal c * CVL.
And a high level AND with the output of the inverting circuit 191.

194はORゲートであり、ANDゲート192,193の加速終了信
号EACのオアをとる。195は反転回路であり、ORゲート19
4の加速終了信号EACを反転して加速終了信号*EACを発
生する。
194 is an OR gate, which takes the OR of the acceleration end signal EAC of the AND gates 192 and 193. 195 is an inverting circuit, which is an OR gate 19
Inverts the acceleration end signal EAC of 4 and generates the acceleration end signal * EAC.

196はフリップフロップ(以下、FFで示す)であり、主
制御部18からアクセススタート*ASPによってクリアさ
れ、加速終了信号*EACをクロックとして反転し、*Q
端子より加速中信号SKAを発生する。
Reference numeral 196 is a flip-flop (hereinafter referred to as FF), which is cleared by the access start * ASP from the main control unit 18 and inverted by using the acceleration end signal * EAC as a clock, and * Q
The acceleration signal SKA is generated from the terminal.

第5図(A)は本発明の第1の実施例における速度エラ
ー作成回路15B及びそのフィルタ150Bを示したものであ
り、第6図(A)は、第2図の実施例における速度エラ
ー作成回路15B及びそのフィルタ150Bを示したものであ
る。第6図(A)のフィルタ150Bは、微小容量1520が並
設されている点を除いて、その他の構成は第5図(A)
のフィルタ150Bと同じである。
FIG. 5 (A) shows the speed error creating circuit 15B and its filter 150B in the first embodiment of the present invention, and FIG. 6 (A) shows the speed error creating circuit in the embodiment of FIG. It shows a circuit 15B and its filter 150B. Filter 150B of FIG. 6 (A), except that the minute capacitance 152 0 are juxtaposed, other configurations are FIG. 5 (A)
Filter 150B is the same.

第5図(A)及び第6図(A)において、151はフィル
タ用の抵抗であり、1520〜152nはフィルタ用のコンデン
サ、1531〜153nはスイッチである。コンデンサ1521は、
スイッチ1531に直列に接続される。コンデンサ1522〜15
2nは対応するスイッチ1532〜153nとそれぞれ直列に接続
され、これらはコンデンサ1521と並列に接続される。ス
イッチ1531は、加速検出回路19からの加速中検出信号AC
Kにより切り換えられる。スイッチ1532〜153nは、主制
御部18から発行されるフィルタ切換信号FCX2〜FCXnによ
りそれぞれ切り換えられる。主制御部18は、ディファレ
ンス量に対応してフィルタ切換信号FCX2〜FCXnのいずれ
かをオンにして対応するスイッチ1532〜153nをオンに
し、ディファレンス量の大きいときは大きい容量が抵抗
151に並列に入り、ディファレンス量の小さいときは小
さい容量が抵抗151に並列に入るようにする。なお、並
列に設けられるコンデンサの個数nは、1個又はそれ以
上の複数である。
Figure 5 (A) and FIG. 6 in (A), 151 is the resistance of the filter, 152 0 -152 n is a filter capacitor, 153 1 ~153 n is a switch. The capacitor 152 1 is
It is connected in series with the switch 153 1. Capacitor 152 2-15
2 n are respectively connected to the corresponding switch 153 2 ~153 n in series, which are connected in parallel with the capacitor 152 1. Switch 153 1, during acceleration from the acceleration detecting circuit 19 detects the signal AC
Switched by K. Switch 153 2 ~153 n are respectively switched by the filter switching signal FCX 2 ~FCX n issued from the main control unit 18. The main control unit 18 corresponds to the Difference amount to turn on the switch 153 2 ~153 n corresponding turn on one of the filter switching signal FCX 2 ~FCX n, a large capacity when the Difference amount greater resistance
151 is connected in parallel, and when the difference amount is small, a small capacitance is connected in parallel to the resistor 151. The number n of capacitors provided in parallel is one or more.

また、第6図(A)のフィルタ150Bのコンデンサ125
0は、サーボ対象11に振動が発生しない範囲で、できる
だけ小さい容量に設定される。
In addition, the capacitor 125 of the filter 150B of FIG.
0 is set to the smallest possible capacity within the range where vibration does not occur in the servo target 11.

(B)第1の実施例の動作 第3図のサーボ回路のシーク制御動作は、第7図のサー
ボ回路及び第9図の従来のサーボ回路のシーク制御動作
と基本的に同じであるので、以下、第4図及び第5図を
参照し、速度エラー作成回路15B及び加速検出回路19の
動作を中心に本発明の第1の実施例の動作を説明する。
(B) Operation of the first embodiment Since the seek control operation of the servo circuit of FIG. 3 is basically the same as the seek control operation of the servo circuit of FIG. 7 and the conventional servo circuit of FIG. 9, The operation of the first embodiment of the present invention will be described below with reference to FIGS. 4 and 5 focusing on the operations of the speed error creating circuit 15B and the acceleration detecting circuit 19.

(1) フォワード移動時の速度制御動作 フォワード移動時の速度制御動作においては、主制御部
18は、フォワード側を指示するFWD切換信号をFWD/RVS切
換回路13bに送り、コアースを指示するコアース切換信
号をコアース/ファイン切換部17aに送り、フォワード
移動量(ディファレンス量)を目標速度発生回路13aに
送り、ディファレンス量に対応したフィルタ切換信号FC
Xi及びフォワード移動信号*MvFを加速検出回路19に送
り、アクセススタート信号*ASPを各回路に送ってシー
クアクセスをスタートさせる(第4図(e),(g),
第5図(a),(b),(c))。
(1) Speed control operation during forward movement In the speed control operation during forward movement, the main control unit
18 sends an FWD switching signal instructing the forward side to the FWD / RVS switching circuit 13b and a coarse signal switching signal instructing coarse to the coarse / fine switching section 17a to generate the forward movement amount (difference amount) to generate the target speed. Filter switching signal FC corresponding to the amount of difference sent to circuit 13a
X i and the forward movement signal * MvF are sent to the acceleration detection circuit 19 and the access start signal * ASP is sent to each circuit to start seek access (FIG. 4, (e), (g),
Fig. 5 (a), (b), (c)).

FWD/RVS切換回路13bは、FWD切換信号を受けるとフォワ
ード側に切り換え、目標速度発生回路13aの発生するフ
ォワード方向の目標速度FwVcを速度エラー作成回路15B
に供給する。コアース/ファイン切換部17aは、コアー
ス切換信号を受けるとコアース側に切り換え、速度エラ
ー作成回路15Bの発生す速度エラー信号ΔVをパワーア
ンプ17bに供給する。
When the FWD / RVS switching circuit 13b receives the FWD switching signal, it switches to the forward side, and the target speed FwVc in the forward direction generated by the target speed generating circuit 13a is set to the speed error creating circuit 15B.
Supply to. When receiving the coarse switching signal, the coarse / fine switching section 17a switches to the coarse side, and supplies the speed error signal ΔV generated by the speed error creating circuit 15B to the power amplifier 17b.

目標速度発生回路13aは、フォワード移動量からフォワ
ード方向の目標速度FwVcを発生し、FWD/RVS切換回路13b
を介して速度エラー作成回路15Bに供給する。速度信号
作成回路14は、位置信号復調回路12の発生する位置信号
Ps及び電流検出回路17cの発生する電流信号icよりサー
ボ対象11(磁気ヘッド112)の実速度Vrを求めて、速度
エラー作成回路15Bに供給する。
The target speed generation circuit 13a generates a target speed FwVc in the forward direction from the forward movement amount, and the FWD / RVS switching circuit 13b.
Is supplied to the speed error creating circuit 15B via. The speed signal generation circuit 14 is a position signal generated by the position signal demodulation circuit 12.
The actual speed Vr of the servo target 11 (magnetic head 112) is obtained from Ps and the current signal ic generated by the current detection circuit 17c, and is supplied to the speed error creation circuit 15B.

速度エラー作成回路15Bは、この目標速度FwVcと実速度V
rの速度差をとり、それに対応する速度エラー信号ΔV
を発生する(第4図(a))。
The speed error creation circuit 15B uses the target speed FwVc and the actual speed V
The speed difference of r is calculated and the corresponding speed error signal ΔV
Is generated (FIG. 4 (a)).

主制御部18は、シークするディファレンス量が小さいと
きは、速度信号作成回路14が実速度Vrを発生したことを
検出して、キャプチャベロシティ信号*CVLを発生し
て、加速検出回路19に供給する(第4図(d))。
When the seek difference amount is small, the main control unit 18 detects that the speed signal generation circuit 14 has generated the actual speed Vr, generates the capture velocity signal * CVL, and supplies it to the acceleration detection circuit 19. (Fig. 4 (d)).

一方、加速検出回路19では、シークアクセススタート時
に受けたアクセススタート信号*ASPによりFF196がクリ
アされ、その*Q端子よりハイレベルの加速中信号SKA
を発生する(第4図(g),(i),第5図(B)の
(c),(e))。
On the other hand, in the acceleration detection circuit 19, FF196 is cleared by the access start signal * ASP received at the seek access start, and the high level acceleration signal SKA from the * Q terminal is cleared.
Is generated (FIGS. 4 (g), (i), (c), (e) in FIG. 5 (B)).

この加速中信号SKAを受けると、速度エラー作成回路15B
のフィルタ150Bのスイッチ1531はオフになる。したがっ
て、フィルタ150Bは抵抗151のみとなるので、フィルタ1
50B及び速度エラー作成回路15Bのカットオフ周波数は、
第2図(A)に示すように無限大になる。これにより、
速度エラー作成回路15Bからは急速な立上り特性を持っ
た速度エラー信号ΔVを発生する(第4図(a))。
When this acceleration signal SKA is received, the speed error creation circuit 15B
Switch 153 1 of the filter 150B is turned off. Therefore, since the filter 150B has only the resistor 151, the filter 1
The cutoff frequency of 50B and speed error creation circuit 15B is
It becomes infinite as shown in FIG. This allows
The speed error generation circuit 15B generates a speed error signal ΔV having a rapid rising characteristic (FIG. 4 (a)).

速度エラー信号ΔVは、コアース/ファイン切換部17a
に供給され、パワーアンプで電力増幅されてVCM電流Ic
(加速電流)となり、VCM111を駆動する。
The speed error signal ΔV is supplied to the coarse / fine switching section 17a.
To the VCM current Ic
(Acceleration current) and drives VCM111.

一方、速度エラー信号ΔVは、加速検出回路19の比較器
190にも加えられる。比較器190は、速度エラー信号ΔV
を零ボルトスライスし、速度エラー信号ΔVが正のとき
はハイレベルの速度スライス信号VSLを発生する(第4
図(c))。
On the other hand, the speed error signal ΔV is the comparator of the acceleration detection circuit 19.
Also added to 190. The comparator 190 outputs the speed error signal ΔV
Is sliced to zero volts, and a high level speed slice signal VSL is generated when the speed error signal ΔV is positive (fourth
Figure (c)).

ANDゲート192は、入力される*MvF,*CVL及びVSLの各信
号がともにハイレベルになるので、ハイレベルの加速終
了信号EACを発生し、ORゲート194を通して反転回路195
に送る。反転回路195は、入力された加速終了信号EACを
反転して、加速制御期間中はローレベルの加速終了信号
*EACを発生する(第4図(c),(d),(e),
(h),第5図(B)の(d))。なお、フォワード時
はリバース移動信号*MvRがローレベルであるので、AND
ゲート193は動作しない。
The AND gate 192 generates the high-level acceleration end signal EAC because the input signals * MvF, * CVL, and VSL are all at the high level, and the AND gate 192 generates the inverting circuit 195 through the OR gate 194.
Send to. The inverting circuit 195 inverts the input acceleration end signal EAC and generates a low level acceleration end signal * EAC during the acceleration control period (Figs. 4 (c), (d), (e),
(H), (d) of FIG. 5 (B). In addition, since the reverse movement signal * MvR is low level during forward, AND
Gate 193 does not work.

加速終了信号*EACがローレベルである期間すなわち加
速制御期間中は、FF196の*Q端子から発生される加速
中信号SKAはハイレベルを保持するので、フィルタ150B
のスイッチ1531はオフ状態を保持する(第4図(i),
第5図(B)の(e))。
During the period when the acceleration end signal * EAC is at the low level, that is, during the acceleration control period, the acceleration signal SKA generated from the * Q terminal of FF196 keeps the high level.
The switches 153 1 maintained in the OFF state (FIG. 4 (i),
(E) of FIG. 5 (B).

加速制御により実速度Vrが増大すると目標速度Vcとの差
が次第に減少し、遂に速度エラー作成回路15Bの発生す
る速度エラー信号ΔVは零になる(第4図(a))。
When the actual speed Vr increases due to the acceleration control, the difference from the target speed Vc gradually decreases, and finally the speed error signal ΔV generated by the speed error creating circuit 15B becomes zero (FIG. 4 (a)).

速度エラー信号ΔVが零になると、比較器190の速度ス
ライス信号VSLはローレベルとなるので、ANDゲート190
のAND出力もローレベルになる。このローレベルのAND出
力を受けて反転回路195の発生する加速終了信号*EAC
は、ローレベルからハイルレベルに変化する。この変化
点をクロックとしてFF196は反転し、*Q端子から発生
される加速中信号SKAは、ハイレベルからローレベルに
なり、加速制御が終了する(第4図(a),(b),
(h),(i),第5図(d),(e))。
When the speed error signal ΔV becomes zero, the speed slice signal VSL of the comparator 190 becomes low level, so the AND gate 190
AND output also goes low. The acceleration end signal * EAC generated by the inverting circuit 195 in response to this low level AND output
Changes from low level to high level. Using this change point as a clock, the FF196 is inverted, the accelerating signal SKA generated from the * Q terminal changes from high level to low level, and acceleration control ends (Figs. 4 (a), (b),
(H), (i), FIG. 5 (d), (e)).

以上の加速制御により、なまりの少ない特性のVCM電流I
c(加速電流)がパワーアンプ17bよりサーボ対象11のVC
M111に供給され、速やかに加速制御が行われる(第2図
(B),第4図(b),第5図(B)の(f))。
Due to the above acceleration control, VCM current
c (acceleration current) is VC of servo target 11 from power amplifier 17b
It is supplied to the M111, and acceleration control is promptly performed (FIG. 2 (B), FIG. 4 (b), FIG. 5 (B) (f)).

加速制御が終了すると、主制御部18は減速制御を行う。
減速動作時は、速度エラー作成回路15Bの発生する速度
エラー信号ΔVは零以下の負レベルとなる。したがっ
て、比較器190の発生する速度スライス信号VSLはローレ
ベルになり、ANDゲート192の発生する加速終了信号EAC
はローレベルになり、反転回路195の発生する加速終了
信号*EACはハイレベルになり、FF196の発生する加速中
信号SKAはローレベルになる。この状態は、減速制御の
期間中保持される(第4図(a),(c),(h),
(i),第5図(B)の(d),(e))。
When the acceleration control ends, the main controller 18 performs deceleration control.
During the deceleration operation, the speed error signal ΔV generated by the speed error creating circuit 15B becomes a negative level below zero. Therefore, the velocity slice signal VSL generated by the comparator 190 becomes low level, and the acceleration end signal EAC generated by the AND gate 192.
Becomes low level, the acceleration end signal * EAC generated by the inverting circuit 195 becomes high level, and the in-acceleration signal SKA generated by FF196 becomes low level. This state is maintained during the period of deceleration control (Figs. 4 (a), (c), (h),
(I), (d) and (e) of FIG. 5 (B).

加速中信号SKAがローレベルのときはフィルタ150Bのス
イッチ1531がオンになり、更にフィルタ切換信号FCXi
対応するスイッチ153iがオンになって、コンデンサ151
及び153iにが抵抗151に並列に接続される。これによ
り、フィルタ150B及び速度エラー作成回路15Bのカット
オフ周波数は、f10からf1iに低下する。この場合、ディ
ファレンス量の大きいときは、大きい容量のコンデンサ
が並設されるようにしてカットオフ周波数の低下を大き
くし、ディファレンス量の小さいときは、小容量のコン
デンサが並設されるようにしてカットオフ周波数の低下
を小さくする(第2図(A))。
Accelerating signal SKA switches 153 1 filter 150B is at a low level is turned on, further turned the switch 153 i is turned on corresponding to the filter switching signal FCX i, the capacitor 151
And 153 i are connected in parallel with the resistor 151. Accordingly, the cutoff frequency of the filter 150B and the speed error generating circuit 15B is reduced from f 10 to f 1i. In this case, when the amount of difference is large, the capacitors with large capacitance are arranged in parallel to increase the cutoff frequency drop, and when the amount of difference is small, capacitors with small capacitance are arranged in parallel. To reduce the cutoff frequency decrease (FIG. 2 (A)).

これにより、ディファレンス量の少ない程速度エラー作
成回路15Bの発生する速度エラー信号ΔV及びパワーア
ンプ17bの発生するVCM電流Icのなまりは少なくなり、減
速制御時間はtn,…,t2,t1のように減少される。したが
って、1ディファレンス量のように小ディファレンス量
の場合にも、高速かつ安定に速度制御を行うことができ
る(第2図(B),第5図(B)の(f))。
As a result, the smaller the difference amount, the less the rounding of the speed error signal ΔV generated by the speed error generation circuit 15B and the VCM current Ic generated by the power amplifier 17b, and the deceleration control time is t n , ..., T 2 , t. Reduced as 1 . Therefore, even in the case of a small difference amount such as one difference amount, speed control can be performed at high speed and stably ((f) in FIGS. 2 (B) and 5 (B)).

速度制御(コアース制御)が終了すると、主制御部18
は、コアースからファインに切り換える。これにより、
位置エラー作成回路16→コアース/ファイン切換部17a
→パワーアンプ17b→サーボ対象11→位置信号復調回路1
2→位置エラー作成回路16のループによる位置制御(フ
ァイン制御)が従来方式と同様にして行われるが、その
内容の説明は本発明に必要でないので省略する。
When the speed control (coarse control) ends, the main controller 18
Switches from coarse to fine. This allows
Position error creation circuit 16 → Coarse / fine switching section 17a
→ Power amplifier 17b → Servo target 11 → Position signal demodulation circuit 1
2 → Position control (fine control) by the loop of the position error generating circuit 16 is performed in the same manner as the conventional method, but the description of the contents is omitted because it is not necessary for the present invention.

(2) リバース移動時の速度制御動作 リバース移動時の速度制御動作においては、主制御部18
は、リバース側を指示するRVS切換信号をFWD/RVS切換回
路13bに送り、コアースを指示するコアース切換信号を
コアース/ファイン切換部17aに送り、リバース移動量
を目標速度発生回路13aに送り、ディファレンス量に対
応したフィルタ切換信号FCXj及びリバース移動信号*Mv
Rを加速検出回路19に送り、アクセススタート信号*ASP
を各回路に送ってシークアクセスをスタートさせる(第
4図(f),(g),第5図(a),(b),
(c))。
(2) Speed control operation during reverse movement In the speed control operation during reverse movement, the main control unit 18
Sends an RVS switching signal instructing the reverse side to the FWD / RVS switching circuit 13b, sending a coarse switching signal instructing coarse to the coarse / fine switching section 17a, sending a reverse movement amount to the target speed generating circuit 13a, and Filter switching signal FCX j and reverse movement signal * Mv corresponding to the amount of reference
Send R to the acceleration detection circuit 19 and access start signal * ASP
To each circuit to start seek access (Figs. 4 (f), (g), 5 (a), (b),
(C)).

FWD/RVS切換回路13bは、RVS切換信号を受けるとリバー
ス側に切り換え、目標速度発生回路13aの発生するリバ
ース方向の目標速度RvVcを速度エラー作成回路15Bに供
給する。コアース/ファイン切換部17aは、コアース切
換信号を受けるとコアース側に切り換え、速度エラー作
成回路15Bの発生する速度エラー信号ΔVをパワーアン
プ17bに供給する。
Upon receiving the RVS switching signal, the FWD / RVS switching circuit 13b switches to the reverse side and supplies the target speed RvVc in the reverse direction generated by the target speed generating circuit 13a to the speed error creating circuit 15B. When the coarse / fine switching unit 17a receives the coarse switching signal, it switches to the coarse side and supplies the speed error signal ΔV generated by the speed error creating circuit 15B to the power amplifier 17b.

目標速度発生回路13aは、リバース移動量からリバース
方向の目標速度RvVcを発生し、FWD/RVS切換回路13bを介
して速度エラー作成回路15Bに供給する。
The target speed generation circuit 13a generates a target speed RvVc in the reverse direction from the reverse movement amount and supplies it to the speed error creation circuit 15B via the FWD / RVS switching circuit 13b.

速度信号発生回路14は、位置信号復調回路12の発生する
位置信号Ps及び電流検出回路17cの発生する電流信号ic
よりサーボ対象11(磁気ヘッド112)の実速度Vrを求め
て、速度エラー作成回路15に供給する。
The speed signal generation circuit 14 includes a position signal Ps generated by the position signal demodulation circuit 12 and a current signal ic generated by the current detection circuit 17c.
The actual speed Vr of the servo target 11 (the magnetic head 112) is obtained from this and supplied to the speed error creating circuit 15.

速度エラー作成回路15Bは、この目標速度RvVc実速度Vr
の速度差に対応する負レベルの速度エラー信号ΔVを発
生する(第4図(a))。
The speed error creation circuit 15B uses this target speed RvVc actual speed Vr.
A negative level speed error signal ΔV corresponding to the speed difference is generated (FIG. 4 (a)).

主制御部18は、シークするディファレンス量が小さいと
きは、速度信号作成回路14が実速度Vrを発生したことを
検出して、キャプチャベロシティ*CVLを発生して、加
速検出回路19に供給する(第4図(d))。
When the seek difference amount is small, the main control unit 18 detects that the speed signal generation circuit 14 has generated the actual speed Vr, generates the capture velocity * CVL, and supplies it to the acceleration detection circuit 19. (FIG. 4 (d)).

一方、加速検出回路19は、シークアクセススタート時に
受けたアクセススタート信号*ASPによりFF196がクリア
され、その*Q端子よりハイレベルの加速中信号SKAを
発生する(第4図(g),(i),第5図の(c),
(e))。
On the other hand, in the acceleration detection circuit 19, FF196 is cleared by the access start signal * ASP received at the start of seek access, and a high-level accelerating signal SKA is generated from its * Q terminal (Fig. 4 (g), (i)). ), (C) of FIG.
(E)).

リバース時は、加速検出回路19の比較器190は負のレベ
ルの速度スライス信号VSLを発生するので、反転回路191
及びANDゲート193によりハイレベルの加速信号EACが発
生される。この加速終了信号EACは、ORゲート194を通っ
て反転回路195に送られ、ローレベルの加速信号終了信
号*EACを発生する。なお、リバース時は、*MvFがロー
レベルであるので、ANDゲート192は動作しない(第4図
(a),(c),(f),(h),第5図(B)の
(d))。
At the time of reverse, the comparator 190 of the acceleration detection circuit 19 generates the speed slice signal VSL of a negative level, so the inverting circuit 191
A high level acceleration signal EAC is generated by the AND gate 193. The acceleration end signal EAC is sent to the inverting circuit 195 through the OR gate 194, and the low level acceleration signal end signal * EAC is generated. At the time of reverse, since * MvF is at a low level, the AND gate 192 does not operate (Figs. 4 (a), (c), (f), (h), and (d) in Fig. 5 (B)). )).

加速終了信号*EACがローレベルである期間すなわち加
速制御期間中は、FF196の*Q端子から発生される加速
中信号SKAはハイレベルを保持するので、フィルタ150B
のスイッチ1531はオフ状態を保持する(第4図(i),
第5図(B)の(e)。
During the period when the acceleration end signal * EAC is at the low level, that is, during the acceleration control period, the acceleration signal SKA generated from the * Q terminal of FF196 keeps the high level.
The switches 153 1 maintained in the OFF state (FIG. 4 (i),
FIG. 5 (B) (e).

これにより、フィルタ150B及び速度エラー作成回路15B
のカットオフ周波数は無限大(f10)になり、フォワー
ド移動時の加速制御動作と同様にして、なまりの少ない
VCM電流IcがVCM111に供給されて、高速と加速制御が行
われる(第2図(B),第4図(b),第5図(B)の
(f))。
As a result, the filter 150B and the speed error creating circuit 15B
Has a cutoff frequency of infinity (f 10 ), which has less bluntness, similar to the acceleration control operation during forward movement.
The VCM current Ic is supplied to the VCM 111 for high speed and acceleration control (FIG. 2 (B), FIG. 4 (b), FIG. 5 (B) (f)).

加速制御が終了すると、主制御部18は、減速制御に移
行。減速動作時は、速度エラー作成回路15Bの発生する
速度エラー信号ΔVは正レベルになる。したがって、比
較器190の発生する速度スライス信号VSLはハイレベルに
なり、ANDゲート193の発生する加速終了信号EACはロー
レベルとなり、回転回路195の発生する加速終了信号*E
ACはハイレベルになり、FF196の発生する加速中信号SKA
はローレベルになる。この状態は、減速制御の期間中保
持される(第4図(a),(c),(h),(i),第
5図(B)の(d),(e)。
When the acceleration control ends, the main control unit 18 shifts to the deceleration control. During the deceleration operation, the speed error signal ΔV generated by the speed error creating circuit 15B has a positive level. Therefore, the speed slice signal VSL generated by the comparator 190 becomes high level, the acceleration end signal EAC generated by the AND gate 193 becomes low level, and the acceleration end signal * E generated by the rotation circuit 195 is generated.
AC becomes high level, FF196 generates acceleration signal SKA
Goes low. This state is maintained during the period of deceleration control (Figs. 4 (a), (c), (h), (i), (d) and (e) in Fig. 5 (B)).

加速中信号SKAがローレベルのときはフィルタ150Bのス
イッチ1531がオンとなり、更にフィルタ切換信号FCXi
対応するスイッチ153jがオンになって、コンデンサ1521
及び152jが抵抗151に並列に接続される。これによりフ
ィルタ150B及び速度作成回路15Bのカットオフ周波数
は、110からf1jに低下する(第2図(A))。
Accelerating signal SKA switches 153 1 filter 150B is at a low level is turned on, further turned the switch 153 j is turned on corresponding to the filter switching signal FCX i, capacitor 152 1
And 152 j are connected in parallel with the resistor 151. Thus the cut-off frequency of the filter 150B and speed generating circuit 15B is reduced from 1 10 to f 1j (FIG. 2 (A)).

以下、フォワード移動時の減速制御と同様にして、ディ
ファレンス量の少ない程速度エラー作成回路15Bの発生
する速度エラー信号ΔV及びパワーアンプ17bの発生す
るVCM電流Icのなまりは少なくなり、減速制御時間は減
少される。したがって、リバース時も1ディファレンス
量のように小ディファレンス量の場合にも高速かつ安定
に速度制御を行うことができる(第2図(B),第5図
(B)の(f))。
Similarly to the deceleration control during forward movement, the smaller the difference amount, the less the speed error signal ΔV generated by the speed error generation circuit 15B and the VCM current Ic generated by the power amplifier 17b, and the less the deceleration control time. Is reduced. Therefore, speed control can be performed at high speed and stably even in the case of a small difference amount such as one difference amount even in reverse (FIG. 2 (B), FIG. 5 (B) (f)). .

(C)第2の実施例の動作 第2の実施例では、速度エラー作成回路15Bのフィルタ1
50Bとして、第6図に示すフィルタ150Bが用いられる。
(C) Operation of the second embodiment In the second embodiment, the filter 1 of the speed error creating circuit 15B is used.
The filter 150B shown in FIG. 6 is used as 50B.

第6図のフィルタ150Bにおいては、微小容量のコンデン
サ1520が、抵抗151に常に並設される。これにより、加
速制御時におけるフィルタ150B及びエラー作成回路15カ
ットオフ周波数の有限の周波数f10に制限されるので、V
CM電流Icに振動が発生するのを有効に阻止することがで
きる。
In the filter 150B of Figure 6, a capacitor 152 0 of the minute volume, always parallel to the resistor 151. This limits the filter 150B and the error creating circuit 15 cutoff frequency to a finite frequency f 10 during acceleration control, so V
It is possible to effectively prevent the CM current Ic from vibrating.

減速制御時は、コンデンサ1521とともに、ディファレン
ス量に対応したコンデンサ152iが並列に入るので、コン
デンサ1520の容量は、第7図に示した原サーボ回路のフ
ィルタ150Aにおけるコンデンサ1520よりも小さくするこ
とができる。したがって、第2の実施例の場合、加速制
御時におけるVCM電流Icのなまりは原サーボ回路よりも
少なくなるので、原サーボ回路の場合よりも更に高速か
つ安定に加速制御を行うことが可能となり、速度制御を
一層高速化することができる。
Deceleration control, along with capacitors 152 1, the capacitor 152 i corresponding to the Difference amount enters in parallel, the capacitance of the capacitor 152 0, than capacitors 152 0 in the filter 150A of the original servo circuit shown in FIG. 7 Can be made smaller. Therefore, in the case of the second embodiment, the rounding of the VCM current Ic during acceleration control is smaller than that in the original servo circuit, so that acceleration control can be performed even faster and more stably than in the case of the original servo circuit. Speed control can be further speeded up.

第2の実施例のフォワード及びリバース移動時における
加速及び減速制御動作は第1の実施例の場合と同様であ
るので、それらについての説明は省略する。
The acceleration and deceleration control operations during the forward and reverse movements of the second embodiment are the same as those of the first embodiment, so a description thereof will be omitted.

以上本発明の各実施例について説明したが、本発明の実
施例は、この実施例に限定されるものではない。例え
ば、第5図B及び第6図のフィルタ150Bにおいて、コン
デンサ1521に並列に入るコンデンサ152iの数は1個でも
よい。また、複数のコンデサ1522〜152nを設け、その中
のいくつかのコンデンサの組合せによりディファレンス
量に対応する容量の実現するようにしてもよい。
Although each embodiment of the present invention has been described above, the embodiment of the present invention is not limited to this embodiment. For example, in the filter 150B shown in FIGS. 5B and 6, the number of capacitors 152 i that are in parallel with the capacitor 152 1 may be one. Further, a plurality of capacitors 152 2 to 152 n may be provided, and a capacity corresponding to the difference amount may be realized by combining some of the capacitors therein.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば次の諸効果が得ら
れる。
As described above, according to the present invention, the following various effects can be obtained.

(1) 速度エラー作成回路のカットオフ周波数を加速
制御中と減速制御中とで変化させるとともに、ディファ
レンス量に対応して減速制御中におけるカットオフ周波
数を変化させるようにしたので、加速制御時にサーボ対
象に供給する加速電流のなまりを一様に低減するととも
に、減速制御時減速電流のなまりの割合いをディファレ
ンス量の少ない程低減して、ディファレンス量の少ない
場合でも速度制御時間を安定に短縮することができる。
(1) Since the cutoff frequency of the speed error creating circuit is changed during acceleration control and during deceleration control, and the cutoff frequency during deceleration control is changed according to the difference amount, during acceleration control The acceleration current supplied to the servo target is uniformly reduced, and the rate of the deceleration current during deceleration control is reduced as the difference amount is smaller, so that the speed control time is stable even when the difference amount is small. Can be shortened to

(2) 前記(1)により、1ディファレンス量のよう
に極めて小さいディファレンス量の場合でも高速かつ安
定に速度制御を行うことが可能になり、安定に高速シー
クを行うことができる。
(2) According to the above (1), speed control can be performed quickly and stably even in the case of an extremely small difference amount such as one difference amount, and stable high speed seek can be performed.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の基本構成の説明図、 第2図は、本発明の各動作特性の説明図、 第3図は、本発明の各実施例の構成の説明図、 第4図は、同各実施例の動作波形図、 第5図は、本発明の第1の実施例の速度エラー作成回路
及びその動作波形の説明図、 第6図は、本発明の第2の実施例の速度エラー作成回路
及びその動作波形の説明図、 第7図は、原サーボ回路の構成の説明図、 第8図は、原サーボ回路の各動作特性の説明図、 第9図は、従来のサーボ回路の構成の説明図、 第10図は、従来のサーボ回路の各動作特性の説明図であ
る。 第1図及び第3図において、 11……サーボ対象、12……位置信号復調回路、13a……
目標速度発生回路、13b……FWD/RVS切換回路、14……速
度信号作成回路、15B……速度エラー作成回路、150B…
…フィルタ、151……抵抗、1520〜152n……コンデン
サ、1531〜153n……スイッチ、16……位置エラー作成回
路、17a……コアース/ファイン切換部、17b……パワー
アンプ、17c……電流検出回路、18……主制御部。
FIG. 1 is an explanatory diagram of the basic configuration of the present invention, FIG. 2 is an explanatory diagram of each operating characteristic of the present invention, FIG. 3 is an explanatory diagram of the configuration of each embodiment of the present invention, and FIG. FIG. 5 is an operation waveform diagram of each embodiment, FIG. 5 is an explanatory diagram of a speed error generating circuit and its operation waveform of the first embodiment of the present invention, and FIG. 6 is a second embodiment of the present invention. FIG. 7 is an explanatory diagram of the speed error generating circuit and its operation waveform, FIG. 7 is an explanatory diagram of the configuration of the original servo circuit, FIG. 8 is an explanatory diagram of each operation characteristic of the original servo circuit, and FIG. 9 is a conventional servo FIG. 10 is an explanatory diagram of a circuit configuration, and FIG. 10 is an explanatory diagram of respective operating characteristics of a conventional servo circuit. 1 and 3, 11 ... Servo object, 12 ... Position signal demodulation circuit, 13a ...
Target speed generation circuit, 13b ... FWD / RVS switching circuit, 14 ... Speed signal creation circuit, 15B ... Speed error creation circuit, 150B ...
... filter, 151 ...... resistors, 152 0 -152 n ...... capacitor, 153 1 ~153 n ...... switch, 16 ...... position error generating circuit, 17a ...... coarse / fine switching section, 17b ...... power amplifier, 17c …… Current detection circuit, 18 …… Main control section.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】移動量に応じた目標速度を発生する目標速
度発生回路(13a)と、サーボ対象(11)の移動位置を
示す位置信号に基づいてその実速度を作成する速度信号
作成回路(14)と、前記目標速度と実速度との速度誤差
に基づいてサーボ対象(11)を制御する速度エラー信号
を作成する速度エラー作成回路(15B)と、移動量を設
定するとともに各回路を制御し、サーボ対象(11)を加
速後減速して目標位置に位置付ける制御を行う主制御部
(18)を備えたサーボ回路において、 (a) 速度エラー発生回路(15B)の発生する速度エ
ラー信号より加速中を検出する加速検出回路(19)を設
け、 (b) 加速検出回路(19)からの加速中信号に基づい
て、速度エラー作成回路(15B)のカットオフ周波数を
加速中と減速中とで変化させるとともに、移動量に対応
して減速時のカットオフ周波数を変化させるためのフィ
ルタ(150B)を速度エラー作成回路(15B)に設けた、 ことを特徴とするサーボ回路。
1. A target speed generating circuit (13a) for generating a target speed according to a moving amount, and a speed signal generating circuit (14) for generating an actual speed of the servo target (11) based on a position signal indicating the moving position. ), A speed error creating circuit (15B) that creates a speed error signal for controlling the servo target (11) based on the speed error between the target speed and the actual speed, and sets each movement amount and controls each circuit. In a servo circuit equipped with a main control unit (18) that controls the servo target (11) to decelerate after acceleration and position it at the target position, (a) Acceleration from the speed error signal generated by the speed error generation circuit (15B) An acceleration detection circuit (19) for detecting the inside is provided. (B) Based on the acceleration signal from the acceleration detection circuit (19), the cutoff frequency of the speed error creation circuit (15B) can be changed between accelerating and decelerating. Change and move Servo circuit according to claim filter (150B) provided on the speed error generating circuit (15B), that for changing the cutoff frequency during deceleration in response to.
【請求項2】速度エラー作成回路(15B)のカットオフ
周波数を、加速時は無限大にし、減速時は移動量の大き
い程低下させるフィルタ(150B)を設けたことを特徴と
する請求項1記載のサーボ回路。
2. A filter (150B) for reducing the cutoff frequency of the speed error generating circuit (15B) to infinity during acceleration and decreasing as the movement amount increases during deceleration. The described servo circuit.
【請求項3】速度エラー作成回路(15B)のカットオフ
周波数を、加速時はサーボ対象(11)の共振点より高い
有限の周波数とし、減速時は移動量の大きい程低下させ
るフィルタ(150B)を設けたことを特徴とする請求項1
記載のサーボ回路。
3. A filter (150B) for reducing the cutoff frequency of the speed error creating circuit (15B) to a finite frequency higher than the resonance point of the servo target (11) during acceleration and decreasing as the movement amount increases during deceleration. 3. The method according to claim 1, wherein
The described servo circuit.
JP5967789A 1989-03-14 1989-03-14 Servo circuit Expired - Fee Related JPH0786777B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5967789A JPH0786777B2 (en) 1989-03-14 1989-03-14 Servo circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5967789A JPH0786777B2 (en) 1989-03-14 1989-03-14 Servo circuit

Publications (2)

Publication Number Publication Date
JPH02239306A JPH02239306A (en) 1990-09-21
JPH0786777B2 true JPH0786777B2 (en) 1995-09-20

Family

ID=13120064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5967789A Expired - Fee Related JPH0786777B2 (en) 1989-03-14 1989-03-14 Servo circuit

Country Status (1)

Country Link
JP (1) JPH0786777B2 (en)

Also Published As

Publication number Publication date
JPH02239306A (en) 1990-09-21

Similar Documents

Publication Publication Date Title
JP2613937B2 (en) Servo circuit
JPS6368913A (en) Servocontrol circuit
US5204932A (en) Servo circuit for magnetic disk apparatus
JPH04276316A (en) Circuit for generating track cross signal in optical recording medium
JPH0786777B2 (en) Servo circuit
US5173647A (en) Servo positioning circuit
JP3973873B2 (en) Long seek control system and method in optical disk drive
JPH07272387A (en) Disk device
JP2686304B2 (en) Servo circuit of disk device
JPH0736132B2 (en) Servo circuit
JP2564438B2 (en) Hysteresis comparator and track crossing signal generation circuit using the same
JP2708652B2 (en) Square wave forming circuit and seek control device using the same
JP2521808B2 (en) Control method of servo circuit
JP2002150732A (en) Magnetic disk drive
JP2633761B2 (en) Head positioning control device for magnetic disk drive
JPH0289264A (en) Method for controlling head positioning
JPH0245261B2 (en) JIKIDEISUKUSOCHI
JPS632178A (en) Magnetic disk device
JPH0817016B2 (en) Disk unit
JPH0785619A (en) Optical disk device
JPH05135377A (en) Jump controller to proximity track for optical head
JPH0727413B2 (en) Actuator access control device
JPH02230568A (en) Head positioning controller
JPH1173650A (en) Track traverse speed detecting device for disk player
JPH087623B2 (en) Servo circuit speed signal generation circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees