JPH073983B2 - 電話用半導体集積回路 - Google Patents
電話用半導体集積回路Info
- Publication number
- JPH073983B2 JPH073983B2 JP60199954A JP19995485A JPH073983B2 JP H073983 B2 JPH073983 B2 JP H073983B2 JP 60199954 A JP60199954 A JP 60199954A JP 19995485 A JP19995485 A JP 19995485A JP H073983 B2 JPH073983 B2 JP H073983B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- semiconductor integrated
- integrated circuit
- circuit
- telephone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，電話用ダイアラー半導体集積回路（以下ダイ
アラーICと称する），またはダイアル機能を内臓した集
積回路（以下ICと称する）に関する。
アラーICと称する），またはダイアル機能を内臓した集
積回路（以下ICと称する）に関する。
この発明は，書き換え可能な半導体記憶装置（以下RAM
と称する）を内蔵し電話番号を記憶するダイアラーICま
たは同様のダイアル機能を内蔵するICにおいて，電源投
入時に電話番号の最初の一桁乃至複数桁にデータ終了符
号（以下エンドコードと称する）を書き込むことによ
り，未開き込みのアドレスが誤つて呼び出された時にま
ちがい電話となることを防止するものである。
と称する）を内蔵し電話番号を記憶するダイアラーICま
たは同様のダイアル機能を内蔵するICにおいて，電源投
入時に電話番号の最初の一桁乃至複数桁にデータ終了符
号（以下エンドコードと称する）を書き込むことによ
り，未開き込みのアドレスが誤つて呼び出された時にま
ちがい電話となることを防止するものである。
従来の電話用ダイアラーICはメモリを有する場合，電源
投入時に逐一マニユアル操作でメモリクリアを行なうも
のと，ソフトウエアによりメモリをアクセスして初期化
するものとがあつた。
投入時に逐一マニユアル操作でメモリクリアを行なうも
のと，ソフトウエアによりメモリをアクセスして初期化
するものとがあつた。
しかしながら，マニユアルでメモリクリアを行なうこと
は面倒であり，誤操作が介在する可能性もある。またソ
フトウエアでメモリをイニシヤライズするためには，ア
ドレスを変化させながらメモリをアクセスし初期化デー
タを書き込むという操作を記憶する電話番号の数だけ繰
り返さねばならず，そのための回路は複雑でありかつ時
間もかかるという欠点を有していた。
は面倒であり，誤操作が介在する可能性もある。またソ
フトウエアでメモリをイニシヤライズするためには，ア
ドレスを変化させながらメモリをアクセスし初期化デー
タを書き込むという操作を記憶する電話番号の数だけ繰
り返さねばならず，そのための回路は複雑でありかつ時
間もかかるという欠点を有していた。
そこで，この発明は，従来のこの様な欠点を解決するた
めに，電源投入時にハードウエア的にメモリの初期化を
行なうことにより，容易に且つ高い信頼性でダイアラー
ICの誤操作によるまちがい電話を防止することを目的と
している。
めに，電源投入時にハードウエア的にメモリの初期化を
行なうことにより，容易に且つ高い信頼性でダイアラー
ICの誤操作によるまちがい電話を防止することを目的と
している。
上記問題点を解決するために，この発明は電話番号の最
初の一桁乃至複数桁を記憶するRAMメモリセルに初期化
信号入力端子を設け，電源投入時にパワーオンリセツト
信号等を用いて該RAMにエンドコードが書き込まれる様
にした。
初の一桁乃至複数桁を記憶するRAMメモリセルに初期化
信号入力端子を設け，電源投入時にパワーオンリセツト
信号等を用いて該RAMにエンドコードが書き込まれる様
にした。
上記の様に構成されたRAMを内蔵した電話用ダイアラーI
Cでは電話番号未記入のアドレスがアクセスされると，
エンドコードが読み出され，エンドコード検出ゲートの
出力が制御回路に入力されて直ちにRAMのアクセスは停
止され，出力発生回路の出力も停止される。このためま
ちがい電話が防止できるのである。
Cでは電話番号未記入のアドレスがアクセスされると，
エンドコードが読み出され，エンドコード検出ゲートの
出力が制御回路に入力されて直ちにRAMのアクセスは停
止され，出力発生回路の出力も停止される。このためま
ちがい電話が防止できるのである。
以下にこの発明の実施例を図面にもとづいて説明する。
第１図においてRAMのアドレスカウンタ１の出力2,3は，
それぞれＹアドレスデコーダ4,Xアドレスデコーダ５に
入力されている。初期化信号入力端子付RAM6は，各電話
番号格納アドレスの最初の桁内至複数桁に位置し，他は
通常のRAM7によりメモリ全体が構成されている。初期化
信号入力端子付RAM6には，パルス発生回路８の出力９が
入力される。この出力９は，さらに制御回路10にも入力
され，制御部の初期化を行なう。メモリの出力11は,REA
D/WRITEバッフア12より出力発生回路13及びエンドコー
ド検出ゲート14に入力される。検出ゲート14の出力15が
制御回路10に入力されて，制御回路10の出力16,17,18が
それぞれ出力発生回路13,READ/WRITEバツフア12,アドレ
スカウンタ１に入力される。この結果,RAMの出力にエン
ドコードが検出されると直ちに出力,RAMの読み出し，ア
ドレスカウンタのインクリメントが停止する。入力信号
19は通常，同一集積回路上に設けられたキーボードイン
ターフエース回路（図示されていない）を通して外部の
キーボード（図示されていない）より入力される。
第１図においてRAMのアドレスカウンタ１の出力2,3は，
それぞれＹアドレスデコーダ4,Xアドレスデコーダ５に
入力されている。初期化信号入力端子付RAM6は，各電話
番号格納アドレスの最初の桁内至複数桁に位置し，他は
通常のRAM7によりメモリ全体が構成されている。初期化
信号入力端子付RAM6には，パルス発生回路８の出力９が
入力される。この出力９は，さらに制御回路10にも入力
され，制御部の初期化を行なう。メモリの出力11は,REA
D/WRITEバッフア12より出力発生回路13及びエンドコー
ド検出ゲート14に入力される。検出ゲート14の出力15が
制御回路10に入力されて，制御回路10の出力16,17,18が
それぞれ出力発生回路13,READ/WRITEバツフア12,アドレ
スカウンタ１に入力される。この結果,RAMの出力にエン
ドコードが検出されると直ちに出力,RAMの読み出し，ア
ドレスカウンタのインクリメントが停止する。入力信号
19は通常，同一集積回路上に設けられたキーボードイン
ターフエース回路（図示されていない）を通して外部の
キーボード（図示されていない）より入力される。
なお，第２図（ａ）はRAM6の第１の詳細回路図，同様に
第２図（ｂ），（ｃ）はそれぞれRAM6の第2,第３の詳細
回路図である。
第２図（ｂ），（ｃ）はそれぞれRAM6の第2,第３の詳細
回路図である。
この発明は以上説明したように，簡単な構成でメモリの
初期化を行なうことにより，電話用ダイアラーICのまち
がい電話を防止できるという効果がある。
初期化を行なうことにより，電話用ダイアラーICのまち
がい電話を防止できるという効果がある。
第１図はこの発明の実施例のブロツク図，第２図
（ａ），（ｂ），（ｃ）は，それぞれこの発明にかかる
初期化信号入力端子付RAMの第1,第２及び第３の詳細回
路図である。 ６……初期化信号入力端子付RAM ７……RAM ８……パルス発生回路 10……制御回路 13……出力発生回路 14……エンドコード検出ゲート
（ａ），（ｂ），（ｃ）は，それぞれこの発明にかかる
初期化信号入力端子付RAMの第1,第２及び第３の詳細回
路図である。 ６……初期化信号入力端子付RAM ７……RAM ８……パルス発生回路 10……制御回路 13……出力発生回路 14……エンドコード検出ゲート
Claims (4)
- 【請求項１】電源投入時にパルスを発生する回路と，前
記パルス発生回路の出力によりその内容が初期化される
初期化信号入力端子付書き換え可能な記憶装置を各電話
番号格納アドレスの１桁目乃至最初の複数桁に持つ書き
換え可能な記憶装置と，前記書き換え可能な記憶装置の
出力からデータ終了符号を検出する検出ゲートと，前記
検出ゲートの出力を受けて前記記憶装置の読み出しを停
止する制御回路と，前記制御回路により制御され前記記
憶装置から読み出されたデータに対応する出力を発生
し，且つ前記検出ゲートの出力を受けた前記制御回路に
よりその出力発生が停止される出力信号発生回路とから
成る電話用半導体集積回路。 - 【請求項２】前記初期化信号入力端子付記憶装置が，出
力を互いに他の入力に接続した２入力ＮＲゲートとイ
ンバータとにより構成されることを特徴とする特許請求
の範囲第１項記載の電話用半導体集積回路。 - 【請求項３】前記初期化信号入力端子付記憶装置が，出
力を互いに他の入力に接続した２入力NANDゲートとイン
バータとにより構成されることを特徴とする特許請求の
範囲第１項記載の電話用半導体集積回路。 - 【請求項４】前記初期化信号入力端子付記憶装置が，出
力を互いに他の入力に接続した一対のインバータより成
るフリツプフロツプと，前記フリツプフロツプの一方の
出力と或る電位との間に電気的に接続されたスイツチン
グ素子とから構成されることを特徴とする特許請求の範
囲第１項記載の電話用半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199954A JPH073983B2 (ja) | 1985-09-10 | 1985-09-10 | 電話用半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199954A JPH073983B2 (ja) | 1985-09-10 | 1985-09-10 | 電話用半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6260341A JPS6260341A (ja) | 1987-03-17 |
| JPH073983B2 true JPH073983B2 (ja) | 1995-01-18 |
Family
ID=16416360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60199954A Expired - Lifetime JPH073983B2 (ja) | 1985-09-10 | 1985-09-10 | 電話用半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073983B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033329B2 (ja) * | 1979-01-23 | 1985-08-02 | アンリツ株式会社 | 自動ダイヤル装置 |
-
1985
- 1985-09-10 JP JP60199954A patent/JPH073983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6260341A (ja) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| US5036460A (en) | Microprocessor having miswriting preventing function | |
| JP2538067B2 (ja) | 条件書き込み手段を有するランダム・アクセス・メモリ回路 | |
| US5175840A (en) | Microcomputer having a PROM including data security and test circuitry | |
| KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
| US5285415A (en) | Data counting memory card and reader | |
| US4499554A (en) | Electronic translating apparatus with extended memory | |
| CN101345078B (zh) | 闪存的丛发装置 | |
| US5093909A (en) | Single-chip microcomputer including an eprom capable of accommodating different memory capacities by address boundary discrimination | |
| US5991207A (en) | Circuit configuration having a number of electronic circuit components | |
| KR100205847B1 (ko) | 모드 설정회로를 구비한 정보처리 장치 | |
| GB2254456A (en) | Micro-controller unit | |
| JPH073983B2 (ja) | 電話用半導体集積回路 | |
| US4101973A (en) | Random access memory with volatile data storage | |
| US3790959A (en) | Capacitive read only memory | |
| JP2590172B2 (ja) | シングルチップマイクロコンピュータ | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| SU964731A1 (ru) | Буферное запоминающее устройство | |
| RU2000602C1 (ru) | Устройство дл ввода информации | |
| JP2575436B2 (ja) | フリップフロップ回路を内蔵した半導体集積回路 | |
| SU370650A1 (ru) | Оперативное запоминающее устройство с блокировкой неисправных запоминающих | |
| SU1575240A1 (ru) | Посто нное запоминающее устройство с контролем | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| SU1418809A1 (ru) | Устройство дл регенерации динамической пам ти | |
| SU492000A1 (ru) | Запоминающее устройство с блокировкой неисправных чеек |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |