JPH0744161B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0744161B2 JPH0744161B2 JP1007256A JP725689A JPH0744161B2 JP H0744161 B2 JPH0744161 B2 JP H0744161B2 JP 1007256 A JP1007256 A JP 1007256A JP 725689 A JP725689 A JP 725689A JP H0744161 B2 JPH0744161 B2 JP H0744161B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metal material
- thin film
- material thin
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、高融点金属材料薄膜を半導体基板上に選択
的に形成するようにした半導体装置の製造方法に関す
る。
的に形成するようにした半導体装置の製造方法に関す
る。
＜従来の技術＞ 半導体装置における半導体基板と配線材料との間の電気
的接続を得るためには、従来は、配線材料と半導体基板
との間で直接電気的接触を形成するようにしていた。第
３図はこのような方法を用いて製造されたMOSトランジ
スタの断面図である。この第３図において、31は半導体
基板、32はソース部、33はドレイン部、34はゲート部、
35はLOCOS酸化膜、36はフィールド酸化膜（絶緑膜）、3
7はアルミニウムあるいはその合金等の配線材料であ
る。このMOSトランジスタは、ソース部32およびドレイ
ン部33の絶緑膜開孔部38において、配線材料37とソース
部32およびドレイン部33との間で直接電気的接触を形成
している。
的接続を得るためには、従来は、配線材料と半導体基板
との間で直接電気的接触を形成するようにしていた。第
３図はこのような方法を用いて製造されたMOSトランジ
スタの断面図である。この第３図において、31は半導体
基板、32はソース部、33はドレイン部、34はゲート部、
35はLOCOS酸化膜、36はフィールド酸化膜（絶緑膜）、3
7はアルミニウムあるいはその合金等の配線材料であ
る。このMOSトランジスタは、ソース部32およびドレイ
ン部33の絶緑膜開孔部38において、配線材料37とソース
部32およびドレイン部33との間で直接電気的接触を形成
している。
＜発明が解決しようとする課題＞ しかしながら、上記従来の方法では、段差被覆性が悪
く、素子の微細化に伴い、フォトリソグラフィー工程で
のアライメントマージンが少ないことや、アスペクト比
の増大に伴う配線の信頼性低下などが問題となってい
た。
く、素子の微細化に伴い、フォトリソグラフィー工程で
のアライメントマージンが少ないことや、アスペクト比
の増大に伴う配線の信頼性低下などが問題となってい
た。
そこで、最近になって、微細コンタクト部にコンタクト
プラグとしての高融点金属材料薄膜を形成するコンタク
トプラグ技術を用いて、上記のような絶縁膜開孔部（コ
ンタクト開孔部）の基板上に上記高融点金属材料薄膜を
形成し、その上に配線材料を形成するような方法がとら
れるようになった。
プラグとしての高融点金属材料薄膜を形成するコンタク
トプラグ技術を用いて、上記のような絶縁膜開孔部（コ
ンタクト開孔部）の基板上に上記高融点金属材料薄膜を
形成し、その上に配線材料を形成するような方法がとら
れるようになった。
ところで、これまでのコンタクトプラグ技術において
は、コンタクト開孔部を形成するための絶縁膜のドライ
エッチング後に、基板材料のエッチングによるダメージ
層の除去のためのプラズマエッチングおよびコンタクト
開孔部の自然酸化膜除去のための湿式洗浄を行い、その
後、そのコンタクト開孔部の基板上に高融点金属材料薄
膜を形成するようにしていた。しかしながら、この方法
では、上記金属材料薄膜の形成工程とそれ以前の工程と
の間で大気にさらされるため、また枚様式で高融点金属
材料薄膜を形成するために処理されるまでの経過時間の
違いなどにより、金属材料薄膜形成直前の半導体基板の
コンタクト開孔部の表面状態の再現性を得ることが困難
であり、そのために半導体基板表面と高融点金属材料薄
膜との界面の状態に良好な再現性が得られず、電気的接
触抵抗にばらつきを生じるとか、電気的接触抵抗が大き
くなるといった欠点があった。また、上記エッチングに
は四弗化炭素（CF4）ガスや三弗化窒素（NF3）ガスが一
般に用いられるが、基板に対するダメージが大きいこと
から、ダメージの少ない六弗化硫黄（SF6）ガスが用い
られる傾向にある。しかしながら、SF6ガス単体中では
低印加電圧での放電が起こりにくいため安定したエッチ
ングができず、膜はがれの発生といった構造上の不安定
さが生じたり、また、この種のエッチングは絶縁膜開孔
のためのエッチングに引き続いて行なわれるため、高融
点金属材料薄膜の形成までに装置間の移動で大気にさら
されたり、高融点金属材料薄膜形成までに時間がかかる
ことなどから、絶縁膜開孔部の汚染を回避できないとい
う欠点があった。
は、コンタクト開孔部を形成するための絶縁膜のドライ
エッチング後に、基板材料のエッチングによるダメージ
層の除去のためのプラズマエッチングおよびコンタクト
開孔部の自然酸化膜除去のための湿式洗浄を行い、その
後、そのコンタクト開孔部の基板上に高融点金属材料薄
膜を形成するようにしていた。しかしながら、この方法
では、上記金属材料薄膜の形成工程とそれ以前の工程と
の間で大気にさらされるため、また枚様式で高融点金属
材料薄膜を形成するために処理されるまでの経過時間の
違いなどにより、金属材料薄膜形成直前の半導体基板の
コンタクト開孔部の表面状態の再現性を得ることが困難
であり、そのために半導体基板表面と高融点金属材料薄
膜との界面の状態に良好な再現性が得られず、電気的接
触抵抗にばらつきを生じるとか、電気的接触抵抗が大き
くなるといった欠点があった。また、上記エッチングに
は四弗化炭素（CF4）ガスや三弗化窒素（NF3）ガスが一
般に用いられるが、基板に対するダメージが大きいこと
から、ダメージの少ない六弗化硫黄（SF6）ガスが用い
られる傾向にある。しかしながら、SF6ガス単体中では
低印加電圧での放電が起こりにくいため安定したエッチ
ングができず、膜はがれの発生といった構造上の不安定
さが生じたり、また、この種のエッチングは絶縁膜開孔
のためのエッチングに引き続いて行なわれるため、高融
点金属材料薄膜の形成までに装置間の移動で大気にさら
されたり、高融点金属材料薄膜形成までに時間がかかる
ことなどから、絶縁膜開孔部の汚染を回避できないとい
う欠点があった。
そこで、この発明の目的は、高融点金属材料薄膜と半導
体基板との電気的接触抵抗を小さくすることができ、ま
た、高融点金属材料薄膜の膜はがれを生じることのない
半導体装置の製造方法を提供することにある。
体基板との電気的接触抵抗を小さくすることができ、ま
た、高融点金属材料薄膜の膜はがれを生じることのない
半導体装置の製造方法を提供することにある。
＜課題を解決するための手段＞ 上記目的を達成するため、この発明の半導体装置の製造
方法は、絶縁膜で被覆された半導体基板の表面をエッチ
ングにより部分的に露出させ、自然酸化膜を除去した
後、この半導体基板の表面の露出部分のみに高融点金属
材料薄膜を選択的に形成するようにした半導体装置の製
造方法において、上記高融点金属材料薄膜を形成する反
応室と同一反応室内において、上記半導体基板の温度を
室温乃至80℃に保持し、上記半導体基板の表面の露出部
分に上記エッチングにより生じたダメージ層を、六弗化
硫黄ガスに不活性ガスを添加した混合ガスを用いてエッ
チングして除去し、続いて、上記半導体基板を大気にさ
らすことなく上記半導体基板の表面の露出部分に上記高
融点金属材料薄膜を形成することを特徴としている。
方法は、絶縁膜で被覆された半導体基板の表面をエッチ
ングにより部分的に露出させ、自然酸化膜を除去した
後、この半導体基板の表面の露出部分のみに高融点金属
材料薄膜を選択的に形成するようにした半導体装置の製
造方法において、上記高融点金属材料薄膜を形成する反
応室と同一反応室内において、上記半導体基板の温度を
室温乃至80℃に保持し、上記半導体基板の表面の露出部
分に上記エッチングにより生じたダメージ層を、六弗化
硫黄ガスに不活性ガスを添加した混合ガスを用いてエッ
チングして除去し、続いて、上記半導体基板を大気にさ
らすことなく上記半導体基板の表面の露出部分に上記高
融点金属材料薄膜を形成することを特徴としている。
なお、室温とは、半導体製造工場で通常設定される25℃
±２℃の温度を意味する。
±２℃の温度を意味する。
＜作用＞ 自然酸化膜を除去した後、半導体基板の表面の露出部分
に生じたダメージ層を、六弗化硫黄ガスに不活性ガスを
添加した混合ガスを用いてエッチングして除去している
ので、六弗化硫黄ガスのみを用いる場合に比して六弗化
硫黄ガスの分圧が下がり、放電が起きやすくかつ均一に
なって安定したエッチングがおこなわれる。また、この
エッチングの際に、半導体基板の温度を室温乃至80℃に
保持しているので、エッチングレートが比較的低く抑え
られ、ダメージ層が精度良く除去される。
に生じたダメージ層を、六弗化硫黄ガスに不活性ガスを
添加した混合ガスを用いてエッチングして除去している
ので、六弗化硫黄ガスのみを用いる場合に比して六弗化
硫黄ガスの分圧が下がり、放電が起きやすくかつ均一に
なって安定したエッチングがおこなわれる。また、この
エッチングの際に、半導体基板の温度を室温乃至80℃に
保持しているので、エッチングレートが比較的低く抑え
られ、ダメージ層が精度良く除去される。
続いて、同一反応室内において、上記半導体基板を大気
にさらすことなく上記半導体基板の表面の露出部分に上
記高融点金属材料薄膜を形成しているので、ダメージ層
除去及び高融点金属材料薄膜の形成が各処理基板ごとに
連続して行なわれる。したがって、各処理基板ごとの成
膜状態のばらつきが少なくなり、この結果、高融点金属
材料薄膜の膜はかれが生じなくなる。また、上記ダメー
ジ層を除去した直後に高融点金属材料薄膜が形成される
ので、電気的接触抵抗が少なくなる。
にさらすことなく上記半導体基板の表面の露出部分に上
記高融点金属材料薄膜を形成しているので、ダメージ層
除去及び高融点金属材料薄膜の形成が各処理基板ごとに
連続して行なわれる。したがって、各処理基板ごとの成
膜状態のばらつきが少なくなり、この結果、高融点金属
材料薄膜の膜はかれが生じなくなる。また、上記ダメー
ジ層を除去した直後に高融点金属材料薄膜が形成される
ので、電気的接触抵抗が少なくなる。
＜実施例＞ 以下、この発明を図示の実施例により詳細に説明する。
第１図はこの発明の一実施例の半導体装置の製造方法を
説明するための工程断面図である。
説明するための工程断面図である。
第１図（ａ）に示すように、まず、半導体基板１のコン
タクト部の絶縁膜２をエッチングし、0.8μｍ角以下の
コンタクト開孔部５を作る。そして、このコンタクト開
孔部５における半導体基板表面にできた自然酸化膜３を
湿式洗浄（エッチングを含む）により除去すると第１図
（ｂ）の状態となる。このとき、半導体基板１の表面の
露出部分にはエッチングによるダメージ層が生じてい
る。次に、第１図（ｃ）に示すように、コンタクト開孔
部５に高融点金属材料薄膜を選択的に形成する反応室と
同一反応室内において、SF6ガスと不活性ガス（例え
ば、ヘリウムガス）との混合ガスによりコンタクト開孔
部５の半導体基板を表面から50Å〜300Å程度（図中４
で示す部分）エッチングして上記ダメージ層を除去す
る。エッチング時の基板温度は室温付近から80℃位まで
が適切であった。引き続いて同一反応室内において、第
１図（ｄ）に示すように、高融点金属材料薄膜６をコン
タクト開孔部５の基板表面上のみに選択的に、絶縁膜２
の厚さに相当する厚さまで形成する。
タクト部の絶縁膜２をエッチングし、0.8μｍ角以下の
コンタクト開孔部５を作る。そして、このコンタクト開
孔部５における半導体基板表面にできた自然酸化膜３を
湿式洗浄（エッチングを含む）により除去すると第１図
（ｂ）の状態となる。このとき、半導体基板１の表面の
露出部分にはエッチングによるダメージ層が生じてい
る。次に、第１図（ｃ）に示すように、コンタクト開孔
部５に高融点金属材料薄膜を選択的に形成する反応室と
同一反応室内において、SF6ガスと不活性ガス（例え
ば、ヘリウムガス）との混合ガスによりコンタクト開孔
部５の半導体基板を表面から50Å〜300Å程度（図中４
で示す部分）エッチングして上記ダメージ層を除去す
る。エッチング時の基板温度は室温付近から80℃位まで
が適切であった。引き続いて同一反応室内において、第
１図（ｄ）に示すように、高融点金属材料薄膜６をコン
タクト開孔部５の基板表面上のみに選択的に、絶縁膜２
の厚さに相当する厚さまで形成する。
このようにして形成された高融点金属材料薄膜は、膜は
がれが発生せず、また、電気的接触抵抗値は従来の方法
で形成されたものに比べ約1/2〜1/5に低減することが確
認されている。
がれが発生せず、また、電気的接触抵抗値は従来の方法
で形成されたものに比べ約1/2〜1/5に低減することが確
認されている。
第２図は本実施例の製造方法を適用したMOS−FETの断面
図である。ここで、21は半導体基板、22はソース部、23
はドレイン部、24はゲート部、25はLOCOS酸化膜、26は
フィールド酸化膜（絶縁膜）、27はアルミニウムあるい
はその合金等の配線材料、28はコンタクトプラグとして
の高融点金属材料薄膜である。このMOS−FETは通常のMO
S製造プロセスにおいて、第１図で説明したように、ソ
ース部22やドレイン部23上の絶縁膜26をエッチングして
コンタクト開孔部29を形成し、この開孔部29のみに選択
的に高融点金属材料薄膜28を絶縁膜26の厚さに相当する
厚さに形成する。その後、配線材料27を形成し、上記高
融点金属材料薄膜27を介してこの配線材料27とソース部
22およびドレイン部23との電気的接続を得るようにして
いる。
図である。ここで、21は半導体基板、22はソース部、23
はドレイン部、24はゲート部、25はLOCOS酸化膜、26は
フィールド酸化膜（絶縁膜）、27はアルミニウムあるい
はその合金等の配線材料、28はコンタクトプラグとして
の高融点金属材料薄膜である。このMOS−FETは通常のMO
S製造プロセスにおいて、第１図で説明したように、ソ
ース部22やドレイン部23上の絶縁膜26をエッチングして
コンタクト開孔部29を形成し、この開孔部29のみに選択
的に高融点金属材料薄膜28を絶縁膜26の厚さに相当する
厚さに形成する。その後、配線材料27を形成し、上記高
融点金属材料薄膜27を介してこの配線材料27とソース部
22およびドレイン部23との電気的接続を得るようにして
いる。
このように、電気的接触抵抗が小さく、安定した構造の
コンタクトプラグを形成して、配線材料と基板との間の
電気的接続を得るようにしているので、第３図の従来例
におけるような素子の微細化に伴う配線の信頼性低下な
どの問題がなく、素子の信頼性が向上すると共に、高集
積化が容易に図れ、高機能デバイスの実現が可能とな
る。
コンタクトプラグを形成して、配線材料と基板との間の
電気的接続を得るようにしているので、第３図の従来例
におけるような素子の微細化に伴う配線の信頼性低下な
どの問題がなく、素子の信頼性が向上すると共に、高集
積化が容易に図れ、高機能デバイスの実現が可能とな
る。
＜発明の効果＞ 以上より明らかなように、この発明の半導体装置の製造
方法は、自然酸化膜を除去した後、半導体基板の表面の
露出部分に生じたダメージ層を、六弗化硫黄ガスに不活
性ガスを添加した混合ガスを用いてエッチングして除去
しているので、六弗化硫黄ガスのみを用いる場合に比し
て六弗化硫黄ガスの分圧が下がり、放電が起きやすくか
つ均一になって安定したエッチングをおこなうことがで
きる。また、このエッチングの際に、半導体基板の温度
を室温乃至80℃に保持しているので、エッチングレート
を比較的低く抑えることができ、ダメージ層を精度良く
除去することができる。また、同一反応室内において、
上記半導体基板を大気にさらすことなく上記半導体基板
の表面の露出部分に上記高融点金属材料薄膜を形成して
いるので、ダメージ層除去及び高融点金属材料薄膜の形
成が各処理基板ごとに連続して行なわれる。したがっ
て、各処理基板ごとの成膜状態のばらつきが少なくな
り、この結果、高融点金属材料薄膜の膜はがれが生じな
くなる。また、上記ダメージ層を除去した直後に高融点
金属材料薄膜が形成されるので、電気的接触抵抗が小さ
くなる。従って、素子の信頼性の向上、高集積化が図
れ、高機能デバイスの実現が可能となる。
方法は、自然酸化膜を除去した後、半導体基板の表面の
露出部分に生じたダメージ層を、六弗化硫黄ガスに不活
性ガスを添加した混合ガスを用いてエッチングして除去
しているので、六弗化硫黄ガスのみを用いる場合に比し
て六弗化硫黄ガスの分圧が下がり、放電が起きやすくか
つ均一になって安定したエッチングをおこなうことがで
きる。また、このエッチングの際に、半導体基板の温度
を室温乃至80℃に保持しているので、エッチングレート
を比較的低く抑えることができ、ダメージ層を精度良く
除去することができる。また、同一反応室内において、
上記半導体基板を大気にさらすことなく上記半導体基板
の表面の露出部分に上記高融点金属材料薄膜を形成して
いるので、ダメージ層除去及び高融点金属材料薄膜の形
成が各処理基板ごとに連続して行なわれる。したがっ
て、各処理基板ごとの成膜状態のばらつきが少なくな
り、この結果、高融点金属材料薄膜の膜はがれが生じな
くなる。また、上記ダメージ層を除去した直後に高融点
金属材料薄膜が形成されるので、電気的接触抵抗が小さ
くなる。従って、素子の信頼性の向上、高集積化が図
れ、高機能デバイスの実現が可能となる。
第１図はこの発明の一実施例の半導体装置の製造方法を
説明するための工程断面図、第２図は上記製造方法を用
いて作製したMOS−FETの断面図、第３図は従来の製造方
法を用いて作製したMOS−FETの断面図である。 １……半導体基板、 ２……フィールド酸化膜（絶縁膜）、 ３……自然酸化膜、４……エッチングされた部分、５…
…コンタクト開孔部、 ６……高融点金属材料薄膜。
説明するための工程断面図、第２図は上記製造方法を用
いて作製したMOS−FETの断面図、第３図は従来の製造方
法を用いて作製したMOS−FETの断面図である。 １……半導体基板、 ２……フィールド酸化膜（絶縁膜）、 ３……自然酸化膜、４……エッチングされた部分、５…
…コンタクト開孔部、 ６……高融点金属材料薄膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大竹 弘亥 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭62−291918（ＪＰ，Ａ) 特開 昭63−41014（ＪＰ，Ａ) 特開 昭63−125681（ＪＰ，Ａ) 特開 昭62−11227（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶緑膜で被覆された半導体基板の表面をエ
ッチングにより部分的に露出させ、自然酸化膜を除去し
た後、この半導体基板の表面の露出部分上のみに高融点
金属材料薄膜を選択的に形成するようにした半導体装置
の製造方法において、上記高融点金属材料薄膜を形成す
る反応室と同一反応室内において、上記半導体基板の温
度を室温乃至80℃に保持し、上記半導体基板の表面の露
出部分に上記エッチングにより生じたダメージ層を、六
弗化硫黄ガスに不活性ガスを添加した混合ガスを用いて
エッチングして除去し、続いて、上記半導体基板を大気
にさらすことなく上記半導体基板の表面の露出部分上に
上記高融点金属材料薄膜を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1007256A JPH0744161B2 (ja) | 1989-01-13 | 1989-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1007256A JPH0744161B2 (ja) | 1989-01-13 | 1989-01-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02187021A JPH02187021A (ja) | 1990-07-23 |
| JPH0744161B2 true JPH0744161B2 (ja) | 1995-05-15 |
Family
ID=11660949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1007256A Expired - Fee Related JPH0744161B2 (ja) | 1989-01-13 | 1989-01-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744161B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291918A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 金属の選択堆積法 |
| JPS6341014A (ja) * | 1986-08-06 | 1988-02-22 | Sanyo Electric Co Ltd | エピタキシヤル成長方法 |
| JPS63125681A (ja) * | 1986-11-12 | 1988-05-28 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
-
1989
- 1989-01-13 JP JP1007256A patent/JPH0744161B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02187021A (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0063916B1 (en) | Semiconductor intregrated circuits and manufacturing process thereof | |
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| JPS60208838A (ja) | ポリイミドの傾斜エツチング法 | |
| JPS62271435A (ja) | レジストの剥離方法 | |
| KR100512904B1 (ko) | 반도체소자의 제조방법 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH0744161B2 (ja) | 半導体装置の製造方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| KR100282425B1 (ko) | 캐패시터의제조방법 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| JP3217280B2 (ja) | ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法 | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH0358531B2 (ja) | ||
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |