JPH0744271B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0744271B2 JPH0744271B2 JP61046717A JP4671786A JPH0744271B2 JP H0744271 B2 JPH0744271 B2 JP H0744271B2 JP 61046717 A JP61046717 A JP 61046717A JP 4671786 A JP4671786 A JP 4671786A JP H0744271 B2 JPH0744271 B2 JP H0744271B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate electrode
- film
- insulating film
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 4
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 23
- 229910008484 TiSi Inorganic materials 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超高速、高信頼性のVLSIデバイスの製造方法
に関する。
に関する。
本発明は、ゲート．ソース．ドレイン領域を低抵抗化
し、且つ、コンタクト部のアロイスパイク，マイグレー
シヨンを防ぐのに有効で、且つ、効率的な製造方法を提
供するものである。
し、且つ、コンタクト部のアロイスパイク，マイグレー
シヨンを防ぐのに有効で、且つ、効率的な製造方法を提
供するものである。
第2,3図に従来のデバイスの概略図を示した。第２図
は、ゲート．ソース．ドレイン部に、シリサイド層28を
形成し、AL合金で配線している。
は、ゲート．ソース．ドレイン部に、シリサイド層28を
形成し、AL合金で配線している。
このようにシリサイドのみでは、Al合金と、拡散層との
バリア性は、十分でなく、コンタクト抵抗もバラツキが
大きいという欠点があった。一方第３図は、この点を改
良する為、バリア層をAl合金の堆積前に形成した例であ
るが、工程が新たに必要となる上、肝腎なコンタクト部
のバリア性が、バリアメタルのカバレツジ等により、不
十分な場合があった。また、前述の問題を解決するため
に、ゲート、ソース、ドレイン領域上に金属シリサイド
層を形成した後、前記金属シリサイド層中に窒素イオン
を注入しアニールを施すことにより、シリサイド上のみ
にバリア層となる金属窒化膜を自己整合的に形成する例
もあるが、窒素イオンの注入工程とアニール処理工
程との２工程を必要とし、さらには、前記アニール処理
によりソース、ドレイン領域に注入した不純物が蒸発し
てしまうという問題があった。
バリア性は、十分でなく、コンタクト抵抗もバラツキが
大きいという欠点があった。一方第３図は、この点を改
良する為、バリア層をAl合金の堆積前に形成した例であ
るが、工程が新たに必要となる上、肝腎なコンタクト部
のバリア性が、バリアメタルのカバレツジ等により、不
十分な場合があった。また、前述の問題を解決するため
に、ゲート、ソース、ドレイン領域上に金属シリサイド
層を形成した後、前記金属シリサイド層中に窒素イオン
を注入しアニールを施すことにより、シリサイド上のみ
にバリア層となる金属窒化膜を自己整合的に形成する例
もあるが、窒素イオンの注入工程とアニール処理工
程との２工程を必要とし、さらには、前記アニール処理
によりソース、ドレイン領域に注入した不純物が蒸発し
てしまうという問題があった。
そして、本願発明の半導体装置の製造方法は、ソース領
域、ドレイン領域及びゲート電極を構成要素とする半導
体装置の製造方法において、（ａ）半導体基板に絶縁膜
を介して前記ゲート電極を形成する工程、（ｂ）前記ゲ
ート電極の両端部の側面に側壁絶縁膜を形成する工程、
（ｃ）前記ゲート電極を有する前記半導体基板上に金属
膜を堆積する工程、（ｄ）前記ゲート電極及び前記側壁
絶縁膜が、形成されていない半導体基板上に金属シリサ
イド膜を形成する工程、（ｅ）1000℃以上の窒素雰囲気
中でランプアニールによる熱処理を施すことにより前記
金属シリサイド膜の表面を窒化することにより金属窒化
膜を形成する工程、（ｆ）前記金属窒化膜及び前記金属
シリサイド膜を通して、ソース及びドレイン領域を形成
するための不純物を導入する工程、（ｇ）前記半導体基
板上に絶縁膜を形成する工程、（ｈ）1000℃以上のラン
プアニールによる熱処理により、前記不純物を活性化さ
せ前記ソース及びドレイン領域を形成する工程、（ｉ）
前記ソース及びドレイン領域上の前記絶縁膜にコンタク
トホールを形成する工程、（ｊ）前記絶縁膜上及び前記
コンタクトホール中に配線層を形成する工程、とを、少
なくとも有することを特徴とする。
域、ドレイン領域及びゲート電極を構成要素とする半導
体装置の製造方法において、（ａ）半導体基板に絶縁膜
を介して前記ゲート電極を形成する工程、（ｂ）前記ゲ
ート電極の両端部の側面に側壁絶縁膜を形成する工程、
（ｃ）前記ゲート電極を有する前記半導体基板上に金属
膜を堆積する工程、（ｄ）前記ゲート電極及び前記側壁
絶縁膜が、形成されていない半導体基板上に金属シリサ
イド膜を形成する工程、（ｅ）1000℃以上の窒素雰囲気
中でランプアニールによる熱処理を施すことにより前記
金属シリサイド膜の表面を窒化することにより金属窒化
膜を形成する工程、（ｆ）前記金属窒化膜及び前記金属
シリサイド膜を通して、ソース及びドレイン領域を形成
するための不純物を導入する工程、（ｇ）前記半導体基
板上に絶縁膜を形成する工程、（ｈ）1000℃以上のラン
プアニールによる熱処理により、前記不純物を活性化さ
せ前記ソース及びドレイン領域を形成する工程、（ｉ）
前記ソース及びドレイン領域上の前記絶縁膜にコンタク
トホールを形成する工程、（ｊ）前記絶縁膜上及び前記
コンタクトホール中に配線層を形成する工程、とを、少
なくとも有することを特徴とする。
以下に実施例により本発明を説明していく。
第１図は本発明の概略断面図を示したものである。半導
体基板１上に、素子分離層２を形成し、ゲート膜３、リ
ンドープポリシリコン４、モリブデンシリサイド５より
なるポリサイド電極を形成後、ホツトエレクトロン耐性
を向上させる為、低濃度拡散層６をつくる。次に電極端
にサイドウオール酸化膜７を形成した後、全面にTi膜を
500Åデポジシヨンする。
体基板１上に、素子分離層２を形成し、ゲート膜３、リ
ンドープポリシリコン４、モリブデンシリサイド５より
なるポリサイド電極を形成後、ホツトエレクトロン耐性
を向上させる為、低濃度拡散層６をつくる。次に電極端
にサイドウオール酸化膜７を形成した後、全面にTi膜を
500Åデポジシヨンする。
800℃で30秒N2中でランプアニールし、NH4OH＋H2O2水溶
液でエッチングすることにより、ソース．ドレイン部の
みTiBi2層（850Å）を形成する。更に、1050℃,N2中で3
0秒ランプアニールすることにより、該TiSi2層８上に、
TiN層10を約100Å形成する。続いて、この積層膜上か
ら、高濃度不純物をイオン打込みし、層間絶縁膜11堆積
後、1050℃でランプアニールすることにより、TiSi2下
層に、不純物が押しだされ、活性化される。コンタクト
エツチ後、AL合金配線12を行い、完成させる。
液でエッチングすることにより、ソース．ドレイン部の
みTiBi2層（850Å）を形成する。更に、1050℃,N2中で3
0秒ランプアニールすることにより、該TiSi2層８上に、
TiN層10を約100Å形成する。続いて、この積層膜上か
ら、高濃度不純物をイオン打込みし、層間絶縁膜11堆積
後、1050℃でランプアニールすることにより、TiSi2下
層に、不純物が押しだされ、活性化される。コンタクト
エツチ後、AL合金配線12を行い、完成させる。
ソース．ドレイン部に形成されたTiSi2層は、適当な温
度、時間で、N2アニールすることにより、表面からTiN
化していく。このTiN層は、下地TiSi2層との密着性が良
く界面抵抗も低い上、導体であり、ALとのバリア性も大
きいので、TiSi2の層の特性を、そこなうことなく、表
面に形成出来る。こうして形成したデバイスのコンタク
ト抵抗は、１μ□で、５Ω／□以下で、0.2μのジヤン
クシヨンで、550℃まで安定で、ALとの反応も殆ど生じ
ていない。本実施例では、モリブデンポリサイド電極で
説明したが、ポリシリコン，シリサイド，リフラクトメ
タル電極においても、本発明が適用され、効果的である
ことは、言うまでもないことである。さらに、本願発明
の半導体装置の製造方法によれば、金属窒化膜形成後、
ソース及びドレイン領域を形成する不純物（LDD構造の
半導体装置の場合は高濃度不純物領域を形成する不純
物）を導入し、絶縁膜で被覆した後に前記不純物を活性
化させるので、前記不純物の望ましくない蒸発等を防止
することが出来、ひいては、制御性よく不純物を導入す
ることが可能となる。
度、時間で、N2アニールすることにより、表面からTiN
化していく。このTiN層は、下地TiSi2層との密着性が良
く界面抵抗も低い上、導体であり、ALとのバリア性も大
きいので、TiSi2の層の特性を、そこなうことなく、表
面に形成出来る。こうして形成したデバイスのコンタク
ト抵抗は、１μ□で、５Ω／□以下で、0.2μのジヤン
クシヨンで、550℃まで安定で、ALとの反応も殆ど生じ
ていない。本実施例では、モリブデンポリサイド電極で
説明したが、ポリシリコン，シリサイド，リフラクトメ
タル電極においても、本発明が適用され、効果的である
ことは、言うまでもないことである。さらに、本願発明
の半導体装置の製造方法によれば、金属窒化膜形成後、
ソース及びドレイン領域を形成する不純物（LDD構造の
半導体装置の場合は高濃度不純物領域を形成する不純
物）を導入し、絶縁膜で被覆した後に前記不純物を活性
化させるので、前記不純物の望ましくない蒸発等を防止
することが出来、ひいては、制御性よく不純物を導入す
ることが可能となる。
第１図は、本発明による半導体装置の断面図、第2,3図
は従来の製造方法による半導体装置の断面図である。 １……半導体基板 ２……分離用酸化膜 ３……ゲート酸化膜 ４……リンドープポリシリコン ５……モリブデンシリサイド ６……低濃度拡散層 ７……サイドウオール酸化膜 ８……TiSi2層 ９……高濃度拡散層 10……TiN層 11……層間絶縁膜 12……AL合金配線 28……TiSi2層 30……TiN層
は従来の製造方法による半導体装置の断面図である。 １……半導体基板 ２……分離用酸化膜 ３……ゲート酸化膜 ４……リンドープポリシリコン ５……モリブデンシリサイド ６……低濃度拡散層 ７……サイドウオール酸化膜 ８……TiSi2層 ９……高濃度拡散層 10……TiN層 11……層間絶縁膜 12……AL合金配線 28……TiSi2層 30……TiN層
Claims (1)
- 【請求項１】ソース領域、ドレイン領域及びゲート電極
を構成要素とする半導体装置の製造方法において、 （ａ）半導体基板に絶縁膜を介して前記ゲート電極を形
成する工程、 （ｂ）前記ゲート電極の両端部の側面に側壁絶縁膜を形
成する工程、 （ｃ）前記ゲート電極を有する前記半導体基板上に金属
膜を堆積する工程、 （ｄ）前記ゲート電極及び前記側壁絶縁膜が、形成され
ていない半導体基板上に金属シリサイド膜を形成する工
程、 （ｅ）1000℃以上の窒素雰囲気中でランプアニールによ
る熱処理を施すことにより前記金属シリサイド膜の表面
を窒化することにより金属窒化膜を形成する工程、 （ｆ）前記金属窒化膜及び前記金属シリサイド膜を通し
て、ソース及びドレイン領域を形成するための不純物を
導入する工程、 （ｇ）前記半導体基板上に絶縁膜を形成する工程、 （ｈ）1000℃以上のランプアニールによる熱処理によ
り、前記不純物を活性化させ前記ソース及びドレイン領
域を形成する工程、 （ｉ）前記ソース及びドレイン領域上の前記絶縁膜にコ
ンタクトホールを形成する工程、 （ｊ）前記絶縁膜上及び前記コンタクトホール中に配線
層を形成する工程、 とを、少なくとも有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61046717A JPH0744271B2 (ja) | 1986-03-04 | 1986-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61046717A JPH0744271B2 (ja) | 1986-03-04 | 1986-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62204573A JPS62204573A (ja) | 1987-09-09 |
| JPH0744271B2 true JPH0744271B2 (ja) | 1995-05-15 |
Family
ID=12755094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61046717A Expired - Lifetime JPH0744271B2 (ja) | 1986-03-04 | 1986-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744271B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697667B2 (ja) * | 1983-10-21 | 1994-11-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPS61137367A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH0716000B2 (ja) * | 1985-10-25 | 1995-02-22 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
-
1986
- 1986-03-04 JP JP61046717A patent/JPH0744271B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62204573A (ja) | 1987-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5350698A (en) | Multilayer polysilicon gate self-align process for VLSI CMOS device | |
| US5231038A (en) | Method of producing field effect transistor | |
| KR100203343B1 (ko) | 반도체장치및그의제조방법 | |
| JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
| JPH0535576B2 (ja) | ||
| JPH0212835A (ja) | 半導体装置およびその製造方法 | |
| US6096647A (en) | Method to form CoSi2 on shallow junction by Si implantation | |
| JPH0716000B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| NL1006872C2 (nl) | Methode voor het maken van een zelfrichtende silicidelaag. | |
| JPH0697667B2 (ja) | 半導体装置の製造方法 | |
| JPH0744271B2 (ja) | 半導体装置の製造方法 | |
| US6284611B1 (en) | Method for salicide process using a titanium nitride barrier layer | |
| JP2001185506A (ja) | 半導体装置の製造方法 | |
| KR20000042854A (ko) | 반도체 소자의 금속배선 형성방법 | |
| EP0407202A2 (en) | Manufacturing semiconductor devices | |
| KR0176197B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| KR100333647B1 (ko) | 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| KR960013635B1 (ko) | 트렌치형 캐패시터와 트랜지스터 연결을 위한 반도체 장치의 제조방법 | |
| JPH06204418A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0897173A (ja) | 半導体装置の製造方法 | |
| JP2668380B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |