JPH0748147B2 - Manufacturing method of active matrix substrate - Google Patents
Manufacturing method of active matrix substrateInfo
- Publication number
- JPH0748147B2 JPH0748147B2 JP1036827A JP3682789A JPH0748147B2 JP H0748147 B2 JPH0748147 B2 JP H0748147B2 JP 1036827 A JP1036827 A JP 1036827A JP 3682789 A JP3682789 A JP 3682789A JP H0748147 B2 JPH0748147 B2 JP H0748147B2
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- electrode
- transistor
- pixel electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は画像表示装置に関するものであり、とりわけア
クティブマトリクス編成の画像表示装置において有効な
点欠陥の検出及び補修が可能となるアクティブマトリク
ス基板の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device, and more particularly, to a method for manufacturing an active matrix substrate which enables effective detection and repair of point defects in an image display device of active matrix organization. It is about.
従来の技術 近年の微細加工技術、液晶材料及び実装技術等を進歩に
より2〜6インチ程度の小さなサイズではあるが、液晶
パネルで実用上支障ないテレビジョン画像が商用ベース
で得られるようになってきた。液晶パネルを構成する2
枚のガラス板の一方にRGBの着色層を形成しておくこと
によりカラー表示も容易に実現され、また絵素毎にスイ
ッチング素子を内蔵させた、いわゆるアクティブ型の液
晶パネルではクロストークも少なくかつ高いコントラス
ト比を有する画像が保証される。2. Description of the Related Art Advances in fine processing technology, liquid crystal materials, and packaging technology in recent years have made it possible to obtain a television image on a commercial base, which is a small size of about 2 to 6 inches, but is practically unproblematic for a liquid crystal panel. It was Configure the LCD panel 2
Color display is easily realized by forming an RGB colored layer on one of the glass plates, and a so-called active type liquid crystal panel with a built-in switching element for each picture element has less crosstalk. Images with a high contrast ratio are guaranteed.
このような液晶パネルは、走査線としては120−240本、
信号線としては240−720本程度のマトリクス編成が標準
的で、例えば第5図に示すように液晶パネル1を構成す
る一方のガラス基板2上にマトリクス状にスイッチング
素子と絵素電極を形成してアクティブマトリクス基板を
構成し、このアクティブマトリクス基板2上に形成され
た走査線の電極端子群6に駆動信号を供給する半導体集
積回路チップ3を直接接続するCOG(Chip−On−Glass)
方式や、例えばポリイミド系樹脂薄膜をベースとし、金
メッキされた銅箔の端子群(図示せず)を有する接続フ
ィルム4を信号線の電極端子群5に接着剤で圧接しなが
ら固定する方式などの実装手段によって電気信号を画像
表示部に供給している。ここでは便宜上二つの実装方式
を同時に図示しているが、実際にはいずれかの実装方式
が選ばれることは言うまでもない。なお、7、8は液晶
パネル1中央の画像表示部と信号線及び走査線の電極端
子群5、6との間を接続する配線路で、必ずしも電極端
子群と同じ導電材で構成される必要はない。Such a liquid crystal panel has 120-240 scanning lines,
A standard matrix of 240-720 signal lines is used. For example, as shown in FIG. 5, switching elements and picture element electrodes are formed in a matrix on one glass substrate 2 constituting a liquid crystal panel 1. COG (Chip-On-Glass) for directly connecting the semiconductor integrated circuit chip 3 that supplies a drive signal to the electrode terminal group 6 of the scanning lines formed on the active matrix substrate 2
Or a method of fixing a connection film 4 having a terminal group (not shown) of gold-plated copper foil on the basis of a polyimide-based resin thin film as a base while pressing the electrode terminal group 5 of the signal line with an adhesive. An electric signal is supplied to the image display unit by the mounting means. Here, for convenience, two mounting methods are illustrated at the same time, but it goes without saying that either mounting method is actually selected. Numerals 7 and 8 are wiring paths for connecting between the image display portion in the center of the liquid crystal panel 1 and the electrode terminal groups 5 and 6 of the signal line and the scanning line, which are not necessarily made of the same conductive material as the electrode terminal group. There is no.
同図において、9は全ての絵素に共通の透明導電性の対
向電極を有するもう1枚のガラス基板で、2枚のガラス
基板2、9は石英ファイバやプラスチック・ビーズ等の
スペーサによって所定の距離を隔てて形成され、その間
隙はシール材と封口材で封止された閉空間になってお
り、閉空間には液晶が充填されている。カラー表示を実
現するには、ガラス板9の閉空間側に着色層と称する染
料または顔料のいずれか一方もしくは両方を含む有機薄
膜が被着されて色表示機能が与えられるのでガラス基板
9はカラーフィルタと呼ばれる。そして液晶材の性質に
よってはガラス基板9の上面またはガラス基板2の下面
のいずれかもしくは両面上に偏光板が貼付され、液晶パ
ネル1は電気光学素子として機能する。In the figure, 9 is another glass substrate having a transparent conductive counter electrode common to all picture elements, and two glass substrates 2 and 9 are predetermined by a spacer such as quartz fiber or plastic beads. Formed with a distance, the gap is a closed space sealed with a sealing material and a sealing material, and the closed space is filled with liquid crystal. In order to realize a color display, an organic thin film containing one or both of a dye or a pigment called a coloring layer is attached to the closed space side of the glass plate 9 to provide a color display function, and thus the glass substrate 9 is colored. Called a filter. Depending on the properties of the liquid crystal material, a polarizing plate is attached to either the upper surface of the glass substrate 9 or the lower surface of the glass substrate 2 or both surfaces, and the liquid crystal panel 1 functions as an electro-optical element.
第6図は、スイッチング素子として絶縁ゲート型トラン
ジスタ10を絵素毎に配置したアクティブ型液晶パネルの
等価回路図である。実線で描かれた素子は一方のガラス
基板2上に、そして破線で描かれた素子はもう一方のガ
ラス基板9上に形成されている。走査線11と信号線12
は、例えば非晶質シリコンを半導体層とし、シリコン窒
化膜(Si3N4)をゲート絶縁膜とする薄膜トランジスタ1
0の形成と同時にガラス基板2上に作製される。液晶セ
ル13はガラス基板2上に形成された透明導電性の絵素電
極14と、カラーフィルタ9上に形成された同じく透明導
電性の対向電極15と、2枚のガラス板で構成された閉空
間を満たす液晶とで構成され、電気的にはコンデンサと
同じ扱いを受ける。なお、液晶分子を所定の方向に整列
させるためには配向膜を対抗電極上と絵素電極上に形成
する必要があるが、ここではその詳細については説明を
省略する。FIG. 6 is an equivalent circuit diagram of an active liquid crystal panel in which an insulated gate transistor 10 is arranged as a switching element for each pixel. The element drawn by the solid line is formed on one glass substrate 2, and the element drawn by the broken line is formed on the other glass substrate 9. Scan line 11 and signal line 12
Is a thin film transistor 1 using, for example, amorphous silicon as a semiconductor layer and a silicon nitride film (Si 3 N 4 ) as a gate insulating film.
Simultaneously with the formation of 0, it is formed on the glass substrate 2. The liquid crystal cell 13 includes a transparent conductive pixel electrode 14 formed on the glass substrate 2, a transparent conductive counter electrode 15 formed on the color filter 9, and a closed glass plate composed of two glass plates. It is composed of liquid crystal that fills the space, and is electrically treated like a capacitor. In addition, in order to align the liquid crystal molecules in a predetermined direction, it is necessary to form an alignment film on the counter electrode and the pixel electrode, but the detailed description thereof is omitted here.
着色された感光性ゼラチンまたは着色性感光樹脂等より
なる着色層は先述したように、カラーフィルタ9の閉空
間側で絵素電極に対応してRGBの三原色で所定の配列に
従って配置されている。全ての絵素電極に共通の対抗電
極15は着色層の存在による電圧配分損失を避けるために
は着色層上に形成される。As described above, the colored layer made of colored photosensitive gelatin or colored photosensitive resin is arranged in the three primary colors RGB corresponding to the pixel electrodes on the closed space side of the color filter 9 according to a predetermined arrangement. The counter electrode 15 common to all the pixel electrodes is formed on the coloring layer in order to avoid voltage distribution loss due to the presence of the coloring layer.
なお、第6図において蓄積容量16はアクティブ型の液晶
パネルとしては必ずしも必須の構成要素とは限らない
が、駆動用信号源の利用効率の向上、浮遊寄生容量の障
害の抑制及び高温動作時の画像のちらつき(フリッカ)
防止等には効果的存在で適宜採用される。17はすべての
蓄積容量16に共通する導電路で、一般的には対抗電極15
と導電路17は接続して使用される。In FIG. 6, the storage capacitor 16 is not always an essential component for an active liquid crystal panel, but it improves the utilization efficiency of the driving signal source, suppresses the stray parasitic capacitance failure, and operates at high temperature. Image flicker
It is effective for prevention and is appropriately adopted. 17 is a conductive path common to all storage capacitors 16, typically the counter electrode 15
And the conductive path 17 are connected and used.
周知のごとく、画像表示装置は人間の視覚という高感度
のセンサによって識別される対象であるから各種の画像
欠陥に対しては非常に厳しい制約があり、線欠陥は言う
に及ばず、点欠陥に於いてもCRTとの比較では非常に苦
しく、換言すれば歩留まりが低く、作りにくいデバイス
と言えよう。歩留まりが極めて高くなり、無検査に近い
状態でアクティブ型の液晶パネルが提供されるように
は、更なる技術開発を必要とし、いましばらく時間がか
かるであろうし、シリコン系の半導体プロセスと類似の
製造方法が継続される限りに於いては、幾ら歩留まりが
向上しても100%良品と言うことは有り得ないであろ
う。As is well known, since an image display device is an object that is identified by a highly sensitive sensor, which is human vision, there are very severe restrictions on various image defects, not to mention line defects but point defects. Even in that case, it is very difficult to compare with CRT, in other words, it is a device with low yield and difficult to make. Further technological development will be needed in order for the yield to become extremely high and active type liquid crystal panels to be provided in a state close to that of non-inspection, and it will take some time, and similar to the silicon-based semiconductor process. As long as the manufacturing method is continued, no matter how much the yield is improved, it cannot be said to be 100% non-defective product.
線欠陥は文字通り画面上で線状に現われる欠陥で、その
発生理由は明確に以下に述べる原因に起因して生じる。
それは、(1)走査線または信号線が途中で断線した、
(2)走査線または信号線に電気信号が到達していな
い、(3)走査線と信号線が短絡している、(4)複数
の走査線または信号線が短絡している、等が主たる要因
である。A line defect is a defect that appears as a line on the screen, literally, and the reason for its occurrence is clearly caused by the causes described below.
(1) The scanning line or the signal line was broken on the way,
Mainly, (2) an electric signal does not reach the scanning line or the signal line, (3) the scanning line and the signal line are short-circuited, (4) a plurality of scanning lines or the signal line is short-circuited, etc. It is a factor.
このような線欠陥は2枚のガラス板を貼り合わせて液晶
パネル化する前段階においても、すなわちアクティブマ
トリクス基板の状態でも比較的検出が容易であり、しか
も救済によって見かけ上無欠陥化することも可能であ
る。例えば、断線に対しては走査線や信号線等の電極線
に対して正規の接続に加えて他端から救済線を経由して
同一の信号を加えればよく、走査線と信号線の短絡に対
しては短絡箇所をレーザ等で切断していずれかの電極線
の断線に転化してしまえば断線と同等の処置が可能だか
らである。Such a line defect is relatively easy to detect even before the two glass plates are bonded to each other to form a liquid crystal panel, that is, even in the state of the active matrix substrate, and the defect can be apparently made defect-free. It is possible. For example, in the case of disconnection, in addition to normal connection to electrode lines such as scanning lines and signal lines, the same signal may be applied from the other end via a relief line. On the other hand, if the short-circuited portion is cut with a laser or the like and converted into a broken wire of any of the electrode wires, a treatment equivalent to the broken wire can be performed.
一方、点欠陥の検査については、半導体メモリに例える
とフルビットの検査に相当し、デバイスの構造によって
も異なるが、一般的に言って検査時間は長くかつ困難と
なることは想像に難くない。事実、現時点では最終工程
に於ける画像検査時に品質面から点欠陥についてもチェ
ックしているのが実状で、製造工程の途中で点欠陥を有
効に検出し得るような検査機は未だ実用化されていな
い。画質の向上のためにも点欠陥を減少させることは緊
急の課題である。On the other hand, the point defect inspection is equivalent to a full-bit inspection when compared to a semiconductor memory, and although it varies depending on the device structure, it is not hard to imagine that the inspection time is generally long and difficult. In fact, at the present time, it is the fact that point defects are also checked from the aspect of quality at the time of image inspection in the final process, and an inspection machine that can effectively detect point defects during the manufacturing process has not yet been put to practical use. Not not. It is an urgent task to reduce the point defects to improve the image quality.
第7図は、以上のような点欠陥の表示画像に及ぼす影響
を低減させるために実施された第1の改善策の一例の等
価回路を示す。これは、単位絵素を構成するスイッチン
グ素子である絶縁ゲート型トランジスタと絵素電極とを
複数個(第7図では2個)に分割して配置し、少なくと
も一組の絶縁ゲート型トランジスタと絵素電極とによる
表示機能の確保を図ろうとするものである。この改善策
においては複数個の絵素電極が正常に動作している周囲
の絵素と比較すると、電気信号による制御が不能な点欠
陥による表示画質の低下が緩和されることは容易に理解
されよう。また緩和の度合は絵素の分割数が大きいほど
効果的である。しかしながら、分割数を増やすと素子の
分離のためのスペースが表示に寄与しなくなり、開口率
の低下は免れないので自ずと制約を受けることは明らか
である。加えてノーマリ・ブラックの表示方式の場合に
は白点欠陥は緩和されるとは言っても無信号時には常時
点灯しているので、絵素がよほど小さくない限り非常に
目立ち、黒点欠陥の緩和度合と比較すると効果が低く評
価されるのは止むを得ない。FIG. 7 shows an equivalent circuit of an example of a first improvement measure implemented to reduce the influence of the above point defect on the display image. This is because an insulated gate type transistor, which is a switching element that constitutes a unit pixel, and a pixel electrode are divided into a plurality (two in FIG. 7) and arranged, and at least one set of insulated gate type transistors and picture elements is arranged. This is intended to ensure the display function with the element electrodes. It is easy to understand that in this improvement measure, the deterioration of the display image due to the point defect that cannot be controlled by the electric signal is alleviated as compared with the surrounding pixel in which the plurality of pixel electrodes are normally operating. See. The degree of relaxation is more effective as the number of divided picture elements is larger. However, when the number of divisions is increased, the space for separating the elements does not contribute to the display, and the reduction of the aperture ratio is inevitable, so that it is obviously restricted. In addition, although the white spot defect is alleviated in the case of the normally black display method, it is always lit when there is no signal, so it is very noticeable unless the pixel is very small, and the degree of relaxation of the black spot defect is high. It is unavoidable that the effect is evaluated low compared with.
第7図の構成では第8図に示したように単位絵素を一行
おきに半ピッチずらし、カラーフィルタ上のRGBの着色
層の配列をデルタ(三角)配置とすることが容易で、絵
素数が少ない場合でも見かけ上の解像力を確保できる利
点が挙げられる。欠点としては二組のどちらが表示機能
を失っているかが、液晶パネル化しなければ識別できな
いことである。In the configuration shown in FIG. 7, it is easy to shift the unit picture elements every other row by half a pitch as shown in FIG. 8 and arrange the RGB colored layers on the color filter in a delta (triangle) arrangement. There is an advantage that the apparent resolution can be secured even when the number is small. The disadvantage is that which of the two sets loses the display function cannot be identified unless a liquid crystal panel is used.
第9図は、第2の改造策の等価回路を示す。これは、単
位絵素内に2個の絶縁ゲート型トランジスタ10−1、10
−2を対角に配置し、2個の絶縁ゲート型トランジスタ
で一つの絵素電極13を共有して駆動するものである。利
点としては、何れかの絶縁ゲート型トランジスタに電流
供給能力の低下が発生した場合でも正常な方で絵素電極
への書き込みが保たれる。また2個の絶縁ゲート型トラ
ンジスタは直列に閉ループを構成し、外部から電気的に
絶縁ゲート型トランジスタの電気特性を検査できるの
で、何れかの絶縁ゲート型トランジスタのスイッチ機能
が失われ常時ON状態となった場合にはレーザ等の切断手
段で正規の配線から切り放せば上述した場合と同様の対
応が可能となっている。FIG. 9 shows an equivalent circuit of the second modification. This is two insulated gate transistors 10-1 and 10 in a unit pixel.
-2 are arranged diagonally, and one pixel electrode 13 is shared by two insulated gate transistors and driven. As an advantage, writing to the pixel electrode is maintained in the normal direction even when the current supply capability of any of the insulated gate transistors decreases. In addition, the two insulated gate transistors form a closed loop in series, and the electrical characteristics of the insulated gate transistor can be electrically inspected from the outside. In this case, if it is cut off from the regular wiring with a cutting means such as a laser, the same measure as described above can be taken.
上記改善策の欠点としてはまず、カラー画像表示の場合
に第10図に示したように着色層の配置が斜め配置に限定
され、絵素数が少ない場合には干渉縞が目立ち易いこと
である。次に厳密な意味では、絶縁ゲート型トランジス
タに電流供給能力の低下が発生した絵素では正常な書き
込みが行なわれておらず、隣接する絵素の色信号で視覚
的に欺いているために高品位の画像とはなり難いことで
あろう。従ってテレビジョン画像としては容認されて
も、文字・図形を表示対象とするOA用のディスプレイと
しては疑問が残る。The drawbacks of the above improvement measures are that the arrangement of the colored layers is limited to the oblique arrangement as shown in FIG. 10 in the case of displaying a color image, and the interference fringes are conspicuous when the number of picture elements is small. Next, in a strict sense, normal writing is not performed in the picture element in which the current supply capability of the insulated gate transistor has deteriorated, and it is visually deceptive due to the color signal of the adjacent picture element. It will be difficult to obtain a quality image. Therefore, even if it is acceptable as a television image, there remains a doubt as a display for OA that displays characters and figures.
発明が解決しようとする課題 上述した第1の改善策においては、スイッチング素子で
ある絶縁ゲート型トランジスタを複数個配置して電流能
力の低下に対して冗長度を持たせても、絶縁ゲート型ト
ランジスタの内部短絡による制御不能に対してはアクテ
ィブマトリクス基板状態では検出が出来ず、結局は液晶
パネル化して画像表示を行なわければ白点欠陥の存在を
検出できないため、本質的な課題を解決出来たとは言え
ない。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention In the above-mentioned first improvement measure, even if a plurality of insulated gate transistors, which are switching elements, are arranged to provide redundancy with respect to reduction in current capacity, the insulated gate transistors are provided. The problem that cannot be controlled due to an internal short-circuit cannot be detected in the active matrix substrate state, and eventually the presence of white spot defects cannot be detected if an image is displayed on a liquid crystal panel. I can't say.
また、液晶パネルにレーザを照射して内部短絡を有する
絶縁ゲート型トランジスタを絵素電極から切り離すこと
により、成功率は低いが白点欠陥を黒点欠陥に転換する
ことも可能であるが、絶縁ゲート型トランジスタが複数
個配置されている場合、何れの絶縁ゲート型トランジス
タに内部短絡が存在するか分からなければ全く無意味で
ある。Also, by irradiating the liquid crystal panel with a laser to separate the insulated gate transistor having an internal short circuit from the pixel electrode, it is possible to convert a white dot defect into a black dot defect although the success rate is low. When a plurality of type transistors are arranged, it is completely meaningless unless it is known which insulated gate type transistor the internal short circuit exists.
第2の改善策においては、点欠陥が発生した場合に正規
の色信号で表示されない欠点までは補正できず、更なる
改善が必要である。またこの場合に絵素電極を単に分割
するだけでは絶縁ゲート型トランジスタが閉ループを構
成せず、第1の改善例と同様の欠点を有することにな
り、分割しても絵素電極がつながっている場合には分割
する意味がない。In the second improvement measure, even when a point defect occurs, a defect that is not displayed with a regular color signal cannot be corrected, and further improvement is required. Further, in this case, the insulated gate transistor does not form a closed loop by simply dividing the pixel electrode, which has the same drawbacks as in the first improved example. Even if the pixel electrode is divided, the pixel electrodes are connected. There is no point in splitting it.
課題を解決するための手段 本発明は上記した現状に鑑みなされたもので、スイッチ
ング素子である絶縁ゲート型トランジスタの電気的特性
の評価がアクティブマトリクス基板上で可能となるよう
に、走査線と信号線との交点毎に2組の絶縁ゲート型ト
ランジスタと絵素電極を対角に配置し、除去可能な配線
材を用いて2個の駆動用の絶縁ゲート型トランジスタ相
互間に仮の電気的接続を与えておいて絶縁ゲート型トラ
ンジスタの電気検査を行い、点欠陥の主原因である特性
不良の絶縁ゲート型トランジスタの位置を検知する。そ
して特性不良の位置と種類の情報により判断してパネル
組み立て工程に当該のアクティブマトリクス基板を進め
るかどうか決定する。パネル組み立て工程への進行に先
立ち、除去可能な配線材で形成された仮の接続と正規の
配線に悪影響を及ぼさないように解除し、さらにレーザ
等の切断手段を用いて内部短絡を有する様な特性不良を
絶縁ゲート型トランジスタと絵素電極との接続を解除す
ることにより、点欠陥の補修がなされたアクティブマト
リクス基板を得るものである。Means for Solving the Problems The present invention has been made in view of the above-mentioned current situation, and scan lines and signals are provided so that the electrical characteristics of an insulated gate transistor, which is a switching element, can be evaluated on an active matrix substrate. Two sets of insulated gate transistors and pixel electrodes are diagonally arranged at each intersection with a line, and a temporary electrical connection is made between the two insulated gate transistors for driving using removable wiring materials. Then, the insulated gate transistor is electrically inspected to detect the position of the defective insulated gate transistor which is the main cause of point defects. Then, it is determined based on the information on the position and type of the characteristic defect whether or not to advance the active matrix substrate in the panel assembling process. Prior to proceeding to the panel assembly process, the temporary connection made of removable wiring material and the normal wiring are released so as not to adversely affect the normal wiring, and further, there is an internal short circuit by using a cutting means such as a laser. By disconnecting the insulated gate transistor and the pixel electrode from the defective characteristic, an active matrix substrate in which point defects are repaired is obtained.
さらに改善された製造方法においては、絵素電極の形成
を2個の絶縁ゲート型トランジスタの電気検査終了後に
行ない、特性不良の絶縁ゲート型トランジスタを選択的
に除外して正常な絶縁ゲート型トランジスタのみに絵素
電極を形成することにより点欠陥の発生を極めて高い精
度で抑制することが可能となる。In a further improved manufacturing method, the pixel electrode is formed after the electrical inspection of the two insulated gate transistors is completed, and the defective insulated gate transistors are selectively excluded so that only normal insulated gate transistors are formed. By forming the pixel electrode on the pixel electrode, it becomes possible to suppress the generation of point defects with extremely high accuracy.
作用 駆動用の絶縁ゲート型トランジスタは閉ループを構成す
るように、2個の絶縁ゲート型トランジスタ相互間で除
去可能な配線材を用いて仮接続された状態でアクティブ
マトリクス基板として形成されている。従って、全ての
絶縁ゲート型トランジスタは外部から電気的に独立して
そのトランジスタ特性を検査することが可能である。そ
こで、特性不良や内部短絡を有する駆動用の絶縁ゲート
型トランジスタと絵素電極とを分離することによって点
欠陥の緩和もしくは抑制が推進される。仮接続に用いら
れた配線材は絶縁ゲート型トランジスタの電気検査終了
後に他の素子に影響を与えないように選定された食刻方
法で除去されるので2次的な不良は発生しない。The insulating gate type transistor for driving is formed as an active matrix substrate in a state of being temporarily connected using a removable wiring material between the two insulating gate type transistors so as to form a closed loop. Therefore, it is possible to inspect the transistor characteristics of all insulated gate transistors electrically independently from the outside. Therefore, the insulating gate type transistor for driving which has a defective characteristic or an internal short circuit is separated from the pixel electrode to promote the mitigation or suppression of the point defect. Since the wiring material used for the temporary connection is removed by an etching method selected so as not to affect other elements after the electrical inspection of the insulated gate transistor is completed, a secondary defect does not occur.
実 施 例 第1図は本発明の第1の実施例におけるアクティブマト
リクス構成の液晶パネルの等価回路である。第9図の従
来例との比較からも分かるように、(n,m)番地の第1
の絶縁ゲート型トランジスタ10−1のドレイン電極と
(n+1,m+1)番地の第2の絶縁ゲート型トランジス
タ10−2のドレイン電極との間に接続線20が形成された
状態のアクティブマトリクス基板を一旦、検査工程で電
気的に検査する。絶縁ゲート型トランジスタの電気検査
終了後に、例えば接続線20を含んで形成された開口部21
内の接続線を部分的に除去する等の手段によって、絵素
電極と絶縁ゲート型トランジスタとよりなる一組が独立
する。Practical Example FIG. 1 is an equivalent circuit of a liquid crystal panel having an active matrix configuration according to the first example of the present invention. As can be seen from the comparison with the conventional example in FIG. 9, the first address (n, m)
Once the active matrix substrate in which the connection line 20 is formed between the drain electrode of the insulated gate transistor 10-1 and the drain electrode of the second insulated gate transistor 10-2 at the address (n + 1, m + 1) , Electrical inspection in the inspection process. After the electrical inspection of the insulated gate transistor is completed, for example, the opening 21 formed including the connection line 20.
A pair of the pixel electrode and the insulated gate transistor is independent by means such as partially removing the connection line inside.
絶縁ゲート型トランジスタ10はスイッチング素子として
液晶セル13を交流的に充放電する機能を有し、ソースと
ドレインを一意的に定義することは出来ないが、ここで
は慣習上映像信号を供給する意味で信号線に接続された
方をソースとし、絵素電極に接続された方をドレインと
定義しておく。The insulated gate transistor 10 has a function of alternatingly charging and discharging the liquid crystal cell 13 as a switching element, and its source and drain cannot be uniquely defined, but here it is customary to supply a video signal. The one connected to the signal line is defined as the source, and the one connected to the pixel electrode is defined as the drain.
第1図の回路構成によれば、(n,m)番地の走査線と信
号線に接続された(n,m)番地の第1の駆動用絶縁ゲー
ト型トランジスタ10−1は、接続線20を経由して(n+
1,m+1)番地の走査線と信号線に接続された(n+1,m
+1)番地の第2の絶縁ゲート型トランジスタ10−2と
ドレインを共通にする閉ループを構成している。従っ
て、2本の信号線12(m)と12(m+1)との間に直流
電圧を印加し、かつそこを流れる電流値を測定しておけ
ば、2本の走査線11(n)と走査線11(n+1)に印加
する直流電圧の大きさで二つの絶縁ゲート型トランジス
タの良否判定が可能である。例えば、走査線11(n)に
第1の絶縁ゲート型トランジスタ10−1が十分ONするに
足る電圧を印加し、走査線11(n+1)には第2の絶縁
ゲート型トランジスタ10−2がONしない電圧を印加した
時に信号線12(m)と12(m+1)との間に電流が流れ
ていれば第2の絶縁ゲート型トランジスタ10−2のソー
スとドレインとが短絡していることが分かる。また、確
率的には極めて低いのであるが、2本の走査線にオンし
ない電圧を印加しているにもかかわらず電流が流れてい
ればどちらの絶縁ゲート型トランジスタもソースとドレ
インとが短絡していることが分かるからである。このよ
うに2本ずつ走査線と信号線を組み合わせていけば全て
の第1の絶縁ゲート型トランジスタと第2の絶縁ゲート
型トランジスタの特性と内部短絡を検査することが出来
る。According to the circuit configuration of FIG. 1, the first driving insulated gate transistor 10-1 at the address (n, m) connected to the scanning line and the signal line at the address (n, m) is connected to the connection line 20. Via (n +
(N + 1, m) connected to the scan line and signal line at address 1, m + 1
A closed loop having a common drain with the second insulated gate transistor 10-2 at address +1) is formed. Therefore, if a DC voltage is applied between the two signal lines 12 (m) and 12 (m + 1) and the current value flowing therethrough is measured, the scanning with the two scanning lines 11 (n) The quality of the two insulated gate transistors can be determined by the magnitude of the DC voltage applied to the line 11 (n + 1). For example, a voltage sufficient to turn on the first insulated gate transistor 10-1 is applied to the scanning line 11 (n), and the second insulated gate transistor 10-2 is turned on to the scanning line 11 (n + 1). If a current flows between the signal lines 12 (m) and 12 (m + 1) when a voltage that does not apply is applied, it can be seen that the source and drain of the second insulated gate transistor 10-2 are short-circuited. . Also, although stochastic is extremely low, the source and drain of both of the insulated gate transistors are short-circuited as long as a current is flowing though a voltage that does not turn on is applied to the two scanning lines. Because you can see that In this way, if the scanning lines and the signal lines are combined two by two, the characteristics and internal short circuit of all the first insulated gate type transistors and the second insulated gate type transistors can be inspected.
絶縁ゲート型トランジスタ10の故障モードとしては大別
して、1)所定のゲート電圧に対してドレイン電流が小
さい、2)ドレイン電流が常時流れ過ぎる、3)ゲート
とドレインが短絡(漏洩)している、4)ゲートとソー
スが短絡(漏洩)している、の4項目を挙げることがで
きる。ノーマリ・ブラックの表示方式の画像表示では、
1)の場合は黒点欠陥となり、2)と3)の場合は白点
欠陥となり、4)の場合には十字状の線欠陥となる。The failure modes of the insulated gate transistor 10 are roughly classified into 1) the drain current is small with respect to a predetermined gate voltage, 2) the drain current constantly flows too much, 3) the gate and the drain are short-circuited (leakage), 4) There are four items, that is, the gate and the source are short-circuited (leakage). In the image display of the normally black display method,
In the case of 1), it becomes a black dot defect, in the cases of 2) and 3) it becomes a white dot defect, and in the case of 4), it becomes a cross-shaped line defect.
1)の場合に基板毎に不規則に発生する点欠陥の原因と
しては、絵素電極、絶縁ゲート型トランジスタ及びソー
ス・ドレイン配線相互間の電気的接触が不安定であると
か失われた場合と、半導体層の欠除によって絶縁ゲート
型トランジスタの機能が十分に発揮されない場合とがあ
る。また2)の場合は絶縁ゲート型トランジスタのOFF
時のソース・ドレイン間のリーク電流が大きすぎる場合
とソースとドレインとが短絡している場合とがあるが、
前者は半導体層の膜質異常として全ての絶縁ゲート型ト
ランジスタに共通して発生するので基板毎に不規則に発
生する点欠陥の原因とはなり得ず、モニタトランジスタ
等の検査によって別途管理する必要がある。In the case of 1), the cause of the point defects irregularly occurring on each substrate is that the electrical contact between the pixel electrode, the insulated gate transistor and the source / drain wiring is unstable or lost. In some cases, the function of the insulated gate transistor may not be sufficiently exhibited due to the lack of the semiconductor layer. In case 2), the insulated gate transistor is turned off.
There are cases where the leakage current between the source and drain is too large and there is a case where the source and drain are short-circuited.
The former, which occurs as an abnormal film quality of the semiconductor layer in all insulated gate transistors, cannot cause point defects that occur irregularly on each substrate, and it is necessary to separately manage it by inspecting the monitor transistor. is there.
絶縁ゲート型トランジスタの不良を全てその発生番地共
々知ることが出来れば、予め設定された判断基準により
良品、不良品、再生可能品としてパネル組み立て工程へ
の進行が決定され、高価なカラーフイルタを無駄に消費
することを回避できる。第1の実施例では駆動用絶縁ゲ
ート型トランジスタを単位絵素内に2個有しているの
で、再生可能な故障モードとしては3)と4)の短絡に
対してレーザ等の切断手段により、白点欠陥を黒点欠陥
に転換する処置が対象となる。4)の短絡は走査線か信
号線かの何れかを切断して断線に転化しなければなら
ず、断線に対する救済法も同時に用意する必要があるこ
とは言うまでもない。If all the defects of the insulated gate transistor can be known together with the generation address, the progress to the panel assembling process is determined as a good product, a defective product, or a recyclable product according to preset judgment criteria, and an expensive color filter is wasted. It can be avoided to consume. Since the unit pixel includes two driving insulated gate transistors in the first embodiment, as a reproducible failure mode, a cutting means such as a laser is used for the short circuit of 3) and 4). The target is a treatment for converting a white spot defect into a black spot defect. Needless to say, in the short circuit of 4), either the scanning line or the signal line must be cut to be converted into a disconnection, and a method for relieving the disconnection must be prepared at the same time.
絶縁ゲート型トランジスタの構造や製造方法は、まだ確
立したとは言い難い現状で、したがってアクティブマト
リクス基板の構造と製造方法も種々考えられるが、第1
図に対応したパターン配置図の一例を第2図に示す。信
号線12から、例えばAlよりなるソース配線22及び、ドレ
イン配線23が分岐されている。ドレイン配線28は絶縁層
下の絵素電極14とは絶縁層に形成された開口部24を介し
て接続されている。第1と第2の絶縁ゲート型トランジ
スタ10−1、10−2のドレイン電極または絵素電極との
接続20は、走査線11と同一工程で形成された例えばCrよ
りなる接続パターン25を配置し、接続パターン25上の絶
縁層に形成された開口部26、27を介してドレイン配線23
と、隣接する絵素電極14−1との間で行なわれている。
接続20の解除は開口部26、27と同時に形成された接続パ
ターン25上の開口部21によって露出しているCrを硝酸セ
リウムを主成分とするCr食刻液で除去することによって
達成される。Cr食刻液はPH5−6と酸性度が低く、Alよ
りなる信号線やソース・ドレイン配線を侵食することは
ない。It is difficult to say that the structure and manufacturing method of the insulated gate transistor have been established yet. Therefore, various structures and manufacturing methods of the active matrix substrate are conceivable.
An example of the pattern layout diagram corresponding to the figure is shown in FIG. A source line 22 and a drain line 23 made of, for example, Al are branched from the signal line 12. The drain wiring 28 is connected to the pixel electrode 14 below the insulating layer through an opening 24 formed in the insulating layer. The connection 20 between the drain electrode or the pixel electrode of the first and second insulated gate transistors 10-1 and 10-2 is formed by the connection pattern 25 made of, for example, Cr and formed in the same step as the scanning line 11. , The drain wiring 23 through the openings 26 and 27 formed in the insulating layer on the connection pattern 25.
And the adjacent picture element electrode 14-1.
The release of the connection 20 is achieved by removing the Cr exposed by the opening 21 on the connection pattern 25 formed at the same time as the openings 26, 27 with a Cr etching liquid containing cerium nitrate as a main component. The Cr etching liquid has a low acidity of PH5-6 and does not corrode the signal line and source / drain wiring made of Al.
絵素電極14とドレイン配線23が開口部24を経由して接続
されるのではなく、直接接続されるような構造ももちろ
ん可能であり、接続パターン25を走査線11とは異なった
材質で構成することも可能であるが、製造工程数が増加
しない意味では上記したプロセスが最適である。A structure in which the pixel electrode 14 and the drain wiring 23 are directly connected instead of being connected via the opening 24 is also possible, and the connection pattern 25 is made of a material different from that of the scanning line 11. Although it is possible to do so, the above-mentioned process is optimal in the sense that the number of manufacturing steps does not increase.
第3図には本発明の第2の実施例に対応した単位絵素の
パターン配置図を示す。FIG. 3 shows a pattern layout diagram of a unit picture element corresponding to the second embodiment of the present invention.
第2図の接続パターン25に対応して接続パターン28が、
第1と第2の絶縁ゲート型トランジスタのドレイン配線
間を接続してアクティブ基板が製作される。上述したよ
うに外部から電気信号を加えて全ての絶縁ゲート型トラ
ンジスタの特性を測定した後に、接続パターン28上に形
成された開口部21内の接続パターン材を除去して第1、
第2の絶縁ゲート型トランジスタ10−1、10−2を独立
させる。その後絵素電極14−1、14−2を形成するわけ
であるが、特性不良の絶縁ゲート型トランジスタと絵素
電極とが電気的な接続を回避されて点欠陥となるのを緩
和するには二つの方法がある。The connection pattern 28 corresponds to the connection pattern 25 of FIG.
An active substrate is manufactured by connecting the drain wirings of the first and second insulated gate transistors. As described above, after applying the electric signal from the outside to measure the characteristics of all the insulated gate transistors, the connection pattern material in the opening 21 formed on the connection pattern 28 is removed first,
The second insulated gate transistors 10-1 and 10-2 are made independent. After that, the pixel electrodes 14-1 and 14-2 are formed. To alleviate the point defect by avoiding the electrical connection between the defectively insulated gate transistor and the pixel electrode. There are two ways.
一つの方法は、絶縁ゲート型トランジスタ10−1、10−
2のドレイン配線をレーザ等の切断手段により除去して
おいてから絵素電極14−1、14−2を形成するもので、
これは絶縁ゲート型トランジスタの電気検査時に並行し
て実施することができる長所を有するが、レーザ照射時
に発生する副作用、例えば飛散した物質が他の場所で短
絡を起こしたり、突起を生じる恐れが皆無とは言えな
い。One method is to use insulated gate transistors 10-1, 10-
The second drain wiring is removed by a cutting means such as a laser, and then the pixel electrodes 14-1 and 14-2 are formed.
This has the advantage that it can be performed in parallel during electrical testing of insulated gate transistors, but there is no risk of side effects that occur during laser irradiation, such as scattered substances causing short circuits or protrusions elsewhere. It can not be said.
別の方法は、絶縁ゲート型トランジスタの電気検査結果
に基づいて欠落部を有する絵素電極14−1、14−2を形
成し、絶縁ゲート型トランジスタ10−1、10−2と絵素
電極14−1、14−2との接続を回避するものである。こ
れは、絵素電極の選択的形成にあたりポジ型の感光性樹
脂を採用し、絶縁ゲート型トランジスタの電気検査結果
に対応したスポット露光を行なうことによって容易に実
施できる。絶縁ゲート型トランジスタの電気検査結果を
スポット露光時に使用できるように保存し転送する煩わ
しさはあるが、レーザ切断のように副作用が発生する恐
れは皆無である。Another method is to form the pixel electrodes 14-1 and 14-2 having a missing portion on the basis of the electrical inspection result of the insulated gate transistor, and then to form the insulated gate transistors 10-1 and 10-2 and the pixel electrode 14 -1, 14-2 to avoid the connection. This can be easily performed by adopting a positive type photosensitive resin in the selective formation of the pixel electrodes and performing spot exposure corresponding to the electrical inspection result of the insulated gate transistor. Although it is troublesome to store and transfer the electrical inspection result of the insulated gate transistor so that it can be used at the time of spot exposure, there is no possibility of causing side effects such as laser cutting.
第3図では絶縁ゲート型トランジスタの電気検査後に絵
素電極を形成することを明示するために、絵素電極は点
線で示している。また29は絶縁ゲート型トランジスタの
ドレイン電極であり、絵素電極とのオーミック接触が確
保されるような材質や構造でなければならないことは言
うまでもないだろう。In FIG. 3, the pixel electrodes are shown by dotted lines in order to clearly show that the pixel electrodes are formed after the electrical inspection of the insulated gate transistor. It goes without saying that 29 is the drain electrode of the insulated gate transistor and must be of a material and structure that ensures ohmic contact with the pixel electrode.
第4図は本発明の各実施例におけるアクティブ基板に対
応したカラー・フィルタ上の着色層の配置図で、第10図
との比較からも分かるよう対角に位置した二つの着色層
で一つの画素を構成するため、干渉縞が視覚的に目立ち
にくくなっている。FIG. 4 is a layout view of the colored layers on the color filter corresponding to the active substrate in each embodiment of the present invention. As can be seen from the comparison with FIG. 10, two colored layers located diagonally are one. Since the pixels are formed, the interference fringes are visually inconspicuous.
発明の効果 以上述べたごとく、本発明によれば、液晶パネルを構成
するアクティブマトリクス基板の製作にあたり、点欠陥
の主原因となる駆動用の絶縁ゲート型トランジスタを電
気的に全数検査可能とするために走査線と信号線との交
差点毎に二組の絶縁ゲート型トランジスタと絵素電極を
配置し、二組の絶縁ゲート型トランジスタが閉ループを
構成するように絶縁ゲート型トランジスタのドレイン電
極が除去可能な配線材で接続されて形成される点にあ
り、さらに進歩した製作方法として絶縁ゲート型トラン
ジスタの電気検査後に不良の絶縁ゲート型トランジスタ
を除外して絵素電極を形成している。この結果、まずア
クティブマトリクス基板を液晶パネル化する前に点欠陥
の発生状況を概略推測することが可能となり、高価なカ
ラーフイルタを無駄に使用する損失を回避できてその工
業的な価値は計り知れないものである。また単位画素を
二組の絶縁ゲート型トランジスタと絵素電極とで構成す
ることにより、点欠陥の緩和が促進される。更に対角に
位置した二つの着色層で一つの画素を構成できるため、
干渉縞が視覚的に目立ちにくくなっている。最も進歩し
た形においては特性不良の絶縁ゲート型トランジスタで
駆動される絵素電極は表示能力を失っているので、点欠
陥の緩和はさらに促進されている。また点欠陥発生部に
おいても表示画質の色再現性は確保されている等の優れ
た効果が得られた。EFFECTS OF THE INVENTION As described above, according to the present invention, it is possible to electrically inspect all insulated gate transistors for driving, which are the main cause of point defects, in manufacturing an active matrix substrate that constitutes a liquid crystal panel. Two sets of insulated gate transistors and pixel electrodes are arranged at each intersection of the scanning line and the signal line, and the drain electrodes of the insulated gate transistors can be removed so that the two sets of insulated gate transistors form a closed loop. The pixel electrode is formed by excluding defective insulated gate type transistors after electrical inspection of the insulated gate type transistors as a further advanced manufacturing method. As a result, it is possible to roughly estimate the occurrence of point defects before converting the active matrix substrate into a liquid crystal panel, avoid the loss of wasted expensive color filters, and its industrial value is immeasurable. There is no such thing. Further, by forming the unit pixel with two sets of insulated gate transistors and pixel electrodes, the relaxation of point defects is promoted. Furthermore, because one pixel can be composed of two colored layers located diagonally,
The interference fringes are visually inconspicuous. In the most advanced form, the pixel electrode driven by the poorly-insulated insulated gate transistor loses its display capability, so that the alleviation of point defects is further promoted. In addition, excellent effects such as ensuring color reproducibility of display image quality at the point defect occurrence portion were obtained.
第1図は本発明の第1の実施例におけるアクティブマト
リクス基板の等価回路図、第2図は同実施例における単
位絵素内のパターン配置図、第3図は本発明の第2の実
施例におけるパターン配置図、第4図は本発明の各実施
例に対応したカラーフィルタ上の着色層の配置図、第5
図は液晶パネルへの実装手段を示す斜視図、第6図は従
来のアクティブ型の液晶パネルの等価回路図、第7図は
点欠陥に対する第1の改善策における液晶パネルの等価
回路図、第8図は同カラーフィルタ上の着色層の配置
図、第9図は点欠陥に対する第2の改善策における液晶
パネルの等価回路図、第10図は同カラーフィルタ上の着
色層の配置図である。 1……液晶パネル、2……アクティブマトリクス基板、
9……カラーフィルタ、10……絶縁ゲート型トランジス
タ、11……走査線、12……信号線、13……液晶セル、14
……絵素電極、15……対抗電極、20……接続線、21……
開口部、22……ソース配線、23……ドレイン配線、25、
28……接続パターン、29……ドレイン電極。FIG. 1 is an equivalent circuit diagram of an active matrix substrate according to the first embodiment of the present invention, FIG. 2 is a pattern layout diagram within a unit pixel in the same embodiment, and FIG. 3 is a second embodiment of the present invention. FIG. 4 is a layout view of patterns in FIG. 4, FIG. 4 is a layout view of colored layers on a color filter corresponding to each embodiment of the present invention, and FIG.
FIG. 6 is a perspective view showing mounting means on a liquid crystal panel, FIG. 6 is an equivalent circuit diagram of a conventional active type liquid crystal panel, and FIG. 7 is an equivalent circuit diagram of a liquid crystal panel in a first improvement measure against point defects. FIG. 8 is a layout view of the colored layer on the color filter, FIG. 9 is an equivalent circuit diagram of the liquid crystal panel in the second improvement measure against the point defect, and FIG. 10 is a layout view of the colored layer on the color filter. . 1 ... Liquid crystal panel, 2 ... Active matrix substrate,
9 ... Color filter, 10 ... Insulated gate type transistor, 11 ... Scan line, 12 ... Signal line, 13 ... Liquid crystal cell, 14
…… Pixel electrode, 15 …… Counter electrode, 20 …… Connecting wire, 21 ……
Opening, 22 …… Source wiring, 23 …… Drain wiring, 25,
28 …… connection pattern, 29 …… drain electrode.
Claims (4)
点毎にゲート電極とソース電極とを共通にする第1と第
2の二組の駆動用絶縁ゲート型トランジスタと絵素電極
とを形成し、(n,m)番地の第1の絶縁ゲート型トラン
ジスタのドレイン電極または絵素電極と(n+1,m+
1)番地の第2の絶縁ゲート型トランジスタのドレイン
電極または絵素電極とを除去可能な配線材で接続し、各
絶縁ゲート型トランジスタの電気的検査を行い、検査終
了後に前記接続の解除及び特性不良の駆動用絶縁ゲート
型トランジスタと絵素電極との接続の解除を行うことを
特徴とするアクティブマトリクス基板の製造方法。1. A pair of first and second driving insulated gate transistors and a pixel for sharing a gate electrode and a source electrode at each intersection of a scanning line (nth) and a signal line (mth). An electrode, and a drain electrode or pixel electrode of the first insulated gate transistor at address (n, m) and (n + 1, m +
1) The drain electrode or picture element electrode of the second insulated gate type transistor at the address is connected by a removable wiring material, each insulated gate type transistor is electrically inspected, and after the inspection is completed, the connection is released and the characteristics are A method for manufacturing an active matrix substrate, characterized in that the connection between a defective driving insulated gate transistor and a pixel electrode is released.
点毎にゲート電極とソース電極とを共通にする第1と第
2の二組の駆動用絶縁ゲート型トランジスタを形成し、
(n,m)番地の第1の絶縁ゲート型トランジスタのドレ
イン電極と(n+1,m+1)番地の第2の絶縁ゲート型
トランジスタのドレイン電極とを除去可能な配線材で接
続し、各絶縁ゲート型トランジスタの電気的検査を行
い、検査終了後に前記接続を解除するとともに、特性不
良の駆動用絶縁ゲート型トランジスタを除く全ての絶縁
ゲート型トランジスタに対応する絵素電極を形成するこ
とを特徴とするアクティブマトリクス基板の製造方法。2. A pair of first and second driving insulated gate transistors having a common gate electrode and source electrode are formed at each intersection of a scanning line (nth) and a signal line (mth). ,
The drain electrode of the first insulated gate type transistor at the address (n, m) and the drain electrode of the second insulated gate type transistor at the address (n + 1, m + 1) are connected by a removable wiring material, and each insulated gate type The transistor is electrically inspected, the connection is released after the inspection is completed, and the pixel electrodes corresponding to all the insulated gate type transistors except the driving insulated gate type transistor with defective characteristics are formed. Matrix substrate manufacturing method.
ジスタとが接続しないように、その絵素電極の一部を欠
除して形成することを特徴とする請求項2記載のアクテ
ィブマトリクス基板の製造方法。3. The active matrix substrate according to claim 2, wherein a part of the pixel electrode is formed so as not to connect the pixel electrode to the insulated gate transistor having a poor characteristic. Manufacturing method.
ジスタとが接続しないように特性不良の絶縁ゲート型ト
ランジスタを正規の配線からレーザ照射によって分離し
た後、絵素電極を形成することを特徴とする請求項2記
載のアクティブマトリクス基板の製造方法。4. The pixel electrode is formed after the defective insulating gate transistor is separated from the normal wiring by laser irradiation so that the pixel electrode and the defective insulating gate transistor are not connected to each other. The method for manufacturing an active matrix substrate according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036827A JPH0748147B2 (en) | 1989-02-15 | 1989-02-15 | Manufacturing method of active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036827A JPH0748147B2 (en) | 1989-02-15 | 1989-02-15 | Manufacturing method of active matrix substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02214894A JPH02214894A (en) | 1990-08-27 |
| JPH0748147B2 true JPH0748147B2 (en) | 1995-05-24 |
Family
ID=12480578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1036827A Expired - Fee Related JPH0748147B2 (en) | 1989-02-15 | 1989-02-15 | Manufacturing method of active matrix substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748147B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100890022B1 (en) | 2002-07-19 | 2009-03-25 | 삼성전자주식회사 | LCD and its driving method |
-
1989
- 1989-02-15 JP JP1036827A patent/JPH0748147B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02214894A (en) | 1990-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI385453B (en) | Liquid crystal display device | |
| KR19990083581A (en) | Liquid Crystal pannel and Method of manufacturing the same | |
| JPH11142888A (en) | Liquid crystal display device and inspection method thereof | |
| JPH0933874A (en) | Liquid crystal display device and manufacturing method thereof | |
| CN102073176A (en) | Display panel and display device | |
| KR20070110166A (en) | Array substrate and liquid crystal display device having same | |
| JPH0416930A (en) | Active matrix type display device | |
| JPH079521B2 (en) | Method of manufacturing active matrix substrate capable of detecting and repairing point defects | |
| JPH0748147B2 (en) | Manufacturing method of active matrix substrate | |
| JP3210234B2 (en) | Liquid crystal display panel manufacturing method | |
| JPH0324524A (en) | Active matrix display device | |
| JP2760459B2 (en) | Active matrix type substrate | |
| JPH02264224A (en) | Manufacture of active matrix substrate capable of spot defect detection and repair | |
| JPH0359534A (en) | liquid crystal display device | |
| JP2618520B2 (en) | Method for manufacturing active matrix liquid crystal display device | |
| US20050140865A1 (en) | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same | |
| JP3235618B2 (en) | Liquid crystal display panel manufacturing method | |
| JP3446729B2 (en) | Liquid crystal image display device, its inspection method and its manufacturing method | |
| JP2584073B2 (en) | Inspection method for color liquid crystal image display device | |
| JP3182024B2 (en) | Inspection method for liquid crystal image display device | |
| JPH0778673B2 (en) | Matrix-type image display device inspection device and its short-circuit inspection method, short-circuit defect repair method, point defect inspection method | |
| JPH0437823A (en) | Active matrix type display device | |
| JPH06289426A (en) | Method of modifying active matrix display device | |
| JP2713475B2 (en) | Method for manufacturing two-terminal active matrix substrate | |
| JPH0419618A (en) | Production of active matrix type display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |