JPH0748752B2 - Method of configuring communication control processor - Google Patents
Method of configuring communication control processorInfo
- Publication number
- JPH0748752B2 JPH0748752B2 JP63033962A JP3396288A JPH0748752B2 JP H0748752 B2 JPH0748752 B2 JP H0748752B2 JP 63033962 A JP63033962 A JP 63033962A JP 3396288 A JP3396288 A JP 3396288A JP H0748752 B2 JPH0748752 B2 JP H0748752B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- processing
- communication control
- primitive
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004891 communication Methods 0.000 title claims description 12
- 238000012545 processing Methods 0.000 claims description 41
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はISDNユーザ・網インタフェース・Dチャネル信
号プロトコルLAPDに代表される通信制御処理装置におけ
る装置の構成方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of use] The present invention relates to a method of configuring an apparatus in a communication control processing apparatus represented by an ISDN user / network interface / D channel signal protocol LAPD.
従来この種の通信処理方式はTTC標準「ユーザ・網イン
タフェース、ISDNユーザ・網インタフェース」JT−Q92
0、JT−Q921社団法人電信電話技術委員会に示されてい
る様にLAPD(Link Access Procedure on the D channe
l)に代表されるデータリンクレイヤ仕様はその隣接下
位層である物理レイヤ(レイヤ1)にインタフェースし
対向装置から又は対向装置へのビットストリームを送受
信し、フラグ検出し、フレーム検出、フレームチェック
シーケンス(FCS)チェック及び各フィールド分解等を
行なう低位レベルの処理と各フィールドの中味よりリン
ク管理、順序制御、誤り制御等の高位レベルの処理とに
大別できる。Conventionally, this type of communication processing method is the TTC standard "user / network interface, ISDN user / network interface" JT-Q92.
0, JT-Q921 LAPD (Link Access Procedure on the D channe
The data link layer specification typified by l) interfaces with the physical layer (Layer 1) that is the lower layer adjacent to the data link layer, transmits and receives a bit stream from or to the opposite device, detects a flag, detects a frame, and checks a frame (FCS) checking and field decomposition, etc. can be roughly classified into low level processing such as link management, order control, error control, etc., based on the contents of each field.
そしてこれを実現する通信制御処理装置は「ISDN加入者
線信号処理装置、特願昭59−169952」に示されている様
に前者の下位レベル処理をハードウェアで後者の高位レ
ベル処理をファームウェアにて実現し、機能分担してい
た。第2図は従来の通信制御処理装置の一構成例を示し
たものである。同図において信号処理部(SIG)は、各
加入者毎のデータリンクチャネル(以下Dチャネルとい
う)を図示してない多重化装置(MUX)を介してm個多
重化して入出し、これらのチャネルの論理的終端とな
る。A communication control processing device that realizes this, as shown in "ISDN subscriber line signal processing device, Japanese Patent Application No. 59-169952", uses the former lower level processing in hardware and the latter higher level processing in firmware. It was realized and the function was shared. FIG. 2 shows a configuration example of a conventional communication control processing device. In the figure, a signal processing unit (SIG) multiplexes and enters m data link channels (hereinafter referred to as D channels) for each subscriber via a multiplexer (MUX) not shown, and these channels Is the logical end of.
この信号方式LAP・Dにおいては、Dチャネル上を伝達
される情報は開始及び終了を示す2つのフラグにはさま
れ、その中を次の4つのフィールドに分解されている。
つまりアドレスフィールド,コントロールフィールド,
インフォメーションフィールド,及びフレームチェック
シーケンス(FCS)である。アドレスフィールドは、加
入者、又は端末(D−TEL)の識別情報が示され、コン
トロールフィールドは送受されるフレームの形式を示す
情報と、そのフレームの規則性,順番性を示す情報が示
され、この内容をチェックすることにより手順の正常性
が確認される。インフォメーションフィールドは上位装
置に送受される情報であり、上位装置とはプリミティブ
の交換により情報の送受を行なう。フレームチェックシ
ーケンス(FCS)は授受されたデータのビット誤りを検
出する方式であり、一定の演算方式により送信側でフレ
ームチェックシーケンス(FCS)パターンを生成し、受
信側ではフレームチェックシーケンス(FCS)を含めた
演算を行なうことにより、一定の剰余結果を得ることに
より正常性を確認する。これらの処理のうち上位装置と
のプリミティブはその論理的インタフェース条件を詳し
く規定しておらず、CCITTではその概念のみを規定し、
詳しいインタフェース条件は、各種システムに依存して
定められるものとしている。In this signaling system LAP.D, the information transmitted on the D channel is sandwiched by two flags indicating the start and end, and is divided into the following four fields.
That is, address fields, control fields,
Information field and frame check sequence (FCS). The address field shows the identification information of the subscriber or the terminal (D-TEL), the control field shows the information showing the format of the frame to be transmitted and received, and the information showing the regularity and order of the frame, The normality of the procedure is confirmed by checking this content. The information field is information transmitted / received to / from the host device, and information is exchanged with the host device by exchanging primitives. Frame check sequence (FCS) is a method to detect bit errors in transmitted / received data. The transmitting side generates a frame check sequence (FCS) pattern by a certain calculation method, and the receiving side uses a frame check sequence (FCS). The normality is confirmed by obtaining a certain residual result by performing the included calculation. Of these processes, the primitive with the higher-level device does not specify the logical interface conditions in detail, and CCITT specifies only that concept.
Detailed interface conditions are defined depending on various systems.
第2図において受信演算回路2及び送信演算回路3は送
受する情報のフラグの生成,検出によるフレーム成分の
生成抽出及びフレームチェックシーケンス(FCS)パタ
ーンの生成とチェックする回路である。そしてこの演算
回路に入出力すべきフレーム情報は受信バッファ4及び
送信バッファ5にて一時的に蓄積される。In FIG. 2, a reception arithmetic circuit 2 and a transmission arithmetic circuit 3 are circuits for generating and extracting a flag of information to be transmitted and received, generating and extracting a frame component by detection, and generating and checking a frame check sequence (FCS) pattern. The frame information to be input / output to / from the arithmetic circuit is temporarily stored in the reception buffer 4 and the transmission buffer 5.
フレーム情報内のフィールドの解析と手順の正常性の確
認は信号処理部(SIG)1内に設けられたマイクロプロ
セッサ6にて行なわれる。そして、これらの処理起動、
情報の送受は信号処理部(SIG)1外部の処理部8のコ
ントロールによりインタフェース回路7を介して行なわ
れる。The microprocessor 6 provided in the signal processing unit (SIG) 1 analyzes the field in the frame information and confirms the normality of the procedure. And start these processes,
Information is transmitted and received through the interface circuit 7 under the control of the processing unit 8 outside the signal processing unit (SIG) 1.
しかしながら、上記構成の装置ではファームウェア規模
が非常に大きくなり、2つの機能ブロックであるファー
ムウェアとハードウェアのブロック間インタフェースを
疎結合化するのが難しい。システムの要求に従って、適
用可能部分を用いて流通性や汎用性を高めることが非常
に難しくなっている。However, in the apparatus having the above configuration, the firmware scale is very large, and it is difficult to loosely couple the interface between the two functional blocks, the firmware and the hardware block. According to the requirements of the system, it becomes very difficult to improve the distribution and versatility by using the applicable parts.
本発明は以上述べたレイヤ2部分の流通性を高め、他シ
ステムへも容易に適用できる装置を提供することを目的
とする。It is an object of the present invention to provide a device that enhances the flowability of the layer 2 portion described above and can be easily applied to other systems.
本発明はレイヤ2部分のハードウェア、ファームウェア
という機能分割又は機能分担をハードウェア、ファーム
ウェア構成にとらわれない機能分割又は機能分担とし、
それぞれを疎結合化することによりコンポネント化、部
品化、マクロセル化が可能な構成とした通信制御処理方
式である。In the present invention, the function division or function allotment of the layer 2 hardware and firmware is regarded as the function division or function allotment independent of the hardware and firmware configurations,
This is a communication control processing method in which components, components, and macrocells can be formed by loosely coupling them.
レイヤ2(データリンクレイヤ)は上位装置であるレイ
ヤ3から処理要求があると、先ずレイヤ3インタフェー
ス部12で受けその要求内容を判定し、複数の処理部I〜
n中から実行を担務する処理部例えば処理部1を選定
し、該処理部1を起動する。When the layer 2 (data link layer) receives a processing request from the layer 3, which is a higher-level device, the layer 3 interface unit 12 first receives the request content and determines the content of the request.
A processing unit that takes charge of execution, for example, the processing unit 1 is selected from among n and the processing unit 1 is activated.
処理部1〜nはプリミティブ(隣接レイヤ間の情報授受
手順)単位の内容を実行するよう構成されており、前記
処理部1は担務内容を共通部のデータや制御によって実
行する。当該実行を終了すると、その旨レイヤ1インタ
フェース部を介してレイヤ1へ回答する。The processing units 1 to n are configured to execute contents in units of primitives (information transfer procedure between adjacent layers), and the processing unit 1 executes duties contents by data and control of the common unit. When the execution is completed, the fact is answered to the layer 1 through the layer 1 interface unit.
以下本発明の実施例を図にしたがって詳細に説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図はレイヤ2部分の処理分割の1例を示すものであ
る。レイヤ2の処理を機能面より分割すると、同図
(a)に示す如くシステムの固有機能部分であるシステ
ム依存部と、CCITT勧告準拠機能である勧告内容依存部
の複数機能に分割することができる。更に勧告内容依存
部は、共通データや、制御機能を有する共通部と、プリ
ミティブ単位に処理機能を分割することが可能である。
従来のハードウェアとファームウェアの分割を横方向の
分割とみれば本例は処理単位の分割であることから縦方
向の分割といえる。FIG. 1 shows an example of processing division of the layer 2 portion. When the processing of layer 2 is divided from the functional aspect, it can be divided into a plurality of functions, a system dependent part which is a unique function part of the system and a recommendation content dependent part which is a CCITT recommendation compliant function as shown in FIG. . Further, the recommendation content dependent part can divide the processing function into primitive units from the common data and the common part having the control function.
If the conventional division of hardware and firmware is considered to be horizontal division, it can be said to be vertical division because this example is division of processing units.
各分割された機能単位は従来のものが一定レベルでファ
ームウェア・ハードウェアインタフェース面が存在した
のに対し、本例はその機能内容に応じて自由にインタフ
ェース面を設定できる。従って各機能単位毎に最適なフ
ァームウェア、ハードウェアの分担を決定することがで
き、容易にコンポネント化が可能である。第1図(b)
はレイヤ2部分の機能分割ブロック図である。本実施例
は図(a)の機能分担をベースに処理装置の機能ブロッ
クを表わしたものである。レイヤ2(データリンクレイ
ヤ)10における処理開始のトリガは、レイヤ1インタフ
ェース部11を介して相手装置からのフレーム信号又はレ
イヤ3インタフェース部12を経由して上位レイヤからの
いずれかである。本レイヤ2(データリンクレイヤ)10
の外部とのインタフェース部は前記レイヤ1インタフェ
ース部11、レイヤ3インタフェース部12の他に保守試験
部13があり、これら3つのインタフェース部で外部から
の処理要求トリガを受け付け、それらがどのような処理
を要求しているかを判定し該要求を担務する処理部15−
i(1in)を起動する。例えば要求が処理部15−
1の担務する内容であれば処理部15−1は所定の担務内
容を実行し、完了すると該当インタフェース部を介して
回答先へ報告する。While each divided functional unit has a firmware / hardware interface side at a constant level in the conventional one, this example allows the interface side to be freely set according to the function contents. Therefore, the optimal allocation of firmware and hardware can be determined for each functional unit, and the components can be easily formed. Fig. 1 (b)
FIG. 3 is a block diagram showing functional division of a layer 2 portion. The present embodiment represents the functional blocks of the processing device based on the functional division of FIG. The trigger for starting processing in the layer 2 (data link layer) 10 is either a frame signal from the partner device via the layer 1 interface unit 11 or an upper layer via the layer 3 interface unit 12. This layer 2 (data link layer) 10
The external interface section includes a maintenance test section 13 in addition to the layer 1 interface section 11 and the layer 3 interface section 12, and these three interface sections accept processing request triggers from the outside and what kind of processing is performed. Processing unit 15-which determines whether or not
Start i (1 in). For example, the request is the processing unit 15-
If the content is No. 1, the processing unit 15-1 executes the predetermined business content, and when completed, reports to the respondent via the corresponding interface unit.
共通部14は、処理部15−1〜15−nに共通に使われるデ
ータ等の集合である。例えば各リンク毎に保持する必要
がある送信状態変数V(S)、受信状態変数V(R)な
らびに確認状態変数V(A)等各種状態変数、状態番号
である。The common unit 14 is a set of data and the like commonly used by the processing units 15-1 to 15-n. For example, various status variables such as a transmission status variable V (S) , a reception status variable V (R), and a confirmation status variable V (A) that need to be held for each link, and status numbers.
次に処理部15−1〜15−nをどのように機能分割するか
について述べる。第3図は隣接レイヤ間の情報授受を示
すプリミティブ一覧である。本レイヤ2と他のレイヤ2
と隣接する各レイヤとの交信は論理的にこのプリミティ
ブを用いて行なわれる。例えば第3図のNo.2では、レイ
ヤ3からレイヤ2に対するデータリンク設定に関するプ
リミティブである。このプリミティブは「要求」「表
示」「応答」「確認」の4つの種別により構成される。
ここで「要求」は上位レイヤが下位レイヤにあるサービ
ス(動作)を要求するものであり、「表示」は下位レイ
ヤが何らかのサービス(動作)を実行したものを表示す
るものである。「応答」は相手装置からの要求に対する
応答を下位レイヤに要求するものであり、「確認」は要
求に対する下位レイヤへレスポンスとして上位レイヤに
確認応答するものである。Next, how to divide the functions of the processing units 15-1 to 15-n will be described. FIG. 3 is a primitive list showing information exchange between adjacent layers. This layer 2 and other layers 2
Communication with each layer adjacent to is logically performed using this primitive. For example, No. 2 in FIG. 3 is a primitive relating to data link setting from layer 3 to layer 2. This primitive is composed of four types of "request", "display", "response", and "confirm".
Here, "request" is for requesting a service (operation) in which the upper layer is in the lower layer, and "display" is for displaying what the lower layer has performed some service (operation). The “response” is for requesting the lower layer to respond to the request from the partner device, and the “confirmation” is for confirming the lower layer to the upper layer as a response to the request.
第4図は処理区切を示すブロック図であり、同図(a)
では2つの例を示す。いずれもマルチフレーム動作状態
設定に関する処理である。FIG. 4 is a block diagram showing processing division, and FIG.
Here are two examples. Both are processes relating to multi-frame operation state setting.
先ず処理I 20はレイヤ3(ネットワークレイヤ)21から
のプリミティブ「DL−設定−要求」にてマルチフレーム
動作状態設定を要求されたときに対する処理の機能ブロ
ックで、第4図(b)に示す様に種々の内部処理、即ち
「各種内部パラメータクリア」、「UA受信待状態に移行
など」を行なったのちSABMコマンド(拡張形非同期平衡
モードコマンド)を対向装置II 17のレイヤ2(データ
リンクレイヤ)23に送信するため、レイヤ1(物理レイ
ヤ)18に対して「PH−データー要求プリミティブ」を送
信して処理を完了する。処理II 24は処理I 20の相手側
での処理に対応するもので「PH−データー表示プリミテ
ィブ」により処理II 24が起動され、各種内部パラメー
タのクリアなど内部処理を行ったのちレイヤ3(ネット
ワークレイヤ)25へ「DL−設定−表示プリミティブ」
を、又レイヤ1(物理レイヤ)22に「PH−データー要求
プリミティブ」を送信して処理を完了する。First, the process I 20 is a functional block of the process when the multi-frame operation state setting is requested by the primitive “DL-set-request” from the layer 3 (network layer) 21, as shown in FIG. 4 (b). After performing various internal processes such as "clear various internal parameters" and "go to UA reception waiting state", execute SABM command (extended asynchronous balanced mode command) Layer 2 (data link layer) of the opposite device II 17 In order to transmit to 23, the "PH-data request primitive" is transmitted to the layer 1 (physical layer) 18, and the processing is completed. The process II 24 corresponds to the process on the other side of the process I 20, and the process II 24 is started by the “PH-data display primitive”, and after performing internal processes such as clearing various internal parameters, the layer 3 (network layer). ) Go to 25 "DL-Setting-Display Primitive"
And the "PH-data request primitive" to the layer 1 (physical layer) 22 to complete the process.
このようにプリミティブ単位に処理I〜nの1つが割当
てられコマンド内容により各種プリミティブが実行され
る。In this way, one of the processes I to n is assigned to each primitive, and various primitives are executed according to the command content.
以上説明した様に、レイヤ2部分の機能分割をファーム
ウェアとハードウェアを一体としてとらえ機能分割を行
ったので、各分割処理装置単位の部品化、コンポートネ
ント化、あるいはマクロセル化等、部品としての流通性
を高める手法が容易に導入できる。またレイヤ2部分の
各機能ブロックを単機能化することができるため適当な
機能単位の部品を容易に設計、製造することが可能であ
る。As described above, since the function division of the layer 2 part is performed by grasping the firmware and hardware as a unit, the division of each division processing device unit, componentization, or macrocell distribution is performed as a component. A method of enhancing the property can be easily introduced. Further, since each functional block of the layer 2 portion can be made into a single function, it is possible to easily design and manufacture a component of an appropriate functional unit.
第1図は本発明のレイヤ2部分の機能分割図、第2図は
従来の通信制御処理装置、第3図はプリミティブ一覧、
第4図は処理区切図である。 1……信号処理部、10,19,23……レイヤ2、11……レイ
ヤ1インタフェース部、12……レイヤ3インタフェース
部、13……保守試験部、14……共通部、15−1〜15−n
……処理部1〜n、16……装置I、17……装置II、18,2
2……レイヤ1、20……処理I、21,25……レイヤ3、24
……処理II、26……伝送媒体。FIG. 1 is a functional division diagram of a layer 2 portion of the present invention, FIG. 2 is a conventional communication control processing device, FIG. 3 is a primitive list,
FIG. 4 is a processing section diagram. 1 ... Signal processing unit, 10, 19, 23 ... Layer 2, 11 ... Layer 1 interface unit, 12 ... Layer 3 interface unit, 13 ... Maintenance test unit, 14 ... Common unit, 15-1 to 15-1 15-n
...... Processing units 1 to n, 16 …… Device I, 17 …… Device II, 18,2
2 ... Layer 1, 20 ... Process I, 21, 25 ... Layer 3, 24
…… Process II, 26 …… Transmission medium.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲垣 敏彦 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭62−117050(JP,A) 特開 昭61−107452(JP,A) 特開 昭59−117357(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshihiko Inagaki 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (56) References JP-A-62-117050 (JP, A) JP-A-SHO 61-107452 (JP, A) JP-A-59-117357 (JP, A)
Claims (1)
伝送手順(HDLC)を適用する通信制御処理装置の構成方
法において、 前記通信制御処理の機能をプリミティブ単位に分割し、
プリミティブ処理単位を別々の機能ブロックとして構成
したことを特徴とする通信制御処理装置の構成方法。1. A method of configuring a communication control processing device applying a high-level data transmission procedure (HDLC) as a communication means with an opposite device, wherein the function of the communication control processing is divided into primitive units,
A method for configuring a communication control processing device, characterized in that primitive processing units are configured as separate functional blocks.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033962A JPH0748752B2 (en) | 1988-02-18 | 1988-02-18 | Method of configuring communication control processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033962A JPH0748752B2 (en) | 1988-02-18 | 1988-02-18 | Method of configuring communication control processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01209841A JPH01209841A (en) | 1989-08-23 |
| JPH0748752B2 true JPH0748752B2 (en) | 1995-05-24 |
Family
ID=12401120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033962A Expired - Lifetime JPH0748752B2 (en) | 1988-02-18 | 1988-02-18 | Method of configuring communication control processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748752B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947521B2 (en) | 2002-03-05 | 2007-07-25 | 富士通株式会社 | Communication device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107452A (en) * | 1984-10-30 | 1986-05-26 | Fujitsu Ltd | Communication processing method |
| JPH0616275B2 (en) * | 1985-11-15 | 1994-03-02 | 松下電送株式会社 | Protocol processor |
-
1988
- 1988-02-18 JP JP63033962A patent/JPH0748752B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01209841A (en) | 1989-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5740368A (en) | Method and apparatus for providing information on a managed peripheral device to plural agents | |
| GB2198018A (en) | Simultaneous data communication | |
| US5561766A (en) | Cross-connecting system for making line connections between high-speed lines and low-speed lines and between high-speed lines and capable of detecting a line-connection error | |
| JPH0748752B2 (en) | Method of configuring communication control processor | |
| US4930103A (en) | Data transmission method in a digital transmission network and apparatus for implimenting same | |
| EP0325327B1 (en) | Method of asynchronous duplex data communication between two stations relating to specific services to be performed through a common communication channel, and stations for carrying out the method | |
| KR960013971B1 (en) | Attendant console interface device and its operation method of medium capacity private exchange | |
| JP3343905B2 (en) | HDLC high-speed communication system | |
| JPH01209842A (en) | Configuration method for communication control processor | |
| JP2000134277A (en) | Communication link automatic identification method and system | |
| KR100193857B1 (en) | Credit card inquiry device and method using external Hangul processor | |
| JPS6148256A (en) | Processor of isdn subscriber line signal | |
| JPH04307853A (en) | Communication device | |
| KR100276725B1 (en) | How to handle billing data at high speed in an exchange system | |
| US7106754B1 (en) | Application programming interface for modem and ISDN processing | |
| JP2721290B2 (en) | Communication control device | |
| KR0136952B1 (en) | Method of exchanging the data between a client and a server | |
| CN119697161A (en) | Intelligent address allocation method and communication system | |
| JPH01248851A (en) | Heterogeneous terminal communication system | |
| JPH02162867A (en) | Isdn terminal communication system | |
| JPH106619A (en) | Printer connection apparatus | |
| JPH0514433A (en) | Call setting control method for ISDN terminal | |
| JPH03101451A (en) | Isdn terminal equipment | |
| JPH02119350A (en) | Facsimile communication system | |
| JPH04225643A (en) | Communication controlling system for information processor |