JPH0748752B2 - 通信制御処理装置の構成方法 - Google Patents
通信制御処理装置の構成方法Info
- Publication number
- JPH0748752B2 JPH0748752B2 JP63033962A JP3396288A JPH0748752B2 JP H0748752 B2 JPH0748752 B2 JP H0748752B2 JP 63033962 A JP63033962 A JP 63033962A JP 3396288 A JP3396288 A JP 3396288A JP H0748752 B2 JPH0748752 B2 JP H0748752B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- processing
- communication control
- primitive
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004891 communication Methods 0.000 title claims description 12
- 238000012545 processing Methods 0.000 claims description 41
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はISDNユーザ・網インタフェース・Ｄチャネル信
号プロトコルLAPDに代表される通信制御処理装置におけ
る装置の構成方法に関する。
号プロトコルLAPDに代表される通信制御処理装置におけ
る装置の構成方法に関する。
従来この種の通信処理方式はTTC標準「ユーザ・網イン
タフェース、ISDNユーザ・網インタフェース」JT−Q92
0、JT−Q921社団法人電信電話技術委員会に示されてい
る様にLAPD（Link Access Procedure on the D channe
l）に代表されるデータリンクレイヤ仕様はその隣接下
位層である物理レイヤ（レイヤ１）にインタフェースし
対向装置から又は対向装置へのビットストリームを送受
信し、フラグ検出し、フレーム検出、フレームチェック
シーケンス（FCS）チェック及び各フィールド分解等を
行なう低位レベルの処理と各フィールドの中味よりリン
ク管理、順序制御、誤り制御等の高位レベルの処理とに
大別できる。
タフェース、ISDNユーザ・網インタフェース」JT−Q92
0、JT−Q921社団法人電信電話技術委員会に示されてい
る様にLAPD（Link Access Procedure on the D channe
l）に代表されるデータリンクレイヤ仕様はその隣接下
位層である物理レイヤ（レイヤ１）にインタフェースし
対向装置から又は対向装置へのビットストリームを送受
信し、フラグ検出し、フレーム検出、フレームチェック
シーケンス（FCS）チェック及び各フィールド分解等を
行なう低位レベルの処理と各フィールドの中味よりリン
ク管理、順序制御、誤り制御等の高位レベルの処理とに
大別できる。
そしてこれを実現する通信制御処理装置は「ISDN加入者
線信号処理装置、特願昭59−169952」に示されている様
に前者の下位レベル処理をハードウェアで後者の高位レ
ベル処理をファームウェアにて実現し、機能分担してい
た。第２図は従来の通信制御処理装置の一構成例を示し
たものである。同図において信号処理部（SIG）は、各
加入者毎のデータリンクチャネル（以下Ｄチャネルとい
う）を図示してない多重化装置（MUX）を介してｍ個多
重化して入出し、これらのチャネルの論理的終端とな
る。
線信号処理装置、特願昭59−169952」に示されている様
に前者の下位レベル処理をハードウェアで後者の高位レ
ベル処理をファームウェアにて実現し、機能分担してい
た。第２図は従来の通信制御処理装置の一構成例を示し
たものである。同図において信号処理部（SIG）は、各
加入者毎のデータリンクチャネル（以下Ｄチャネルとい
う）を図示してない多重化装置（MUX）を介してｍ個多
重化して入出し、これらのチャネルの論理的終端とな
る。
この信号方式LAP・Ｄにおいては、Ｄチャネル上を伝達
される情報は開始及び終了を示す２つのフラグにはさま
れ、その中を次の４つのフィールドに分解されている。
つまりアドレスフィールド，コントロールフィールド，
インフォメーションフィールド，及びフレームチェック
シーケンス（FCS）である。アドレスフィールドは、加
入者、又は端末（Ｄ−TEL）の識別情報が示され、コン
トロールフィールドは送受されるフレームの形式を示す
情報と、そのフレームの規則性，順番性を示す情報が示
され、この内容をチェックすることにより手順の正常性
が確認される。インフォメーションフィールドは上位装
置に送受される情報であり、上位装置とはプリミティブ
の交換により情報の送受を行なう。フレームチェックシ
ーケンス（FCS）は授受されたデータのビット誤りを検
出する方式であり、一定の演算方式により送信側でフレ
ームチェックシーケンス（FCS）パターンを生成し、受
信側ではフレームチェックシーケンス（FCS）を含めた
演算を行なうことにより、一定の剰余結果を得ることに
より正常性を確認する。これらの処理のうち上位装置と
のプリミティブはその論理的インタフェース条件を詳し
く規定しておらず、CCITTではその概念のみを規定し、
詳しいインタフェース条件は、各種システムに依存して
定められるものとしている。
される情報は開始及び終了を示す２つのフラグにはさま
れ、その中を次の４つのフィールドに分解されている。
つまりアドレスフィールド，コントロールフィールド，
インフォメーションフィールド，及びフレームチェック
シーケンス（FCS）である。アドレスフィールドは、加
入者、又は端末（Ｄ−TEL）の識別情報が示され、コン
トロールフィールドは送受されるフレームの形式を示す
情報と、そのフレームの規則性，順番性を示す情報が示
され、この内容をチェックすることにより手順の正常性
が確認される。インフォメーションフィールドは上位装
置に送受される情報であり、上位装置とはプリミティブ
の交換により情報の送受を行なう。フレームチェックシ
ーケンス（FCS）は授受されたデータのビット誤りを検
出する方式であり、一定の演算方式により送信側でフレ
ームチェックシーケンス（FCS）パターンを生成し、受
信側ではフレームチェックシーケンス（FCS）を含めた
演算を行なうことにより、一定の剰余結果を得ることに
より正常性を確認する。これらの処理のうち上位装置と
のプリミティブはその論理的インタフェース条件を詳し
く規定しておらず、CCITTではその概念のみを規定し、
詳しいインタフェース条件は、各種システムに依存して
定められるものとしている。
第２図において受信演算回路２及び送信演算回路３は送
受する情報のフラグの生成，検出によるフレーム成分の
生成抽出及びフレームチェックシーケンス（FCS）パタ
ーンの生成とチェックする回路である。そしてこの演算
回路に入出力すべきフレーム情報は受信バッファ４及び
送信バッファ５にて一時的に蓄積される。
受する情報のフラグの生成，検出によるフレーム成分の
生成抽出及びフレームチェックシーケンス（FCS）パタ
ーンの生成とチェックする回路である。そしてこの演算
回路に入出力すべきフレーム情報は受信バッファ４及び
送信バッファ５にて一時的に蓄積される。
フレーム情報内のフィールドの解析と手順の正常性の確
認は信号処理部（SIG）１内に設けられたマイクロプロ
セッサ６にて行なわれる。そして、これらの処理起動、
情報の送受は信号処理部（SIG）１外部の処理部８のコ
ントロールによりインタフェース回路７を介して行なわ
れる。
認は信号処理部（SIG）１内に設けられたマイクロプロ
セッサ６にて行なわれる。そして、これらの処理起動、
情報の送受は信号処理部（SIG）１外部の処理部８のコ
ントロールによりインタフェース回路７を介して行なわ
れる。
しかしながら、上記構成の装置ではファームウェア規模
が非常に大きくなり、２つの機能ブロックであるファー
ムウェアとハードウェアのブロック間インタフェースを
疎結合化するのが難しい。システムの要求に従って、適
用可能部分を用いて流通性や汎用性を高めることが非常
に難しくなっている。
が非常に大きくなり、２つの機能ブロックであるファー
ムウェアとハードウェアのブロック間インタフェースを
疎結合化するのが難しい。システムの要求に従って、適
用可能部分を用いて流通性や汎用性を高めることが非常
に難しくなっている。
本発明は以上述べたレイヤ２部分の流通性を高め、他シ
ステムへも容易に適用できる装置を提供することを目的
とする。
ステムへも容易に適用できる装置を提供することを目的
とする。
本発明はレイヤ２部分のハードウェア、ファームウェア
という機能分割又は機能分担をハードウェア、ファーム
ウェア構成にとらわれない機能分割又は機能分担とし、
それぞれを疎結合化することによりコンポネント化、部
品化、マクロセル化が可能な構成とした通信制御処理方
式である。
という機能分割又は機能分担をハードウェア、ファーム
ウェア構成にとらわれない機能分割又は機能分担とし、
それぞれを疎結合化することによりコンポネント化、部
品化、マクロセル化が可能な構成とした通信制御処理方
式である。
レイヤ２（データリンクレイヤ）は上位装置であるレイ
ヤ３から処理要求があると、先ずレイヤ３インタフェー
ス部12で受けその要求内容を判定し、複数の処理部Ｉ〜
ｎ中から実行を担務する処理部例えば処理部１を選定
し、該処理部１を起動する。
ヤ３から処理要求があると、先ずレイヤ３インタフェー
ス部12で受けその要求内容を判定し、複数の処理部Ｉ〜
ｎ中から実行を担務する処理部例えば処理部１を選定
し、該処理部１を起動する。
処理部１〜ｎはプリミティブ（隣接レイヤ間の情報授受
手順）単位の内容を実行するよう構成されており、前記
処理部１は担務内容を共通部のデータや制御によって実
行する。当該実行を終了すると、その旨レイヤ１インタ
フェース部を介してレイヤ１へ回答する。
手順）単位の内容を実行するよう構成されており、前記
処理部１は担務内容を共通部のデータや制御によって実
行する。当該実行を終了すると、その旨レイヤ１インタ
フェース部を介してレイヤ１へ回答する。
以下本発明の実施例を図にしたがって詳細に説明する。
第１図はレイヤ２部分の処理分割の１例を示すものであ
る。レイヤ２の処理を機能面より分割すると、同図
（ａ）に示す如くシステムの固有機能部分であるシステ
ム依存部と、CCITT勧告準拠機能である勧告内容依存部
の複数機能に分割することができる。更に勧告内容依存
部は、共通データや、制御機能を有する共通部と、プリ
ミティブ単位に処理機能を分割することが可能である。
従来のハードウェアとファームウェアの分割を横方向の
分割とみれば本例は処理単位の分割であることから縦方
向の分割といえる。
る。レイヤ２の処理を機能面より分割すると、同図
（ａ）に示す如くシステムの固有機能部分であるシステ
ム依存部と、CCITT勧告準拠機能である勧告内容依存部
の複数機能に分割することができる。更に勧告内容依存
部は、共通データや、制御機能を有する共通部と、プリ
ミティブ単位に処理機能を分割することが可能である。
従来のハードウェアとファームウェアの分割を横方向の
分割とみれば本例は処理単位の分割であることから縦方
向の分割といえる。
各分割された機能単位は従来のものが一定レベルでファ
ームウェア・ハードウェアインタフェース面が存在した
のに対し、本例はその機能内容に応じて自由にインタフ
ェース面を設定できる。従って各機能単位毎に最適なフ
ァームウェア、ハードウェアの分担を決定することがで
き、容易にコンポネント化が可能である。第１図（ｂ）
はレイヤ２部分の機能分割ブロック図である。本実施例
は図（ａ）の機能分担をベースに処理装置の機能ブロッ
クを表わしたものである。レイヤ２（データリンクレイ
ヤ）10における処理開始のトリガは、レイヤ１インタフ
ェース部11を介して相手装置からのフレーム信号又はレ
イヤ３インタフェース部12を経由して上位レイヤからの
いずれかである。本レイヤ２（データリンクレイヤ）10
の外部とのインタフェース部は前記レイヤ１インタフェ
ース部11、レイヤ３インタフェース部12の他に保守試験
部13があり、これら３つのインタフェース部で外部から
の処理要求トリガを受け付け、それらがどのような処理
を要求しているかを判定し該要求を担務する処理部15−
ｉ（１ｉｎ）を起動する。例えば要求が処理部15−
１の担務する内容であれば処理部15−１は所定の担務内
容を実行し、完了すると該当インタフェース部を介して
回答先へ報告する。
ームウェア・ハードウェアインタフェース面が存在した
のに対し、本例はその機能内容に応じて自由にインタフ
ェース面を設定できる。従って各機能単位毎に最適なフ
ァームウェア、ハードウェアの分担を決定することがで
き、容易にコンポネント化が可能である。第１図（ｂ）
はレイヤ２部分の機能分割ブロック図である。本実施例
は図（ａ）の機能分担をベースに処理装置の機能ブロッ
クを表わしたものである。レイヤ２（データリンクレイ
ヤ）10における処理開始のトリガは、レイヤ１インタフ
ェース部11を介して相手装置からのフレーム信号又はレ
イヤ３インタフェース部12を経由して上位レイヤからの
いずれかである。本レイヤ２（データリンクレイヤ）10
の外部とのインタフェース部は前記レイヤ１インタフェ
ース部11、レイヤ３インタフェース部12の他に保守試験
部13があり、これら３つのインタフェース部で外部から
の処理要求トリガを受け付け、それらがどのような処理
を要求しているかを判定し該要求を担務する処理部15−
ｉ（１ｉｎ）を起動する。例えば要求が処理部15−
１の担務する内容であれば処理部15−１は所定の担務内
容を実行し、完了すると該当インタフェース部を介して
回答先へ報告する。
共通部14は、処理部15−１〜15−ｎに共通に使われるデ
ータ等の集合である。例えば各リンク毎に保持する必要
がある送信状態変数Ｖ（Ｓ）、受信状態変数Ｖ（Ｒ）な
らびに確認状態変数Ｖ（Ａ）等各種状態変数、状態番号
である。
ータ等の集合である。例えば各リンク毎に保持する必要
がある送信状態変数Ｖ（Ｓ）、受信状態変数Ｖ（Ｒ）な
らびに確認状態変数Ｖ（Ａ）等各種状態変数、状態番号
である。
次に処理部15−１〜15−ｎをどのように機能分割するか
について述べる。第３図は隣接レイヤ間の情報授受を示
すプリミティブ一覧である。本レイヤ２と他のレイヤ２
と隣接する各レイヤとの交信は論理的にこのプリミティ
ブを用いて行なわれる。例えば第３図のNo.2では、レイ
ヤ３からレイヤ２に対するデータリンク設定に関するプ
リミティブである。このプリミティブは「要求」「表
示」「応答」「確認」の４つの種別により構成される。
ここで「要求」は上位レイヤが下位レイヤにあるサービ
ス（動作）を要求するものであり、「表示」は下位レイ
ヤが何らかのサービス（動作）を実行したものを表示す
るものである。「応答」は相手装置からの要求に対する
応答を下位レイヤに要求するものであり、「確認」は要
求に対する下位レイヤへレスポンスとして上位レイヤに
確認応答するものである。
について述べる。第３図は隣接レイヤ間の情報授受を示
すプリミティブ一覧である。本レイヤ２と他のレイヤ２
と隣接する各レイヤとの交信は論理的にこのプリミティ
ブを用いて行なわれる。例えば第３図のNo.2では、レイ
ヤ３からレイヤ２に対するデータリンク設定に関するプ
リミティブである。このプリミティブは「要求」「表
示」「応答」「確認」の４つの種別により構成される。
ここで「要求」は上位レイヤが下位レイヤにあるサービ
ス（動作）を要求するものであり、「表示」は下位レイ
ヤが何らかのサービス（動作）を実行したものを表示す
るものである。「応答」は相手装置からの要求に対する
応答を下位レイヤに要求するものであり、「確認」は要
求に対する下位レイヤへレスポンスとして上位レイヤに
確認応答するものである。
第４図は処理区切を示すブロック図であり、同図（ａ）
では２つの例を示す。いずれもマルチフレーム動作状態
設定に関する処理である。
では２つの例を示す。いずれもマルチフレーム動作状態
設定に関する処理である。
先ず処理I 20はレイヤ３（ネットワークレイヤ）21から
のプリミティブ「DL−設定−要求」にてマルチフレーム
動作状態設定を要求されたときに対する処理の機能ブロ
ックで、第４図（ｂ）に示す様に種々の内部処理、即ち
「各種内部パラメータクリア」、「UA受信待状態に移行
など」を行なったのちSABMコマンド（拡張形非同期平衡
モードコマンド）を対向装置II 17のレイヤ２（データ
リンクレイヤ）23に送信するため、レイヤ１（物理レイ
ヤ）18に対して「PH−データー要求プリミティブ」を送
信して処理を完了する。処理II 24は処理I 20の相手側
での処理に対応するもので「PH−データー表示プリミテ
ィブ」により処理II 24が起動され、各種内部パラメー
タのクリアなど内部処理を行ったのちレイヤ３（ネット
ワークレイヤ）25へ「DL−設定−表示プリミティブ」
を、又レイヤ１（物理レイヤ）22に「PH−データー要求
プリミティブ」を送信して処理を完了する。
のプリミティブ「DL−設定−要求」にてマルチフレーム
動作状態設定を要求されたときに対する処理の機能ブロ
ックで、第４図（ｂ）に示す様に種々の内部処理、即ち
「各種内部パラメータクリア」、「UA受信待状態に移行
など」を行なったのちSABMコマンド（拡張形非同期平衡
モードコマンド）を対向装置II 17のレイヤ２（データ
リンクレイヤ）23に送信するため、レイヤ１（物理レイ
ヤ）18に対して「PH−データー要求プリミティブ」を送
信して処理を完了する。処理II 24は処理I 20の相手側
での処理に対応するもので「PH−データー表示プリミテ
ィブ」により処理II 24が起動され、各種内部パラメー
タのクリアなど内部処理を行ったのちレイヤ３（ネット
ワークレイヤ）25へ「DL−設定−表示プリミティブ」
を、又レイヤ１（物理レイヤ）22に「PH−データー要求
プリミティブ」を送信して処理を完了する。
このようにプリミティブ単位に処理Ｉ〜ｎの１つが割当
てられコマンド内容により各種プリミティブが実行され
る。
てられコマンド内容により各種プリミティブが実行され
る。
以上説明した様に、レイヤ２部分の機能分割をファーム
ウェアとハードウェアを一体としてとらえ機能分割を行
ったので、各分割処理装置単位の部品化、コンポートネ
ント化、あるいはマクロセル化等、部品としての流通性
を高める手法が容易に導入できる。またレイヤ２部分の
各機能ブロックを単機能化することができるため適当な
機能単位の部品を容易に設計、製造することが可能であ
る。
ウェアとハードウェアを一体としてとらえ機能分割を行
ったので、各分割処理装置単位の部品化、コンポートネ
ント化、あるいはマクロセル化等、部品としての流通性
を高める手法が容易に導入できる。またレイヤ２部分の
各機能ブロックを単機能化することができるため適当な
機能単位の部品を容易に設計、製造することが可能であ
る。
第１図は本発明のレイヤ２部分の機能分割図、第２図は
従来の通信制御処理装置、第３図はプリミティブ一覧、
第４図は処理区切図である。 １……信号処理部、10,19,23……レイヤ２、11……レイ
ヤ１インタフェース部、12……レイヤ３インタフェース
部、13……保守試験部、14……共通部、15−１〜15−ｎ
……処理部１〜ｎ、16……装置Ｉ、17……装置II、18,2
2……レイヤ１、20……処理Ｉ、21,25……レイヤ３、24
……処理II、26……伝送媒体。
従来の通信制御処理装置、第３図はプリミティブ一覧、
第４図は処理区切図である。 １……信号処理部、10,19,23……レイヤ２、11……レイ
ヤ１インタフェース部、12……レイヤ３インタフェース
部、13……保守試験部、14……共通部、15−１〜15−ｎ
……処理部１〜ｎ、16……装置Ｉ、17……装置II、18,2
2……レイヤ１、20……処理Ｉ、21,25……レイヤ３、24
……処理II、26……伝送媒体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲垣 敏彦 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭62−117050（ＪＰ，Ａ) 特開 昭61−107452（ＪＰ，Ａ) 特開 昭59−117357（ＪＰ，Ａ)
Claims (1)
- 【請求項１】対向装置との通信手段として高水準データ
伝送手順（HDLC）を適用する通信制御処理装置の構成方
法において、 前記通信制御処理の機能をプリミティブ単位に分割し、
プリミティブ処理単位を別々の機能ブロックとして構成
したことを特徴とする通信制御処理装置の構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033962A JPH0748752B2 (ja) | 1988-02-18 | 1988-02-18 | 通信制御処理装置の構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033962A JPH0748752B2 (ja) | 1988-02-18 | 1988-02-18 | 通信制御処理装置の構成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01209841A JPH01209841A (ja) | 1989-08-23 |
| JPH0748752B2 true JPH0748752B2 (ja) | 1995-05-24 |
Family
ID=12401120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033962A Expired - Lifetime JPH0748752B2 (ja) | 1988-02-18 | 1988-02-18 | 通信制御処理装置の構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748752B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947521B2 (ja) | 2002-03-05 | 2007-07-25 | 富士通株式会社 | 通信装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107452A (ja) * | 1984-10-30 | 1986-05-26 | Fujitsu Ltd | 通信処理方式 |
| JPH0616275B2 (ja) * | 1985-11-15 | 1994-03-02 | 松下電送株式会社 | プロトコルプロセツサ |
-
1988
- 1988-02-18 JP JP63033962A patent/JPH0748752B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01209841A (ja) | 1989-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5740368A (en) | Method and apparatus for providing information on a managed peripheral device to plural agents | |
| GB2198018A (en) | Simultaneous data communication | |
| US5561766A (en) | Cross-connecting system for making line connections between high-speed lines and low-speed lines and between high-speed lines and capable of detecting a line-connection error | |
| JPH0748752B2 (ja) | 通信制御処理装置の構成方法 | |
| US4930103A (en) | Data transmission method in a digital transmission network and apparatus for implimenting same | |
| EP0325327B1 (en) | Method of asynchronous duplex data communication between two stations relating to specific services to be performed through a common communication channel, and stations for carrying out the method | |
| KR960013971B1 (ko) | 중용량 사설 교환기의 어텐던트 콘솔 인터페이스 장치 및 그 운용 방법 | |
| JP3343905B2 (ja) | Ｈｄｌｃ高速通信システム | |
| JPH01209842A (ja) | 通信制御処理装置の構成方法 | |
| JP2000134277A (ja) | 通信リンク自動識別方法及びそのシステム | |
| KR100193857B1 (ko) | 외부 한글처리기를 이용한 신용카드 조회장치 및 방법 | |
| JPS6148256A (ja) | Ｉｓｄｎ加入者線信号処理装置 | |
| JPH04307853A (ja) | 通信装置 | |
| KR100276725B1 (ko) | 교환시스템에서 고속으로 과금 데이터를 처리하는 방법 | |
| US7106754B1 (en) | Application programming interface for modem and ISDN processing | |
| JP2721290B2 (ja) | 通信制御装置 | |
| KR0136952B1 (ko) | 차량 부품 검색 시스템에서의 클라이언트와 서버간의 데이터 교환 방법 | |
| CN119697161A (zh) | 智能分配地址的方法及通讯系统 | |
| JPH01248851A (ja) | 異機種端末通信システム | |
| JPH02162867A (ja) | Ｉｓｄｎの端末通信方式 | |
| JPH106619A (ja) | プリンタ接続方式 | |
| JPH0514433A (ja) | Ｉｓｄｎ端末の呼設定制御方式 | |
| JPH03101451A (ja) | Ｉｓｄｎ端末装置 | |
| JPH02119350A (ja) | ファクシミリ通信方式 | |
| JPH04225643A (ja) | 情報処理装置の通信制御方式 |