JPH0750752B2 - 印刷回路素子 - Google Patents
印刷回路素子Info
- Publication number
- JPH0750752B2 JPH0750752B2 JP13323685A JP13323685A JPH0750752B2 JP H0750752 B2 JPH0750752 B2 JP H0750752B2 JP 13323685 A JP13323685 A JP 13323685A JP 13323685 A JP13323685 A JP 13323685A JP H0750752 B2 JPH0750752 B2 JP H0750752B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- wiring board
- conductor layer
- printed wiring
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Combinations Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタ、ICあるいはLSIなどの半導体
素子が形成された半導体基板(以後、半導体素子基板と
記す)を印刷配線板へ直接的にとり付けた構造の印刷回
路素子に関する。
素子が形成された半導体基板(以後、半導体素子基板と
記す)を印刷配線板へ直接的にとり付けた構造の印刷回
路素子に関する。
従来の技術 近年、トランジスタ、ICあるいはLSIなどの半導体素子
基板を直接的に印刷配線板へとりつけた構造の印刷回路
素子が電子機器の回路部に使用されるに至っている。た
とえば、この印刷回路素子の構造としては、ガラス基材
エポキシ樹脂系の基板からなる印刷配線板に半導体素子
基板を直接的に取り付けた構造あるいはポリイミドフィ
ルムからなる印刷配線板に半導体素子基板を直接的に取
り付けフィルムキャリヤとした構造などがある。なお、
これらの印刷回路素子では、半導体素子基板は被覆樹脂
によって被覆される。
基板を直接的に印刷配線板へとりつけた構造の印刷回路
素子が電子機器の回路部に使用されるに至っている。た
とえば、この印刷回路素子の構造としては、ガラス基材
エポキシ樹脂系の基板からなる印刷配線板に半導体素子
基板を直接的に取り付けた構造あるいはポリイミドフィ
ルムからなる印刷配線板に半導体素子基板を直接的に取
り付けフィルムキャリヤとした構造などがある。なお、
これらの印刷回路素子では、半導体素子基板は被覆樹脂
によって被覆される。
発明が解決しようとする問題点 従来の印刷回路素子の構造では、半導体素子基板を取り
付ける導出リードとして印刷配線板の銅箔導体が用いら
れるが、この銅箔導体は印刷配線板の表面に突出するも
のであるため、この導出方向が被覆樹脂の拡がり方向と
直角であると拡がりがこの銅箔導体によって抑制され、
一方、平行であると拡がった被覆樹脂の裾部に空隙が生
じるおそれがあった。また、半導体素子基板が取り付け
られた銅箔導体の導出にあたっては、十分な幅と導出長
とを付与することによって動作時に半導体素子で生じる
熱の放散経路を確保しなければならない。なお、半導体
素子基板を印刷配線板へ直接的に接続し、回路部品によ
る占有面積を縮少して高密度の配置を意図したものの、
上記の銅箔導体を印刷配線板上へ外部端子として導出す
る必要があるにより付加的な占有面積の問題が派生す
る。
付ける導出リードとして印刷配線板の銅箔導体が用いら
れるが、この銅箔導体は印刷配線板の表面に突出するも
のであるため、この導出方向が被覆樹脂の拡がり方向と
直角であると拡がりがこの銅箔導体によって抑制され、
一方、平行であると拡がった被覆樹脂の裾部に空隙が生
じるおそれがあった。また、半導体素子基板が取り付け
られた銅箔導体の導出にあたっては、十分な幅と導出長
とを付与することによって動作時に半導体素子で生じる
熱の放散経路を確保しなければならない。なお、半導体
素子基板を印刷配線板へ直接的に接続し、回路部品によ
る占有面積を縮少して高密度の配置を意図したものの、
上記の銅箔導体を印刷配線板上へ外部端子として導出す
る必要があるにより付加的な占有面積の問題が派生す
る。
さらに、電子機器への実装後に半導体素子基板を交換す
る必要があるときには、印刷回路素子全体を交換しなけ
ればならない。
る必要があるときには、印刷回路素子全体を交換しなけ
ればならない。
従来の印刷回路素子には、上記のような問題点があっ
た。
た。
問題点を解決するための手段 本発明の印刷回路素子は、印刷配線板の表裏両面に所定
形状の導体層が形成されるとともに、表面側導体層が樹
脂による被覆領域内に形成され、さらに、同被覆領域内
の所定の位置に貫通孔を有する前記配線板の表面側導体
層の1つに半導体素子基板が接着され、残余の表面側導
体層と半導体素子基板上の電極との間が電気的に相互接
続され、前記貫通孔が導電ペーストで封塞され、かつ、
前記表面側導体層と外部との接続端子となる裏面側導体
層との間が前記貫通孔を通して電気的に接続されてなる
組立構体の前記被覆領域が樹脂で被覆された構造となっ
ている。
形状の導体層が形成されるとともに、表面側導体層が樹
脂による被覆領域内に形成され、さらに、同被覆領域内
の所定の位置に貫通孔を有する前記配線板の表面側導体
層の1つに半導体素子基板が接着され、残余の表面側導
体層と半導体素子基板上の電極との間が電気的に相互接
続され、前記貫通孔が導電ペーストで封塞され、かつ、
前記表面側導体層と外部との接続端子となる裏面側導体
層との間が前記貫通孔を通して電気的に接続されてなる
組立構体の前記被覆領域が樹脂で被覆された構造となっ
ている。
作用 本発明の印刷回路素子では、導体層が被覆樹脂を通して
外部へ導出されることがなく、被覆樹脂の拡がりの抑制
あるいは裾部での空隙の発生などの不都合は生じない。
また、印刷配線板の裏面に形成した導体層が外部との接
続端子として用いられるため、印刷回路素子の形成に必
要とされる印刷配線板の面積が減少する。
外部へ導出されることがなく、被覆樹脂の拡がりの抑制
あるいは裾部での空隙の発生などの不都合は生じない。
また、印刷配線板の裏面に形成した導体層が外部との接
続端子として用いられるため、印刷回路素子の形成に必
要とされる印刷配線板の面積が減少する。
また、この印刷回路素子は、これをチップ形部品として
取り扱うことが可能な形状であり、親印刷配線板に対し
て着脱可能な関係でとりつけるならば、これの交換の必
要性が生じても親印刷配線板はそのままにして印刷回路
素子のみを交換することができる。
取り扱うことが可能な形状であり、親印刷配線板に対し
て着脱可能な関係でとりつけるならば、これの交換の必
要性が生じても親印刷配線板はそのままにして印刷回路
素子のみを交換することができる。
実施例 以下に図面を参照して本発明の印刷回路素子について詳
しく説明する。
しく説明する。
図は、本発明の印刷回路素子とこれがとりつけられる親
印刷配線板との相対的な関係を両者の構造とともに示し
た断面図である。図中1は、厚さが0.5mmのガラス布基
材エポキシ樹脂積層板でできた印刷配線板であり、この
表面ならびに裏面に厚さが35μmの銅箔導体層2,21およ
び3,31が形成され、さらにワイヤボンド部引出用孔4と
ダイボンド部引出用孔5が形成されている。半導体素子
基板6はその裏面電極7を銅箔導体層2に接着する関係
で固着され、さらに、半導体素子基板6の表面側電極8
と銅箔導体層21との間が金などの金属細線9によって接
続されている。
印刷配線板との相対的な関係を両者の構造とともに示し
た断面図である。図中1は、厚さが0.5mmのガラス布基
材エポキシ樹脂積層板でできた印刷配線板であり、この
表面ならびに裏面に厚さが35μmの銅箔導体層2,21およ
び3,31が形成され、さらにワイヤボンド部引出用孔4と
ダイボンド部引出用孔5が形成されている。半導体素子
基板6はその裏面電極7を銅箔導体層2に接着する関係
で固着され、さらに、半導体素子基板6の表面側電極8
と銅箔導体層21との間が金などの金属細線9によって接
続されている。
なお、図示する例では孔4と5が銀粉−エポキシ樹脂系
の導電ペースト10で封塞され、また、印刷配線板1の表
裏に形成した銅箔導体層をこの導電ペーストで電気的に
相互接続している。この導電ペーストを半導体素子基板
6の接着以前にメタルマスクを用いて印刷しておき、15
0℃,30分間の熱処理で硬化させ導通状態とする。以上の
過程を経ることによって形成された組立構体は、次い
で、エポキシ樹脂11をステイジAの状態でディスペンサ
によりポッティングしたのち、100℃,10分間の熱処理で
予備硬化させてステイジBの状態とし、さらに、155℃,
30分間の熱処理でステイジCの状態とする被覆過程を経
て封止され、印刷回路素子が完成する。
の導電ペースト10で封塞され、また、印刷配線板1の表
裏に形成した銅箔導体層をこの導電ペーストで電気的に
相互接続している。この導電ペーストを半導体素子基板
6の接着以前にメタルマスクを用いて印刷しておき、15
0℃,30分間の熱処理で硬化させ導通状態とする。以上の
過程を経ることによって形成された組立構体は、次い
で、エポキシ樹脂11をステイジAの状態でディスペンサ
によりポッティングしたのち、100℃,10分間の熱処理で
予備硬化させてステイジBの状態とし、さらに、155℃,
30分間の熱処理でステイジCの状態とする被覆過程を経
て封止され、印刷回路素子が完成する。
このようにして形成された本発明の印刷回路素子では、
図示するように、エポキシ樹脂による被覆範囲Aは、印
刷配線板1の面積とほぼ等しくなっている。
図示するように、エポキシ樹脂による被覆範囲Aは、印
刷配線板1の面積とほぼ等しくなっている。
一方、印刷回路素子をとりつける親印刷基板12は、下部
に係止部13が突出した印刷回路素子収納用の貫通孔14な
らびに他の回路部品の外部リード挿通孔15を有するとと
もに、裏面に導体層16を備えた構造となっている。かか
る親印刷配線板12への印刷回路素子のとりつけは、貫通
孔14の中へ印刷回路素子を嵌め込み、さらに図示するよ
うに他の回路部品17のリード線18を挿通孔15へ挿通した
のち、ディップソルダリングにより銅箔導体層31および
リード線18と導体層16とを接合することによってなされ
る。
に係止部13が突出した印刷回路素子収納用の貫通孔14な
らびに他の回路部品の外部リード挿通孔15を有するとと
もに、裏面に導体層16を備えた構造となっている。かか
る親印刷配線板12への印刷回路素子のとりつけは、貫通
孔14の中へ印刷回路素子を嵌め込み、さらに図示するよ
うに他の回路部品17のリード線18を挿通孔15へ挿通した
のち、ディップソルダリングにより銅箔導体層31および
リード線18と導体層16とを接合することによってなされ
る。
以上、一例を示したが、印刷配線板1としては、基材と
して純フェノールあるいは純エポキシなどからなる硬質
板、ポリイミドなどのフレキシブル板を用いることもで
きる。また、実施例では、印刷配線板1の貫通孔4と5
の封塞および表裏面の導体層の相互接続が導電ペースト
でなされているが、導体層間の熱伝導を良好なものとす
る必要があるときには、貫通孔の内面に金属めっきを施
す金属めっきスルー構造を採用し、貫通孔を樹脂で封塞
するようにすればよい。
して純フェノールあるいは純エポキシなどからなる硬質
板、ポリイミドなどのフレキシブル板を用いることもで
きる。また、実施例では、印刷配線板1の貫通孔4と5
の封塞および表裏面の導体層の相互接続が導電ペースト
でなされているが、導体層間の熱伝導を良好なものとす
る必要があるときには、貫通孔の内面に金属めっきを施
す金属めっきスルー構造を採用し、貫通孔を樹脂で封塞
するようにすればよい。
発明の効果 本発明によれば、半導体素子基板を直接実装した印刷回
路素子が次のような特徴をもって得られる。まず、平面
的なリード導出部がないので被覆樹脂と印刷配線板との
密着性がよく、耐湿性が向上する。TTLのあるモデルで
はプレッシャクッカーテスト2気圧30時間の従来レベル
が2気圧100時間以上にまで向上した。スルーホール構
造を半導体素子基板接着領域およびワイヤボンド領域を
覆う樹脂被覆層下に設けることにより、例えば14本のボ
ンディング線を配置した半導体素子基板の実効接合面積
を印刷配線板面上において約40%減少することができ
た。導体径路も短縮され、裏面の導体層に導かれるの
で、半導体素子基板で生じた熱の放散はよくなり、デュ
アルインラインパッケージで250mW,表面リード導出形で
半導体素子基板直接実装で300mWの最大定格出力のもの
が、450mWにまで増強できた。また、製造時におけるは
んだディップ260℃5秒における温度上昇度は銅スルー
ホールめっき樹脂閉鎖スルーの場合75℃に達したが銀粉
−樹脂系導電ペーストスルーの場合35℃に留まった。つ
まり、銀粉−樹脂系導電ペーストは、半導体素子基板へ
のはんだ熱衝撃を弱めていることになる。本発明の印刷
回路素子は、さらに印刷配線板に載置して他の部品と同
時に実施するディップソルダリングにより電気的接続を
実現することができる。また取りはずす事も可能である
ので半導体チップキャリヤー又は半導体ハイブリッド回
路板として使用する事もできる。
路素子が次のような特徴をもって得られる。まず、平面
的なリード導出部がないので被覆樹脂と印刷配線板との
密着性がよく、耐湿性が向上する。TTLのあるモデルで
はプレッシャクッカーテスト2気圧30時間の従来レベル
が2気圧100時間以上にまで向上した。スルーホール構
造を半導体素子基板接着領域およびワイヤボンド領域を
覆う樹脂被覆層下に設けることにより、例えば14本のボ
ンディング線を配置した半導体素子基板の実効接合面積
を印刷配線板面上において約40%減少することができ
た。導体径路も短縮され、裏面の導体層に導かれるの
で、半導体素子基板で生じた熱の放散はよくなり、デュ
アルインラインパッケージで250mW,表面リード導出形で
半導体素子基板直接実装で300mWの最大定格出力のもの
が、450mWにまで増強できた。また、製造時におけるは
んだディップ260℃5秒における温度上昇度は銅スルー
ホールめっき樹脂閉鎖スルーの場合75℃に達したが銀粉
−樹脂系導電ペーストスルーの場合35℃に留まった。つ
まり、銀粉−樹脂系導電ペーストは、半導体素子基板へ
のはんだ熱衝撃を弱めていることになる。本発明の印刷
回路素子は、さらに印刷配線板に載置して他の部品と同
時に実施するディップソルダリングにより電気的接続を
実現することができる。また取りはずす事も可能である
ので半導体チップキャリヤー又は半導体ハイブリッド回
路板として使用する事もできる。
図は、本発明の印刷回路素子の構造および親印刷配線板
との相対的な関係を示す図である。 1……印刷配線板、2,21,3,31,16……導体層、4,5……
引出用の孔、6……半導体素子基板、7……裏面電極、
8……表面側電極、9……金属細線、10……導電ペース
ト、11……エポキシ樹脂、12……親印刷配線板、13……
係止部、14……貫通孔、15……外部リード挿通孔、17…
…回路部品、18……外部リード。
との相対的な関係を示す図である。 1……印刷配線板、2,21,3,31,16……導体層、4,5……
引出用の孔、6……半導体素子基板、7……裏面電極、
8……表面側電極、9……金属細線、10……導電ペース
ト、11……エポキシ樹脂、12……親印刷配線板、13……
係止部、14……貫通孔、15……外部リード挿通孔、17…
…回路部品、18……外部リード。
Claims (1)
- 【請求項1】印刷配線板の表裏両面に所定形状の導体層
が形成されるとともに、表面側の前記導体層が樹脂によ
る被覆領域内に形成され、さらに、同被覆領域内の所定
位置に貫通孔を有する前記印刷配線板の前記表面側導体
層の1つに半導体素子基板が接着され、残余の表面側導
体層と前記半導体素子基板上の電極との間が電気的に相
互接続され、前記貫通孔が導電ペーストで封塞され、か
つ、前記表面側導体層と外部との接続端子となる裏面側
導体層との間が前記貫通孔を通して電気的に接続されて
なる組立構体の前記被覆領域が樹脂で被覆されたことを
特徴とする印刷回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13323685A JPH0750752B2 (ja) | 1985-06-19 | 1985-06-19 | 印刷回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13323685A JPH0750752B2 (ja) | 1985-06-19 | 1985-06-19 | 印刷回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61290758A JPS61290758A (ja) | 1986-12-20 |
| JPH0750752B2 true JPH0750752B2 (ja) | 1995-05-31 |
Family
ID=15099891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13323685A Expired - Fee Related JPH0750752B2 (ja) | 1985-06-19 | 1985-06-19 | 印刷回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750752B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769766A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Ship carrier |
-
1985
- 1985-06-19 JP JP13323685A patent/JPH0750752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61290758A (ja) | 1986-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373131B1 (en) | TBGA semiconductor package | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| US4993148A (en) | Method of manufacturing a circuit board | |
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| US6323065B1 (en) | Methods for manufacturing ball grid array assembly semiconductor packages | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| JPH1022326A (ja) | 半導体装置の実装構造 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2651608B2 (ja) | 電子部品搭載用基板 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JPH0750752B2 (ja) | 印刷回路素子 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP3331146B2 (ja) | Bga型半導体装置の製造方法 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 | |
| JP3868557B2 (ja) | Ic搭載用多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |