JPH0750779B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0750779B2 JPH0750779B2 JP63202197A JP20219788A JPH0750779B2 JP H0750779 B2 JPH0750779 B2 JP H0750779B2 JP 63202197 A JP63202197 A JP 63202197A JP 20219788 A JP20219788 A JP 20219788A JP H0750779 B2 JPH0750779 B2 JP H0750779B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- electronic block
- block
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 230000005855 radiation Effects 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000005236 sound signal Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はFM/AMチューナ等、信号周波数や信号レベルが
異る回路ブロックを同一半導体基板上に形成した半導体
集積回路に関する。
異る回路ブロックを同一半導体基板上に形成した半導体
集積回路に関する。
（ロ）従来の技術 TVチューナ、FM/AMチューナ等の電子機器は、RF（Radio
Frequency）信号からオーディオ信号を取出す為、機能
毎に分割した各回路ブロックの取扱う信号の周波数が異
る場合が多い。例えば日本国内向けのFMチューナだけで
も、RF信号は76〜90MHz、中間周波数信号は10.7MHz、そ
して20〜2000Hzのオーディオ信号と、20Hz〜90MHzの広
範囲の信号を取扱うことになる。
Frequency）信号からオーディオ信号を取出す為、機能
毎に分割した各回路ブロックの取扱う信号の周波数が異
る場合が多い。例えば日本国内向けのFMチューナだけで
も、RF信号は76〜90MHz、中間周波数信号は10.7MHz、そ
して20〜2000Hzのオーディオ信号と、20Hz〜90MHzの広
範囲の信号を取扱うことになる。
上記FM/AMチューナの一例を第５図に示す。同図におい
て、（１）はFM放送を選局しその受信周波数信号と局部
発振回路（２）の発振周波数信号とを混合回路（３）で
混合することにより中間周波数に周波数変換するFMフロ
ントエンド回路、（４）は中間周波数信号（IF信号）を
増幅・振幅制限し且つこれを検波してオーディオ信号
（AF信号）を得るFM・IF増幅回路、（５）は例えば特公
昭62−21461号に記載されているが如き機能を有するノ
イズキャンセル回路、（６）はステレオ放送の場合にＬ
チャンネル、Ｒチャンネル信号に復調するマルチプレク
ス回路、（７）はAM放送を選局しオーディオ信号を出力
するAMチューナ回路である。例えばFM放送受信の場合、
アンテナ（８）から入力し、RF増幅回路（９）で高周波
増幅したRF信号とFMフロントエンド回路（１）の局部発
振回路（２）が出力する発振周波数信号とをFMフロント
エンド回路（１）の混合回路（３）で混合することによ
りFMフロントエンド回路（１）からIF信号を出力し、該
IF信号をFM・IF増幅回路（４）の検波回路で検波するこ
とによりFM・IF増幅回路（４）からコンポジット信号を
出力し、マルチプレクス回路（６）によって出力端子
（10）に夫々Ｌチャンネル、Ｒチャンネルのオーディオ
信号を出力する様構成されている。尚、斯る構成のFMチ
ューナ回路は例えば昭和62年12月10日発行、「′88三洋
半導体データブック ポータブルオーディオ用バイポー
ラ集積回路編」第152頁に記載されている。
て、（１）はFM放送を選局しその受信周波数信号と局部
発振回路（２）の発振周波数信号とを混合回路（３）で
混合することにより中間周波数に周波数変換するFMフロ
ントエンド回路、（４）は中間周波数信号（IF信号）を
増幅・振幅制限し且つこれを検波してオーディオ信号
（AF信号）を得るFM・IF増幅回路、（５）は例えば特公
昭62−21461号に記載されているが如き機能を有するノ
イズキャンセル回路、（６）はステレオ放送の場合にＬ
チャンネル、Ｒチャンネル信号に復調するマルチプレク
ス回路、（７）はAM放送を選局しオーディオ信号を出力
するAMチューナ回路である。例えばFM放送受信の場合、
アンテナ（８）から入力し、RF増幅回路（９）で高周波
増幅したRF信号とFMフロントエンド回路（１）の局部発
振回路（２）が出力する発振周波数信号とをFMフロント
エンド回路（１）の混合回路（３）で混合することによ
りFMフロントエンド回路（１）からIF信号を出力し、該
IF信号をFM・IF増幅回路（４）の検波回路で検波するこ
とによりFM・IF増幅回路（４）からコンポジット信号を
出力し、マルチプレクス回路（６）によって出力端子
（10）に夫々Ｌチャンネル、Ｒチャンネルのオーディオ
信号を出力する様構成されている。尚、斯る構成のFMチ
ューナ回路は例えば昭和62年12月10日発行、「′88三洋
半導体データブック ポータブルオーディオ用バイポー
ラ集積回路編」第152頁に記載されている。
ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第５図の回路はできる限り１チッ
プ化する方向に進んでいる。しかしながら、上記FMチュ
ーナの例ではFMフロントエンド回路（１）が数十MHzの
高周波信号を扱う為、不要輻射による他回路への干渉が
生じ易い。また、アンテナ（８）からの微弱レベル信号
を取扱う為、他回路ブロックとの干渉により回路動作が
不安定になり易く、著しい場合には発振してしまう。そ
の為、FMフロントエンド回路（１）をも１チップ化する
ことは極めて困難であった。
められ、それに伴って第５図の回路はできる限り１チッ
プ化する方向に進んでいる。しかしながら、上記FMチュ
ーナの例ではFMフロントエンド回路（１）が数十MHzの
高周波信号を扱う為、不要輻射による他回路への干渉が
生じ易い。また、アンテナ（８）からの微弱レベル信号
を取扱う為、他回路ブロックとの干渉により回路動作が
不安定になり易く、著しい場合には発振してしまう。そ
の為、FMフロントエンド回路（１）をも１チップ化する
ことは極めて困難であった。
（ハ）発明が解決しようとする課題 この様に、従来はFMフロントエンド回路（１）等の高周
波信号を扱う回路をも集積化することは回路干渉が生じ
易い為に極めて困難である欠点があった。
波信号を扱う回路をも集積化することは回路干渉が生じ
易い為に極めて困難である欠点があった。
（ニ）課題を解決するための手段 本発明は斯上した欠点に鑑み成されたもので、１つの半
導体チップに、複数の電子ブロック回路が夫々集積され
た複数の電子ブロック領域を有する半導体集積回路に於
いて、前記電子ブロック領域の中の１つである不要輻射
を発生するかまたは不要輻射を受けやすい第１の電子ブ
ロック領域（21）と、この第１の電子ブロック領域（2
1）を囲んで形成されるダミーアイランド領域（22）
と、このダミーアイランド領域（22）とオーミックコン
タクトし実質的に同一形状に形成される第１電極（23）
と、この第１電極（23）とオーミックコンタクトし前記
第１の電子ブロック領域（21）と第１電極（23）とを被
覆するシールド電極（24）とを備え、この第１電極（2
3）を複数の領域に切断して形成した切断領域（25）
と、この切断領域（25）に設けられた配線（26）とを具
備することで解決するものである。
導体チップに、複数の電子ブロック回路が夫々集積され
た複数の電子ブロック領域を有する半導体集積回路に於
いて、前記電子ブロック領域の中の１つである不要輻射
を発生するかまたは不要輻射を受けやすい第１の電子ブ
ロック領域（21）と、この第１の電子ブロック領域（2
1）を囲んで形成されるダミーアイランド領域（22）
と、このダミーアイランド領域（22）とオーミックコン
タクトし実質的に同一形状に形成される第１電極（23）
と、この第１電極（23）とオーミックコンタクトし前記
第１の電子ブロック領域（21）と第１電極（23）とを被
覆するシールド電極（24）とを備え、この第１電極（2
3）を複数の領域に切断して形成した切断領域（25）
と、この切断領域（25）に設けられた配線（26）とを具
備することで解決するものである。
（ホ）作用 本発明に依れば、第１の電子ブロック領域（21）の素子
間の配線は実質的に第１層目に形成され、この配線はシ
ールド電極（24）および第１電極（23）で覆うことがで
きるので、内部からの不要輻射は外部へ出なくなり、外
部からの不要輻射は内部へ侵入しなくなる。従って干渉
を防止できる。
間の配線は実質的に第１層目に形成され、この配線はシ
ールド電極（24）および第１電極（23）で覆うことがで
きるので、内部からの不要輻射は外部へ出なくなり、外
部からの不要輻射は内部へ侵入しなくなる。従って干渉
を防止できる。
（ヘ）実施例 以下に本発明の実施例を図面を参照しながら説明する。
第２図に示すように、Ｐ型の半導体基板（31）とこの半
導体基板（31）の上に積層されたＮ型のエピタキシャル
層（32）がある。
第２図に示すように、Ｐ型の半導体基板（31）とこの半
導体基板（31）の上に積層されたＮ型のエピタキシャル
層（32）がある。
ここで半導体基板（31）は方形状であり、このエピタキ
シャル層（32）には、トランジスタ、ダイオード、抵抗
およびコンデンサ等が作り込まれており、またP+型の分
離領域（33）や埋込み層（34）も作り込まれている。そ
してこの半導体基板上のエピタキシャル層（32）内に複
数の電子回路が夫々集積され複数の電子ブロック領域が
形成されている。さらにはこの電子ブロック領域の中の
１つが、第１図の破線で示す領域（21）に形成されてい
る。この領域（21）は特に不要輻射を発生するか、また
は外部より不要輻射を受けやすい第１の電子ブロック領
域である。更にこの第１の電子ブロック領域（21）の周
囲には、破線で示すＮ型のダミーアイランド領域（22）
が形成されている。
シャル層（32）には、トランジスタ、ダイオード、抵抗
およびコンデンサ等が作り込まれており、またP+型の分
離領域（33）や埋込み層（34）も作り込まれている。そ
してこの半導体基板上のエピタキシャル層（32）内に複
数の電子回路が夫々集積され複数の電子ブロック領域が
形成されている。さらにはこの電子ブロック領域の中の
１つが、第１図の破線で示す領域（21）に形成されてい
る。この領域（21）は特に不要輻射を発生するか、また
は外部より不要輻射を受けやすい第１の電子ブロック領
域である。更にこの第１の電子ブロック領域（21）の周
囲には、破線で示すＮ型のダミーアイランド領域（22）
が形成されている。
次に前記エピタキシャル層（32）上に被覆された第１層
目の絶縁膜（35）と、この第１の絶縁膜（35）上に形成
された一点鎖線で示す第１層目の電極（23），（26）と
がある。
目の絶縁膜（35）と、この第１の絶縁膜（35）上に形成
された一点鎖線で示す第１層目の電極（23），（26）と
がある。
ここで第１層目の絶縁膜（35）は例えば熱酸化法やCVD
法で形成されたシリコン酸化膜であり、第１層目の電極
（23），（26）はアルミニウムで蒸着されている。第１
層目の電極は、通常の配線であり主にブロック領域内に
集積される半導体素子間の配線、ブロック領域間の信号
線（26）、フィードバック線（26）および第１電極（2
3）が形成されている。第１図乃至第４図に示す第１の
電子ブロック領域（21）上の半導体素子間の配線は省略
をし、前記信号線やフィードバック線を（26）で、前記
Ｎ型のダミーアイランド領域（22）と実質的に同形状の
第１電極を（23）で示し、図面上では一点鎖線で示して
いる。この第１電極（23）は前記第１層目の絶縁膜（3
5）を介してダミーアイランド領域（22）とオーミック
コンタクトしている。しかもここではダミーアイランド
領域（22）内に、エピタキシャル層（32）表面よりN+型
の埋込み層（34）に到達するN+型の第１の拡散領域（3
6）が形成され、この第１の拡散領域（36）と第１電極
（23）とがオーミックコンタクトしている。
法で形成されたシリコン酸化膜であり、第１層目の電極
（23），（26）はアルミニウムで蒸着されている。第１
層目の電極は、通常の配線であり主にブロック領域内に
集積される半導体素子間の配線、ブロック領域間の信号
線（26）、フィードバック線（26）および第１電極（2
3）が形成されている。第１図乃至第４図に示す第１の
電子ブロック領域（21）上の半導体素子間の配線は省略
をし、前記信号線やフィードバック線を（26）で、前記
Ｎ型のダミーアイランド領域（22）と実質的に同形状の
第１電極を（23）で示し、図面上では一点鎖線で示して
いる。この第１電極（23）は前記第１層目の絶縁膜（3
5）を介してダミーアイランド領域（22）とオーミック
コンタクトしている。しかもここではダミーアイランド
領域（22）内に、エピタキシャル層（32）表面よりN+型
の埋込み層（34）に到達するN+型の第１の拡散領域（3
6）が形成され、この第１の拡散領域（36）と第１電極
（23）とがオーミックコンタクトしている。
一方、第１電極（23）は、複数の領域で切断され、切断
領域（25）を有している。第１図ではこの切断領域（2
5）が４ケ所あり、左側辺に１本、右側辺に２本、上側
辺に２本および下側辺に３本の信号線やフィードバック
線が配線できる幅を有している。
領域（25）を有している。第１図ではこの切断領域（2
5）が４ケ所あり、左側辺に１本、右側辺に２本、上側
辺に２本および下側辺に３本の信号線やフィードバック
線が配線できる幅を有している。
更に第１層目の絶縁膜（35）と第１層目の電極を被覆す
るように形成された第２層目の絶縁膜（37）と、前記第
１の電子ブロック領域（21）と第１電極（23）とを被覆
するシールド電極（24）とがある。
るように形成された第２層目の絶縁膜（37）と、前記第
１の電子ブロック領域（21）と第１電極（23）とを被覆
するシールド電極（24）とがある。
ここで前記第２層目の絶縁膜（37）は、例えばPIX等の
膜であり、シールド電極（24）は、アルミニウムを蒸着
したものより成っている。また半導体チップ周辺には、
パッドが複数あるが、この中の１つである電源パッド
（27）がシールド電極（24）と接続されている。
膜であり、シールド電極（24）は、アルミニウムを蒸着
したものより成っている。また半導体チップ周辺には、
パッドが複数あるが、この中の１つである電源パッド
（27）がシールド電極（24）と接続されている。
従ってシールド電極（24）と第１電極（23）とは、電源
パッドに印加されているVCCで同電位となっており、し
かも第１の拡散領域（36）も同じ電位となっている。そ
のためVCCの電位を持つ電極が、切断領域（25）でトン
ネルの形状を形成し、このトンネルの中に信号線やフィ
ードバック線が設けられ、他のブロック領域へ延在され
ている。
パッドに印加されているVCCで同電位となっており、し
かも第１の拡散領域（36）も同じ電位となっている。そ
のためVCCの電位を持つ電極が、切断領域（25）でトン
ネルの形状を形成し、このトンネルの中に信号線やフィ
ードバック線が設けられ、他のブロック領域へ延在され
ている。
ここで第３図、第４図は、第１図のＢ−Ｂ′線、Ｃ−
Ｃ′線における断面図であり、略第２図と同じ構成であ
るため、説明は省略する。
Ｃ′線における断面図であり、略第２図と同じ構成であ
るため、説明は省略する。
以上の構成は例えばFM/AMステレオチューナ回路等に応
用できる。前記第１の電子ブロック領域（21）に、第５
図に示すFMフロントエンドブロック（１）を集積化する
ことで、他の電子ブロック領域からの干渉や、他の電子
ブロック領域への干渉を防止できる。
用できる。前記第１の電子ブロック領域（21）に、第５
図に示すFMフロントエンドブロック（１）を集積化する
ことで、他の電子ブロック領域からの干渉や、他の電子
ブロック領域への干渉を防止できる。
またFMフロントエンドブロック（１）は、数μＶと極め
て小さいレベルの信号を扱うため、特にFM−IFブロック
（４）からの干渉を嫌うので、本願の構成と同じものを
FM−IFブロック（４）に応用しても良い。
て小さいレベルの信号を扱うため、特にFM−IFブロック
（４）からの干渉を嫌うので、本願の構成と同じものを
FM−IFブロック（４）に応用しても良い。
しかもシールド電極（24）を電源パッド（27）と接続
し、このシールド電極（24）をダミーアイランド（22）
の中の第１の拡散領域（36）とオーミックコンタクトす
ることで、FMフロントエンドブロックも含めて１チップ
化することができる。
し、このシールド電極（24）をダミーアイランド（22）
の中の第１の拡散領域（36）とオーミックコンタクトす
ることで、FMフロントエンドブロックも含めて１チップ
化することができる。
（ト）発明の効果 以上の説明からも明らかな如く、シールド電極（24）と
第１電極（23）でシールドしているので、シールド電極
（24）下に設けられた信号線やフィードバック線等の配
線は、外部からの不要輻射を受けず、また内部からの不
要輻射を外部へ発生することもなくなる。
第１電極（23）でシールドしているので、シールド電極
（24）下に設けられた信号線やフィードバック線等の配
線は、外部からの不要輻射を受けず、また内部からの不
要輻射を外部へ発生することもなくなる。
一方、外部のブロック領域へ延在される配線は、限られ
た領域である切断領域（25）より出入りするため、第１
の電子ブロック領域（21）内にある配線の側面より発生
する不要輻射を防止できる。
た領域である切断領域（25）より出入りするため、第１
の電子ブロック領域（21）内にある配線の側面より発生
する不要輻射を防止できる。
第２に、シールド電極（24）、第１電極（23）および第
１の拡散領域（36）の電位を同じ電位VCCとすることが
できるので、高周波成分を含んだ輻射の発生や侵入を更
に強固に防止できる。
１の拡散領域（36）の電位を同じ電位VCCとすることが
できるので、高周波成分を含んだ輻射の発生や侵入を更
に強固に防止できる。
第３に、ダミーアイランド領域（22）内にN+型の第１の
拡散領域（36）を設けることで、分離領域（33）とのPN
接合による電位障壁が増大でき、外のブロック領域から
のリーク電流や第１の電子ブロック領域（21）から外の
ブロック領域へのリーク電流を防止できる。
拡散領域（36）を設けることで、分離領域（33）とのPN
接合による電位障壁が増大でき、外のブロック領域から
のリーク電流や第１の電子ブロック領域（21）から外の
ブロック領域へのリーク電流を防止できる。
しかも第１の拡散領域（36）が高濃度であるので、交流
グランドとすることができるので、ダミーアイランドが
VCCとなり他のブロック領域の電圧変動を第１の電子ブ
ロック領域（21）へ与えることが無くなる。
グランドとすることができるので、ダミーアイランドが
VCCとなり他のブロック領域の電圧変動を第１の電子ブ
ロック領域（21）へ与えることが無くなる。
第４に、FMフロントエンドブロックを第１の電子ブロッ
ク領域（21）に集積化することで、FMフロントエンドブ
ロックも含めて１チップ化することができる。
ク領域（21）に集積化することで、FMフロントエンドブ
ロックも含めて１チップ化することができる。
第１図は本発明の半導体集積回路の上面図、第２図は第
１図のＡ−Ａ′線における断面図、第３図は第１図のＢ
−Ｂ′線における断面図、第４図は第１図のＣ−Ｃ′線
における断面図、第５図はFM/AMステレオチューナ回路
を説明するブロック図である。 （21）……第１の電子ブロック領域、（22）……ダミー
アイランド領域、（23）……第１電極、（24）……シー
ルド電極、（25）……切断領域、（26）……配線。
１図のＡ−Ａ′線における断面図、第３図は第１図のＢ
−Ｂ′線における断面図、第４図は第１図のＣ−Ｃ′線
における断面図、第５図はFM/AMステレオチューナ回路
を説明するブロック図である。 （21）……第１の電子ブロック領域、（22）……ダミー
アイランド領域、（23）……第１電極、（24）……シー
ルド電極、（25）……切断領域、（26）……配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｈ０４Ｂ 1/10 Ｎ 9298−5Ｋ 15/02 9298−5Ｋ 9169−4Ｍ Ｈ０１Ｌ 21/76 Ｊ
Claims (3)
- 【請求項１】１つの半導体チップの半導体層内に、複数
の電子ブロック回路がそれぞれ集積された複数の電子ブ
ロック領域を有する半導体集積回路であって、 前記複数の電子ブロック領域の中の１つである不要輻射
を発生するかまたは不要輻射を受けやすい第１の電子ブ
ロック領域は、前記半導体層に形成される一導電型の分
離領域で囲んで成る島状のダミーアイランド領域に囲ま
れ、 前記半導体層上の第１層目の絶縁膜上に設けられ、前記
ダミーアイランドと実質的に同一形状で形成される第１
電極は、このダミーアイランド領域とオーミックコンタ
クトし、 前記第１電極は切断して形成した切断領域には、前記第
１の電子ブロック領域内に形成された電子ブロック回路
と前記第１の電子ブロック領域以外に形成された電子ブ
ロック回路とを電気的に接続する配線が設けられ、 前記半導体層上の第２層目の絶縁膜上に設けられるシー
ルド電極は、前記半導体チップの周辺に設けられる電源
パッドと接続され、前記第１電極とオーミックコンタク
トし前記第１の電子ブロック領域と第１電極とを被覆す
ることを特徴とした半導体集積回路。 - 【請求項２】１つの半導体チップの半導体層内に、FM/A
Mステレオチューナー回路を構成する複数の電子ブロッ
ク回路がそれぞれ集積された複数の電子ブロック領域を
有する半導体集積回路であって、 前記複数の電子ブロック領域の中の１つであるFMフロン
トエンドブロック領域は、前記半導体層に形成される一
導電型の分離領域で囲んで成る島状のダミーアイランド
領域に囲まれ、 前記半導体層上の第１層目の絶縁膜上に設けられ、前記
ダミーアイランドと実質的に同一形状で形成される第１
電極は、このダミーアイランド領域とオーミックコンタ
クトし、 前記第１電極を切断して形成した切断領域には、前記FM
フロントエンドブロック領域内に形成された電子ブロッ
ク回路と前記FMフロントエンドブロック領域以外に形成
された電子ブロック回路とを電気的に接続する配線が設
けられ、 前記半導体層上の第２層目の絶縁膜上に設けられるシー
ルド電極は、前記半導体チップの周辺に設けられる電源
パッドと接続され、前記第１電極とオーミックコンタク
トし前記FMフロントエンドブロック領域と第１電極とを
被覆することを特徴とした半導体集積回路。 - 【請求項３】前記第１電極は、このダミーアイランド領
域内に形成されこのダミーアイランド領域と同導電型の
高濃度の第１の拡散領域とオーミックコンタクトする請
求項第１項または２記載の半導体集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63202197A JPH0750779B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体集積回路 |
| US07/378,397 US5050238A (en) | 1988-07-12 | 1989-07-11 | Shielded front end receiver circuit with IF amplifier on an IC |
| DE68915072T DE68915072T2 (de) | 1988-07-12 | 1989-07-12 | Integrierte Halbleiterschaltung für ein Radio. |
| KR1019890010005A KR920005802B1 (ko) | 1988-07-12 | 1989-07-12 | 반도체 집적회로 |
| EP89112788A EP0354371B1 (en) | 1988-07-12 | 1989-07-12 | Semiconductor integrated circuit for a radio |
| US07/602,184 US5111274A (en) | 1988-07-12 | 1990-10-23 | Semiconductor integrated circuit with circuit blocks, dummy islands, and bias and shield electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63202197A JPH0750779B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0251272A JPH0251272A (ja) | 1990-02-21 |
| JPH0750779B2 true JPH0750779B2 (ja) | 1995-05-31 |
Family
ID=16453576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63202197A Expired - Lifetime JPH0750779B2 (ja) | 1988-07-12 | 1988-08-12 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750779B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273231A (ja) | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体集積回路のシールド構造 |
| JP5029844B2 (ja) * | 2008-11-27 | 2012-09-19 | セイコーエプソン株式会社 | 半導体装置 |
-
1988
- 1988-08-12 JP JP63202197A patent/JPH0750779B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251272A (ja) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111274A (en) | Semiconductor integrated circuit with circuit blocks, dummy islands, and bias and shield electrodes | |
| JPH0151065B2 (ja) | ||
| US4150344A (en) | Tunable microwave oscillator | |
| US3355669A (en) | Fm detector system suitable for integration in a monolithic semiconductor body | |
| EP0354512B1 (en) | Semiconductor integrated circuit | |
| JPH0750779B2 (ja) | 半導体集積回路 | |
| JP2000277621A (ja) | 半導体装置 | |
| US6897547B2 (en) | Semiconductor device including bipolar junction transistor, and production method therefor | |
| JP2909406B2 (ja) | 可変容量ダイオード装置 | |
| JPH0666414B2 (ja) | 半導体集積回路 | |
| JPH0691226B2 (ja) | 半導体集積回路 | |
| JPH023952A (ja) | リニア半導体集積回路 | |
| JPH0671065B2 (ja) | 半導体集積回路 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP3036970B2 (ja) | 半導体集積回路 | |
| JPH0652771B2 (ja) | リニア半導体集積回路 | |
| JPH0666415B2 (ja) | Ｆｍ／ａｍチューナ用半導体集積回路 | |
| JPH0671064B2 (ja) | 半導体集積回路 | |
| JPH0648708B2 (ja) | 半導体集積回路 | |
| JPH0251253A (ja) | 半導体集積回路 | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPH0628286B2 (ja) | リニア半導体集積回路 | |
| JP2675338B2 (ja) | 半導体集積回路 | |
| JP2534140Y2 (ja) | 集積回路 | |
| JP2878717B2 (ja) | 半導体装置、半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |