JPH0750779B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0750779B2 JPH0750779B2 JP63202197A JP20219788A JPH0750779B2 JP H0750779 B2 JPH0750779 B2 JP H0750779B2 JP 63202197 A JP63202197 A JP 63202197A JP 20219788 A JP20219788 A JP 20219788A JP H0750779 B2 JPH0750779 B2 JP H0750779B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- electronic block
- block
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 230000005855 radiation Effects 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000005236 sound signal Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明はFM/AMチューナ等、信号周波数や信号レベルが
異る回路ブロックを同一半導体基板上に形成した半導体
集積回路に関する。The present invention relates to a semiconductor integrated circuit in which circuit blocks having different signal frequencies and signal levels such as FM / AM tuners are formed on the same semiconductor substrate.
(ロ)従来の技術 TVチューナ、FM/AMチューナ等の電子機器は、RF(Radio
Frequency)信号からオーディオ信号を取出す為、機能
毎に分割した各回路ブロックの取扱う信号の周波数が異
る場合が多い。例えば日本国内向けのFMチューナだけで
も、RF信号は76〜90MHz、中間周波数信号は10.7MHz、そ
して20〜2000Hzのオーディオ信号と、20Hz〜90MHzの広
範囲の信号を取扱うことになる。(B) Conventional technology Electronic equipment such as TV tuners, FM / AM tuners, etc.
Since the audio signal is extracted from the frequency) signal, the frequency of the signal handled by each circuit block divided by function is often different. For example, FM tuners for Japan only handle RF signals of 76 to 90 MHz, intermediate frequency signals of 10.7 MHz, audio signals of 20 to 2000 Hz, and wide range of signals of 20 Hz to 90 MHz.
上記FM/AMチューナの一例を第5図に示す。同図におい
て、(1)はFM放送を選局しその受信周波数信号と局部
発振回路(2)の発振周波数信号とを混合回路(3)で
混合することにより中間周波数に周波数変換するFMフロ
ントエンド回路、(4)は中間周波数信号(IF信号)を
増幅・振幅制限し且つこれを検波してオーディオ信号
(AF信号)を得るFM・IF増幅回路、(5)は例えば特公
昭62−21461号に記載されているが如き機能を有するノ
イズキャンセル回路、(6)はステレオ放送の場合にL
チャンネル、Rチャンネル信号に復調するマルチプレク
ス回路、(7)はAM放送を選局しオーディオ信号を出力
するAMチューナ回路である。例えばFM放送受信の場合、
アンテナ(8)から入力し、RF増幅回路(9)で高周波
増幅したRF信号とFMフロントエンド回路(1)の局部発
振回路(2)が出力する発振周波数信号とをFMフロント
エンド回路(1)の混合回路(3)で混合することによ
りFMフロントエンド回路(1)からIF信号を出力し、該
IF信号をFM・IF増幅回路(4)の検波回路で検波するこ
とによりFM・IF増幅回路(4)からコンポジット信号を
出力し、マルチプレクス回路(6)によって出力端子
(10)に夫々Lチャンネル、Rチャンネルのオーディオ
信号を出力する様構成されている。尚、斯る構成のFMチ
ューナ回路は例えば昭和62年12月10日発行、「′88三洋
半導体データブック ポータブルオーディオ用バイポー
ラ集積回路編」第152頁に記載されている。An example of the FM / AM tuner is shown in FIG. In the figure, (1) is an FM front end that selects an FM broadcast and frequency-converts it to an intermediate frequency by mixing the received frequency signal and the oscillation frequency signal of the local oscillation circuit (2) in the mixing circuit (3). A circuit, (4) is an FM / IF amplifier circuit that amplifies and limits the amplitude of an intermediate frequency signal (IF signal) and detects it to obtain an audio signal (AF signal). (5) is, for example, Japanese Patent Publication No. 62-21461 The noise cancellation circuit having the function as described in (6) is L in the case of stereo broadcasting.
A multiplex circuit for demodulating channel and R channel signals, and (7) is an AM tuner circuit for selecting an AM broadcast and outputting an audio signal. For example, in case of FM broadcast reception,
The FM front end circuit (1) receives the RF signal input from the antenna (8) and high frequency amplified by the RF amplification circuit (9) and the oscillation frequency signal output by the local oscillation circuit (2) of the FM front end circuit (1). The IF signal is output from the FM front end circuit (1) by mixing in the mixing circuit (3) of
The composite signal is output from the FM / IF amplifier circuit (4) by detecting the IF signal in the detector circuit of the FM / IF amplifier circuit (4), and the L channel is output to the output terminal (10) by the multiplex circuit (6). , R channel audio signals are output. An FM tuner circuit having such a structure is described, for example, on page 152 of “'88 Sanyo Semiconductor Data Book Portable Audio Bipolar Integrated Circuit Edition”, issued on Dec. 10, 1987.
ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第5図の回路はできる限り1チッ
プ化する方向に進んでいる。しかしながら、上記FMチュ
ーナの例ではFMフロントエンド回路(1)が数十MHzの
高周波信号を扱う為、不要輻射による他回路への干渉が
生じ易い。また、アンテナ(8)からの微弱レベル信号
を取扱う為、他回路ブロックとの干渉により回路動作が
不安定になり易く、著しい場合には発振してしまう。そ
の為、FMフロントエンド回路(1)をも1チップ化する
ことは極めて困難であった。By the way, in recent years, electronic devices are required to be smaller and have higher performance, and accordingly, the circuit of FIG. 5 is being integrated into one chip as much as possible. However, in the example of the FM tuner, since the FM front end circuit (1) handles a high frequency signal of several tens of MHz, interference with other circuits due to unnecessary radiation is likely to occur. Further, since the weak level signal from the antenna (8) is handled, the circuit operation is likely to become unstable due to the interference with other circuit blocks, and in a remarkable case, it oscillates. Therefore, it was extremely difficult to integrate the FM front end circuit (1) into one chip.
(ハ)発明が解決しようとする課題 この様に、従来はFMフロントエンド回路(1)等の高周
波信号を扱う回路をも集積化することは回路干渉が生じ
易い為に極めて困難である欠点があった。(C) Problems to be Solved by the Invention As described above, it is extremely difficult to integrate a circuit that handles a high frequency signal such as the FM front end circuit (1) in the related art because circuit interference easily occurs. there were.
(ニ)課題を解決するための手段 本発明は斯上した欠点に鑑み成されたもので、1つの半
導体チップに、複数の電子ブロック回路が夫々集積され
た複数の電子ブロック領域を有する半導体集積回路に於
いて、前記電子ブロック領域の中の1つである不要輻射
を発生するかまたは不要輻射を受けやすい第1の電子ブ
ロック領域(21)と、この第1の電子ブロック領域(2
1)を囲んで形成されるダミーアイランド領域(22)
と、このダミーアイランド領域(22)とオーミックコン
タクトし実質的に同一形状に形成される第1電極(23)
と、この第1電極(23)とオーミックコンタクトし前記
第1の電子ブロック領域(21)と第1電極(23)とを被
覆するシールド電極(24)とを備え、この第1電極(2
3)を複数の領域に切断して形成した切断領域(25)
と、この切断領域(25)に設けられた配線(26)とを具
備することで解決するものである。(D) Means for Solving the Problems The present invention has been made in view of the above drawbacks, and is a semiconductor integrated having a plurality of electronic block regions in which a plurality of electronic block circuits are respectively integrated on one semiconductor chip. In the circuit, a first electron block region (21) which is one of the electron block regions and which generates or is susceptible to unwanted radiation, and the first electron block region (2
Dummy island region formed around 1) (22)
And the first electrode (23) which is in ohmic contact with the dummy island region (22) and is formed in substantially the same shape.
And a shield electrode (24) which makes ohmic contact with the first electrode (23) and covers the first electron block region (21) and the first electrode (23).
Cutting area formed by cutting 3) into multiple areas (25)
And the wiring (26) provided in the cutting region (25).
(ホ)作用 本発明に依れば、第1の電子ブロック領域(21)の素子
間の配線は実質的に第1層目に形成され、この配線はシ
ールド電極(24)および第1電極(23)で覆うことがで
きるので、内部からの不要輻射は外部へ出なくなり、外
部からの不要輻射は内部へ侵入しなくなる。従って干渉
を防止できる。(E) Action According to the present invention, the wiring between the elements in the first electron block region (21) is substantially formed in the first layer, and this wiring is formed by the shield electrode (24) and the first electrode ( Since it can be covered with 23), unnecessary radiation from the inside does not go out, and unnecessary radiation from the outside does not enter the inside. Therefore, interference can be prevented.
(ヘ)実施例 以下に本発明の実施例を図面を参照しながら説明する。
第2図に示すように、P型の半導体基板(31)とこの半
導体基板(31)の上に積層されたN型のエピタキシャル
層(32)がある。(F) Embodiments Embodiments of the present invention will be described below with reference to the drawings.
As shown in FIG. 2, there are a P-type semiconductor substrate (31) and an N-type epitaxial layer (32) laminated on the semiconductor substrate (31).
ここで半導体基板(31)は方形状であり、このエピタキ
シャル層(32)には、トランジスタ、ダイオード、抵抗
およびコンデンサ等が作り込まれており、またP+型の分
離領域(33)や埋込み層(34)も作り込まれている。そ
してこの半導体基板上のエピタキシャル層(32)内に複
数の電子回路が夫々集積され複数の電子ブロック領域が
形成されている。さらにはこの電子ブロック領域の中の
1つが、第1図の破線で示す領域(21)に形成されてい
る。この領域(21)は特に不要輻射を発生するか、また
は外部より不要輻射を受けやすい第1の電子ブロック領
域である。更にこの第1の電子ブロック領域(21)の周
囲には、破線で示すN型のダミーアイランド領域(22)
が形成されている。Here, the semiconductor substrate (31) has a rectangular shape, and transistors, diodes, resistors, capacitors, etc. are formed in the epitaxial layer (32), and the P + -type isolation region (33) and the buried layer are formed. (34) is also built in. A plurality of electronic circuits are integrated in the epitaxial layer (32) on the semiconductor substrate to form a plurality of electronic block regions. Further, one of the electron block regions is formed in the region (21) shown by the broken line in FIG. This region (21) is a first electron block region that particularly emits unwanted radiation or is susceptible to unwanted radiation from the outside. Further, around the first electron block area (21), an N-type dummy island area (22) indicated by a broken line is formed.
Are formed.
次に前記エピタキシャル層(32)上に被覆された第1層
目の絶縁膜(35)と、この第1の絶縁膜(35)上に形成
された一点鎖線で示す第1層目の電極(23),(26)と
がある。Next, the first-layer insulating film (35) coated on the epitaxial layer (32) and the first-layer electrode (shown by a chain line) formed on the first insulating film (35) ( There are 23) and (26).
ここで第1層目の絶縁膜(35)は例えば熱酸化法やCVD
法で形成されたシリコン酸化膜であり、第1層目の電極
(23),(26)はアルミニウムで蒸着されている。第1
層目の電極は、通常の配線であり主にブロック領域内に
集積される半導体素子間の配線、ブロック領域間の信号
線(26)、フィードバック線(26)および第1電極(2
3)が形成されている。第1図乃至第4図に示す第1の
電子ブロック領域(21)上の半導体素子間の配線は省略
をし、前記信号線やフィードバック線を(26)で、前記
N型のダミーアイランド領域(22)と実質的に同形状の
第1電極を(23)で示し、図面上では一点鎖線で示して
いる。この第1電極(23)は前記第1層目の絶縁膜(3
5)を介してダミーアイランド領域(22)とオーミック
コンタクトしている。しかもここではダミーアイランド
領域(22)内に、エピタキシャル層(32)表面よりN+型
の埋込み層(34)に到達するN+型の第1の拡散領域(3
6)が形成され、この第1の拡散領域(36)と第1電極
(23)とがオーミックコンタクトしている。Here, the first insulating film (35) is formed by, for example, thermal oxidation or CVD.
The first-layer electrodes (23) and (26) are silicon oxide films formed by the method described above and are vapor-deposited with aluminum. First
The electrode of the layer is a normal wiring, which is mainly wiring between semiconductor elements integrated in the block region, a signal line (26) between the block regions, a feedback line (26) and the first electrode (2
3) has been formed. Wiring between the semiconductor elements on the first electronic block region (21) shown in FIGS. 1 to 4 is omitted, and the signal line and the feedback line are (26) and the N-type dummy island region ( The first electrode having substantially the same shape as 22) is indicated by (23) and is indicated by a dashed line in the drawing. The first electrode (23) serves as the first insulating film (3
It is in ohmic contact with the dummy island region (22) via (5). Moreover in the dummy island region (22) where the first diffusion region (3 N + type to reach the epitaxial layer (32) N + -type buried layer from the surface (34)
6) is formed, and the first diffusion region (36) is in ohmic contact with the first electrode (23).
一方、第1電極(23)は、複数の領域で切断され、切断
領域(25)を有している。第1図ではこの切断領域(2
5)が4ケ所あり、左側辺に1本、右側辺に2本、上側
辺に2本および下側辺に3本の信号線やフィードバック
線が配線できる幅を有している。On the other hand, the first electrode (23) is cut in a plurality of areas and has a cut area (25). This cutting area (2
There are 4) 5), and the width is such that one on the left side, two on the right side, two on the upper side and three on the lower side and three feedback lines can be wired.
更に第1層目の絶縁膜(35)と第1層目の電極を被覆す
るように形成された第2層目の絶縁膜(37)と、前記第
1の電子ブロック領域(21)と第1電極(23)とを被覆
するシールド電極(24)とがある。Further, the first-layer insulating film (35), the second-layer insulating film (37) formed so as to cover the first-layer electrode, the first electron block region (21) and the first-electron block region (21). There is a shield electrode (24) that covers one electrode (23).
ここで前記第2層目の絶縁膜(37)は、例えばPIX等の
膜であり、シールド電極(24)は、アルミニウムを蒸着
したものより成っている。また半導体チップ周辺には、
パッドが複数あるが、この中の1つである電源パッド
(27)がシールド電極(24)と接続されている。Here, the second insulating film (37) is, for example, a film of PIX or the like, and the shield electrode (24) is made of aluminum vapor-deposited. In addition, around the semiconductor chip,
Although there are a plurality of pads, one of them, the power supply pad (27), is connected to the shield electrode (24).
従ってシールド電極(24)と第1電極(23)とは、電源
パッドに印加されているVCCで同電位となっており、し
かも第1の拡散領域(36)も同じ電位となっている。そ
のためVCCの電位を持つ電極が、切断領域(25)でトン
ネルの形状を形成し、このトンネルの中に信号線やフィ
ードバック線が設けられ、他のブロック領域へ延在され
ている。Therefore, the shield electrode (24) and the first electrode (23) have the same potential at VCC applied to the power supply pad, and the first diffusion region (36) also has the same potential. Therefore, the electrode having the potential of VCC forms a tunnel shape in the cut region (25), and the signal line and the feedback line are provided in this tunnel and extend to other block regions.
ここで第3図、第4図は、第1図のB−B′線、C−
C′線における断面図であり、略第2図と同じ構成であ
るため、説明は省略する。Here, FIG. 3 and FIG. 4 show the BB ′ line, C- in FIG.
It is a cross-sectional view taken along the line C ′ and has the same configuration as that of FIG.
以上の構成は例えばFM/AMステレオチューナ回路等に応
用できる。前記第1の電子ブロック領域(21)に、第5
図に示すFMフロントエンドブロック(1)を集積化する
ことで、他の電子ブロック領域からの干渉や、他の電子
ブロック領域への干渉を防止できる。The above configuration can be applied to, for example, an FM / AM stereo tuner circuit or the like. In the first electronic block area (21), a fifth
By integrating the FM front end block (1) shown in the figure, it is possible to prevent interference from other electronic block areas and interference with other electronic block areas.
またFMフロントエンドブロック(1)は、数μVと極め
て小さいレベルの信号を扱うため、特にFM−IFブロック
(4)からの干渉を嫌うので、本願の構成と同じものを
FM−IFブロック(4)に応用しても良い。Further, the FM front end block (1) handles a signal of a very small level of several μV, and thus particularly dislikes the interference from the FM-IF block (4).
It may be applied to the FM-IF block (4).
しかもシールド電極(24)を電源パッド(27)と接続
し、このシールド電極(24)をダミーアイランド(22)
の中の第1の拡散領域(36)とオーミックコンタクトす
ることで、FMフロントエンドブロックも含めて1チップ
化することができる。Moreover, the shield electrode (24) is connected to the power supply pad (27), and the shield electrode (24) is connected to the dummy island (22).
By making ohmic contact with the first diffusion region (36) in, the FM front end block can be integrated into one chip.
(ト)発明の効果 以上の説明からも明らかな如く、シールド電極(24)と
第1電極(23)でシールドしているので、シールド電極
(24)下に設けられた信号線やフィードバック線等の配
線は、外部からの不要輻射を受けず、また内部からの不
要輻射を外部へ発生することもなくなる。(G) Effect of the invention As is apparent from the above description, since the shield electrode (24) and the first electrode (23) shield the signal line, the feedback line, etc. provided under the shield electrode (24). The wiring does not receive unnecessary radiation from the outside, and does not generate unnecessary radiation from the inside to the outside.
一方、外部のブロック領域へ延在される配線は、限られ
た領域である切断領域(25)より出入りするため、第1
の電子ブロック領域(21)内にある配線の側面より発生
する不要輻射を防止できる。On the other hand, the wiring extending to the external block area enters and leaves the cutting area (25), which is a limited area, so
Unnecessary radiation generated from the side surface of the wiring in the electronic block region (21) can be prevented.
第2に、シールド電極(24)、第1電極(23)および第
1の拡散領域(36)の電位を同じ電位VCCとすることが
できるので、高周波成分を含んだ輻射の発生や侵入を更
に強固に防止できる。Secondly, since the potentials of the shield electrode (24), the first electrode (23) and the first diffusion region (36) can be set to the same potential VCC, the generation and penetration of radiation including high frequency components is further increased. It can be firmly prevented.
第3に、ダミーアイランド領域(22)内にN+型の第1の
拡散領域(36)を設けることで、分離領域(33)とのPN
接合による電位障壁が増大でき、外のブロック領域から
のリーク電流や第1の電子ブロック領域(21)から外の
ブロック領域へのリーク電流を防止できる。Thirdly, by providing the N + -type first diffusion region (36) in the dummy island region (22), PN with the isolation region (33) is formed.
The potential barrier due to the junction can be increased, and the leak current from the outer block region and the leak current from the first electron block region (21) to the outer block region can be prevented.
しかも第1の拡散領域(36)が高濃度であるので、交流
グランドとすることができるので、ダミーアイランドが
VCCとなり他のブロック領域の電圧変動を第1の電子ブ
ロック領域(21)へ与えることが無くなる。Moreover, since the first diffusion region (36) has a high concentration, it can be used as an alternating current ground, so that the dummy island
It becomes VCC, and the voltage fluctuation of other block areas is not given to the first electronic block area (21).
第4に、FMフロントエンドブロックを第1の電子ブロッ
ク領域(21)に集積化することで、FMフロントエンドブ
ロックも含めて1チップ化することができる。Fourth, by integrating the FM front end block in the first electronic block area (21), the FM front end block can be integrated into one chip.
第1図は本発明の半導体集積回路の上面図、第2図は第
1図のA−A′線における断面図、第3図は第1図のB
−B′線における断面図、第4図は第1図のC−C′線
における断面図、第5図はFM/AMステレオチューナ回路
を説明するブロック図である。 (21)……第1の電子ブロック領域、(22)……ダミー
アイランド領域、(23)……第1電極、(24)……シー
ルド電極、(25)……切断領域、(26)……配線。1 is a top view of the semiconductor integrated circuit of the present invention, FIG. 2 is a sectional view taken along the line AA 'in FIG. 1, and FIG. 3 is B in FIG.
Fig. 4 is a sectional view taken along line -B ', Fig. 4 is a sectional view taken along line CC' of Fig. 1, and Fig. 5 is a block diagram illustrating an FM / AM stereo tuner circuit. (21) …… first electron block area, (22) …… dummy island area, (23) …… first electrode, (24) …… shield electrode, (25) …… cutting area, (26)… …wiring.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 H04B 1/10 N 9298−5K 15/02 9298−5K 9169−4M H01L 21/76 J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 27/04 H04B 1/10 N 9298-5K 15/02 9298-5K 9169-4M H01L 21/76 J
Claims (3)
の電子ブロック回路がそれぞれ集積された複数の電子ブ
ロック領域を有する半導体集積回路であって、 前記複数の電子ブロック領域の中の1つである不要輻射
を発生するかまたは不要輻射を受けやすい第1の電子ブ
ロック領域は、前記半導体層に形成される一導電型の分
離領域で囲んで成る島状のダミーアイランド領域に囲ま
れ、 前記半導体層上の第1層目の絶縁膜上に設けられ、前記
ダミーアイランドと実質的に同一形状で形成される第1
電極は、このダミーアイランド領域とオーミックコンタ
クトし、 前記第1電極は切断して形成した切断領域には、前記第
1の電子ブロック領域内に形成された電子ブロック回路
と前記第1の電子ブロック領域以外に形成された電子ブ
ロック回路とを電気的に接続する配線が設けられ、 前記半導体層上の第2層目の絶縁膜上に設けられるシー
ルド電極は、前記半導体チップの周辺に設けられる電源
パッドと接続され、前記第1電極とオーミックコンタク
トし前記第1の電子ブロック領域と第1電極とを被覆す
ることを特徴とした半導体集積回路。1. A semiconductor integrated circuit having a plurality of electronic block regions in which a plurality of electronic block circuits are respectively integrated in a semiconductor layer of one semiconductor chip, wherein one of the plurality of electronic block regions is provided. The first electron block region which generates unnecessary radiation or is susceptible to unnecessary radiation is surrounded by an island-shaped dummy island region which is surrounded by a separation region of one conductivity type formed in the semiconductor layer, A first insulating film formed on the first insulating film on the semiconductor layer and having substantially the same shape as the dummy island;
The electrode makes ohmic contact with the dummy island region, and in the cutting region formed by cutting the first electrode, an electronic block circuit formed in the first electronic block region and the first electronic block region are formed. A shield electrode provided on the second-layer insulating film on the semiconductor layer is provided with a wiring for electrically connecting to an electronic block circuit formed on other than the power supply pad provided on the periphery of the semiconductor chip. A semiconductor integrated circuit which is connected to the first electrode and makes ohmic contact with the first electrode to cover the first electron block region and the first electrode.
Mステレオチューナー回路を構成する複数の電子ブロッ
ク回路がそれぞれ集積された複数の電子ブロック領域を
有する半導体集積回路であって、 前記複数の電子ブロック領域の中の1つであるFMフロン
トエンドブロック領域は、前記半導体層に形成される一
導電型の分離領域で囲んで成る島状のダミーアイランド
領域に囲まれ、 前記半導体層上の第1層目の絶縁膜上に設けられ、前記
ダミーアイランドと実質的に同一形状で形成される第1
電極は、このダミーアイランド領域とオーミックコンタ
クトし、 前記第1電極を切断して形成した切断領域には、前記FM
フロントエンドブロック領域内に形成された電子ブロッ
ク回路と前記FMフロントエンドブロック領域以外に形成
された電子ブロック回路とを電気的に接続する配線が設
けられ、 前記半導体層上の第2層目の絶縁膜上に設けられるシー
ルド電極は、前記半導体チップの周辺に設けられる電源
パッドと接続され、前記第1電極とオーミックコンタク
トし前記FMフロントエンドブロック領域と第1電極とを
被覆することを特徴とした半導体集積回路。2. FM / A in a semiconductor layer of one semiconductor chip
A semiconductor integrated circuit having a plurality of electronic block regions in which a plurality of electronic block circuits configuring an M stereo tuner circuit are respectively integrated, wherein an FM front end block region which is one of the plurality of electronic block regions is Surrounded by an island-shaped dummy island region surrounded by an isolation region of one conductivity type formed in the semiconductor layer, provided on the first-layer insulating film on the semiconductor layer, and substantially separated from the dummy island. Formed in the same shape
The electrode is in ohmic contact with the dummy island region, and the cutting region formed by cutting the first electrode has the FM
Wiring for electrically connecting an electronic block circuit formed in the front end block region and an electronic block circuit formed in a region other than the FM front end block region is provided, and insulation of the second layer on the semiconductor layer is provided. The shield electrode provided on the film is connected to a power supply pad provided around the semiconductor chip, and makes ohmic contact with the first electrode to cover the FM front end block region and the first electrode. Semiconductor integrated circuit.
域内に形成されこのダミーアイランド領域と同導電型の
高濃度の第1の拡散領域とオーミックコンタクトする請
求項第1項または2記載の半導体集積回路。3. The semiconductor according to claim 1, wherein the first electrode is formed in the dummy island region and makes ohmic contact with a high-concentration first diffusion region of the same conductivity type as the dummy island region. Integrated circuit.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63202197A JPH0750779B2 (en) | 1988-08-12 | 1988-08-12 | Semiconductor integrated circuit |
| US07/378,397 US5050238A (en) | 1988-07-12 | 1989-07-11 | Shielded front end receiver circuit with IF amplifier on an IC |
| DE68915072T DE68915072T2 (en) | 1988-07-12 | 1989-07-12 | Integrated semiconductor circuit for a radio. |
| KR1019890010005A KR920005802B1 (en) | 1988-07-12 | 1989-07-12 | Semiconductor intergrated circuit |
| EP89112788A EP0354371B1 (en) | 1988-07-12 | 1989-07-12 | Semiconductor integrated circuit for a radio |
| US07/602,184 US5111274A (en) | 1988-07-12 | 1990-10-23 | Semiconductor integrated circuit with circuit blocks, dummy islands, and bias and shield electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63202197A JPH0750779B2 (en) | 1988-08-12 | 1988-08-12 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0251272A JPH0251272A (en) | 1990-02-21 |
| JPH0750779B2 true JPH0750779B2 (en) | 1995-05-31 |
Family
ID=16453576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63202197A Expired - Lifetime JPH0750779B2 (en) | 1988-07-12 | 1988-08-12 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750779B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273231A (en) | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | Shield structure of semiconductor integrated circuit |
| JP5029844B2 (en) * | 2008-11-27 | 2012-09-19 | セイコーエプソン株式会社 | Semiconductor device |
-
1988
- 1988-08-12 JP JP63202197A patent/JPH0750779B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251272A (en) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111274A (en) | Semiconductor integrated circuit with circuit blocks, dummy islands, and bias and shield electrodes | |
| JPH0151065B2 (en) | ||
| US4150344A (en) | Tunable microwave oscillator | |
| US3355669A (en) | Fm detector system suitable for integration in a monolithic semiconductor body | |
| EP0354512B1 (en) | Semiconductor integrated circuit | |
| JPH0750779B2 (en) | Semiconductor integrated circuit | |
| JP2000277621A (en) | Semiconductor device | |
| US6897547B2 (en) | Semiconductor device including bipolar junction transistor, and production method therefor | |
| JP2909406B2 (en) | Variable capacitance diode device | |
| JPH0666414B2 (en) | Semiconductor integrated circuit | |
| JPH0691226B2 (en) | Semiconductor integrated circuit | |
| JPH023952A (en) | Semiconductor integrated circuit | |
| JPH0671065B2 (en) | Semiconductor integrated circuit | |
| JP3211871B2 (en) | Input/Output Protection Circuit | |
| JP3036970B2 (en) | Semiconductor integrated circuit | |
| JPH0652771B2 (en) | Linear semiconductor integrated circuit | |
| JPH0666415B2 (en) | Semiconductor integrated circuit for FM / AM tuner | |
| JPH0671064B2 (en) | Semiconductor integrated circuit | |
| JPH0648708B2 (en) | Semiconductor integrated circuit | |
| JPH0251253A (en) | Semiconductor integrated circuit | |
| JPS62274761A (en) | integrated circuit device | |
| JPH0628286B2 (en) | Linear semiconductor integrated circuit | |
| JP2675338B2 (en) | Semiconductor integrated circuit | |
| JP2534140Y2 (en) | Integrated circuit | |
| JP2878717B2 (en) | Semiconductor device, semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |