Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0752726B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JPH0752726B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0752726B2
JPH0752726B2 JP60182259A JP18225985A JPH0752726B2 JP H0752726 B2 JPH0752726 B2 JP H0752726B2 JP 60182259 A JP60182259 A JP 60182259A JP 18225985 A JP18225985 A JP 18225985A JP H0752726 B2 JPH0752726 B2 JP H0752726B2
Authority
JP
Japan
Prior art keywords
film
silicide
refractory metal
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60182259A
Other languages
Japanese (ja)
Other versions
JPS6242521A (en
Inventor
正明 武藤
隆 加藤
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60182259A priority Critical patent/JPH0752726B2/en
Publication of JPS6242521A publication Critical patent/JPS6242521A/en
Publication of JPH0752726B2 publication Critical patent/JPH0752726B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔概要〕 シリサイドを選択的に形成する半導体装置の製造方法で
あって、高融点金属の膜厚を変えることによってシリサ
イドの横方向の成長を制御することにより、高精度の微
細パターンのシリサイドの形成を可能とする。
DETAILED DESCRIPTION [Outline] A method of manufacturing a semiconductor device in which silicide is selectively formed, wherein lateral growth of silicide is controlled by changing a film thickness of a refractory metal to achieve high precision. It is possible to form a silicide having a fine pattern.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体装置の製造方法に関し、更に詳しく言え
ばパターニングされたシリコン層(Si)及び絶縁膜上に
高融点金属膜(リフラクトリメタル)を被着し、熱処理
を行なってSi上に選択的にシリサイドを形成する方法に
関する。
The present invention relates to a method for manufacturing a semiconductor device, and more specifically, a refractory metal film is deposited on a patterned silicon layer (Si) and an insulating film, and heat treatment is performed to selectively deposit Si on the Si layer. The present invention relates to a method of forming a silicide on a substrate.

〔従来の技術〕 近年、半導体装置においては電極材料として高融点金属
シリサイドが盛んに用いられている。これは高融点金属
シリサイドが耐熱性に優れること,低抵抗であること,
さらにSi上にのみ自己整合的に形成が可能であることな
どの長所を有するためである。
[Prior Art] In recent years, refractory metal silicides have been widely used as electrode materials in semiconductor devices. This is because the refractory metal silicide has excellent heat resistance and low resistance.
Further, it is advantageous because it can be formed only on Si in a self-aligned manner.

第7図(a)〜(c)はシリサイドを選択的に形成する
従来の一般的な方法を説明するための断面図である。ま
ずSi基板1上にSiO2膜2を形成する。次にSiO2膜2をパ
ターニングした後に高融点金属膜3を全面に被着する。
(第5図(a))。
FIGS. 7A to 7C are cross-sectional views for explaining a conventional general method for selectively forming silicide. First, the SiO 2 film 2 is formed on the Si substrate 1. Next, after patterning the SiO 2 film 2, a refractory metal film 3 is deposited on the entire surface.
(FIG. 5 (a)).

その後、熱処理するとSi基板1と高融点金属膜3とが反
応してシリサイド膜が徐々に成長し、SiO2膜2の側面を
はい上る(第5図(b))。このときのシリサイドの成
長の制御は、熱処理時間や熱処理温度を変化させること
によって行われる。次に高融点金属膜3は選択的にエッ
チングされる。(第5図(c))。
After that, when heat-treated, the Si substrate 1 and the refractory metal film 3 react with each other to gradually grow a silicide film and rise up over the side surface of the SiO 2 film 2 (FIG. 5B). At this time, the growth of silicide is controlled by changing the heat treatment time and the heat treatment temperature. Next, the refractory metal film 3 is selectively etched. (FIG. 5 (c)).

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところで、上述の方法のように熱処理時間や温度を変え
ることによってシリサイドの成長を制御することができ
るが、パターンが微細化されるとこれだけでは十分な制
御ができないという問題点がある。
By the way, although it is possible to control the growth of silicide by changing the heat treatment time and the temperature as in the above-mentioned method, there is a problem that sufficient control cannot be achieved by only fine patterning.

本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、簡単な方法により微細なシリサイドパターンが
精度よく形成可能な半導体装置の製造方法の提供を目的
とする。
The present invention was created in view of the problems of the conventional example, and an object of the present invention is to provide a method for manufacturing a semiconductor device in which a fine silicide pattern can be accurately formed by a simple method.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はシリコン層に絶縁膜を形成し、該絶縁膜のパタ
ーニングの後、高融点金属によって該シリコン層を被覆
し、さらにシリサイド反応によって該高融点金属とシリ
コン層とのコンタクト部から徐々にシリサイドを成長さ
せ、その後に絶縁膜上の未反応の高融点金属をエッチン
グして選択的にシリサイドを形成する半導体製造方法に
おいて、前記シリサイドの横方向の成長は、前記高融点
金属の膜厚によって制御されるものであることを特徴と
する。
According to the present invention, an insulating film is formed on a silicon layer, and after the insulating film is patterned, the silicon layer is covered with a refractory metal, and a silicide reaction is performed to gradually silicide the contact part between the refractory metal and the silicon layer. In the method of manufacturing a semiconductor in which an unreacted refractory metal on an insulating film is etched and then silicide is selectively formed, lateral growth of the silicide is controlled by a film thickness of the refractory metal. It is characterized by being

〔作用〕[Action]

高融点金属の膜は精度良く所定の厚さに作成可能である
から、シリサイドの横方向の成長も精度良く制御するこ
とができる。従って高精度の微細パターンのシリサイド
膜を容易に生成することが可能となる。
Since the refractory metal film can be formed with a predetermined thickness with high precision, lateral growth of silicide can also be controlled with high precision. Therefore, it is possible to easily form a highly precise fine patterned silicide film.

特に高融点金属としてジルコニウムを用いれば、ジルコ
ニウムの膜厚を所定厚さ以上に形成することによって、
コンタクト部からのジルコニウムシリサイドの横方向の
成長をより制限することができる。
In particular, if zirconium is used as the refractory metal, by forming the film thickness of zirconium to a predetermined thickness or more,
Lateral growth of zirconium silicide from the contact can be more restricted.

これにより、シリサイドの横方向の成長を見込んだマス
クパターンマージンをより小さくしたり、あるいはほと
んど考慮することなくパターンを形成することができる
ので、シリサイドのパターンをより微細化することが可
能になる。
As a result, the mask pattern margin that allows for the lateral growth of the silicide can be made smaller, or the pattern can be formed with almost no consideration, so that the silicide pattern can be made finer.

更に、シリサイド反応を水素雰囲気で行うことにより、
シリサイド反応により生成されたシリサイド層とその下
のシリコン層との界面に現れる凹凸を消滅させたり、あ
るいは凹凸の大きさを小さくすることができる。
Furthermore, by performing the silicide reaction in a hydrogen atmosphere,
It is possible to eliminate the irregularities appearing at the interface between the silicide layer generated by the silicidation reaction and the underlying silicon layer, or to reduce the size of the irregularities.

〔実施例〕〔Example〕

次に本発明の実施例について説明する。本発明に係る半
導体装置の製造方法は基本的には第5図に示す従来の製
造方法と同一である。しかし本発明の製造方法はシリサ
イドの横方向の成長が高融点金属の膜厚を変えることに
よって精度良く制御される点で異なる。
Next, examples of the present invention will be described. The semiconductor device manufacturing method according to the present invention is basically the same as the conventional manufacturing method shown in FIG. However, the manufacturing method of the present invention is different in that the lateral growth of silicide is accurately controlled by changing the film thickness of the refractory metal.

第6図はその実験結果を示す図であり、高融点金属の一
つであるジルコニウム(Zr)の膜厚と絶縁膜の側面をは
い上るシリサイドの長さとの関係を表わしている。横軸
はZrの膜厚であり、縦軸はジリコニウムシリサイド(Zr
Si2)が成長してSiO2膜をはい上がった長さを示してい
る。なおこのときのシリサイド反応条件は5%H2+Ar
中,650℃,30min.であった。このように高融点金属の膜
厚を変えることによりシリサイドの横方向の成長を精度
良く制御できるので、高精度のシリサイドの微細パター
ンの形成が可能となる。
FIG. 6 is a diagram showing the experimental results, showing the relationship between the film thickness of zirconium (Zr), which is one of the refractory metals, and the length of the silicide that extends over the side surface of the insulating film. The horizontal axis is the Zr film thickness, and the vertical axis is the zirconium silicide (Zr
It shows the length by which Si 2 ) grows and rises up the SiO 2 film. The silicide reaction condition at this time is 5% H 2 + Ar.
The temperature was 650 ℃ for 30 min. By thus changing the film thickness of the refractory metal, the lateral growth of the silicide can be controlled with high accuracy, so that the fine pattern of the silicide can be formed with high accuracy.

第2図は実際にかかる方法でZrSi2膜を選択的に作成し
た試料の結果を示す上面図であり、第3図は第2図のA
−Aの断面図である。第2図のBで示すパターンはSiO2
膜6のパターンであり、斜線で示す領域はエッチングに
よりZr膜が除去された後のZrSi2膜7によって形成され
た領域を示している。
FIG. 2 is a top view showing a result of a sample in which a ZrSi 2 film is selectively formed by such a method, and FIG. 3 is an A view of FIG.
It is a sectional view of -A. The pattern shown by B in FIG. 2 is SiO 2
It is the pattern of the film 6, and the hatched region shows the region formed by the ZrSi 2 film 7 after the Zr film has been removed by etching.

第4図は比較のために同様な条件で作成したTiSi2膜を
選択的に作成した試料の結果を示す上面図Bで示すパタ
ーンはSiO2膜6のパターンであり、斜線で示す領域はエ
ッチングによりTi膜が除去された後のTiSi2膜によって
形成された領域を示している。
FIG. 4 shows the result of a sample in which a TiSi 2 film was selectively formed under the same conditions for comparison. The pattern shown in the top view B is the pattern of the SiO 2 film 6, and the hatched area is the etching area. 3 shows a region formed by the TiSi 2 film after the Ti film is removed by.

このようにシリサイド膜としてZrSi2膜を用いれば、横
方向の成長TiSi2膜に比べZrSi2膜の方が横方向の成長の
均一性があり、従って高精度の微細パターンの生成が可
能となる。
When the ZrSi 2 film is used as the silicide film as described above, the ZrSi 2 film has more uniform growth in the lateral direction than the TiSi 2 film grown in the lateral direction, and therefore a highly precise fine pattern can be generated. .

次に本発明に係る製造方法によってMOSトランジスタを
形成する場合について説明する。第5図(a)〜(d)
はそのための説明図である。
Next, a case of forming a MOS transistor by the manufacturing method according to the present invention will be described. 5 (a)-(d)
Is an explanatory diagram therefor.

まずP型Si基板8上に周知のプロセスによりSiO2膜9,ポ
リシリコンゲート電極10を形成し、さらにヒ素イオンを
注入してソース11,ドレイン12を形成した後、CVD SiO2
膜13を被着する(第5図(a))。
First, a SiO 2 film 9 and a polysilicon gate electrode 10 are formed on a P-type Si substrate 8 by a well-known process, and then arsenic ions are implanted to form a source 11 and a drain 12, and then CVD SiO 2
The film 13 is applied (FIG. 5 (a)).

次にRIEエッチングによりポリシリコンゲート電極10の
側面に被着している部分を残してCVD SiO2膜13を除去す
る。(第5図(b))。
Next, the CVD SiO 2 film 13 is removed by RIE etching, leaving a portion adhered to the side surface of the polysilicon gate electrode 10. (Fig. 5 (b)).

その後、全面にZr膜14を形成し、Ar+5%H2雰囲気中67
0℃のアニールによりZrSi2膜15を形成する。ZrSi2膜は
ポリシリコン電極10,ソース11,ドレイン12の領域に形成
される。このとき横方向にシリサイド化ができる限り成
長しないように制御する。そのためZr膜14の厚さを所定
の厚さ以上に設定しておく。(第5図(c))。
After that, a Zr film 14 is formed on the entire surface, and 67 in Ar + 5% H 2 atmosphere is used.
A ZrSi 2 film 15 is formed by annealing at 0 ° C. The ZrSi 2 film is formed in the regions of the polysilicon electrode 10, the source 11 and the drain 12. At this time, control is performed so that the lateral silicidation does not grow as much as possible. Therefore, the thickness of the Zr film 14 is set to a predetermined thickness or more. (FIG. 5 (c)).

次に未反応のZr膜14を除去したあと、層間CVD SiO2膜16
を被着し、ソース11,ドレイン12の領域にコンタクトホ
ールを形成する。さらにAl配線17を行ってMOSトランジ
スタを形成する。
Next, after removing the unreacted Zr film 14, the interlayer CVD SiO 2 film 16
To form contact holes in the regions of the source 11 and the drain 12. Further, Al wiring 17 is performed to form a MOS transistor.

このように本発明の実施例によれば、シリサイド形成用
の高融点金属としてZr膜を使用しているので、シリサイ
ドの成長の均一化を図ることができる。またZr膜厚を所
定の厚さにすることにより、横方向のシリサイドの成長
を精度良く制御できるので、ゲート電極10上のZrSi2
とソース11,ドレイン12上のZrSi2膜とが互いに短絡しな
い範囲で接近した状態で自己整合的に作成することがで
きる。従って微細パターンのMOSトランジスタを容易に
作成することができる。
As described above, according to the embodiment of the present invention, since the Zr film is used as the refractory metal for forming the silicide, the growth of the silicide can be made uniform. By the Zr film thickness to a predetermined thickness In addition, since the growth of the lateral silicide can be precisely controlled, short ZrSi 2 film and the source 11 on the gate electrode 10, and the ZrSi 2 film on the drain 12 from each other It can be created in a self-aligned manner in a state of being close to each other. Therefore, a MOS transistor having a fine pattern can be easily manufactured.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば高融点金属の膜厚
を所定の厚さに作成することによりシリサイドの横方向
の成長を精度良く制御できるので、高精度の微細パター
ンのシリサイド膜の形成が可能となる。
As described above, according to the present invention, since the lateral growth of the silicide can be accurately controlled by forming the refractory metal film to a predetermined thickness, it is possible to form a highly precise silicide film having a fine pattern. Is possible.

特に高融点金属としてジルコニウムを用いれば、その成
長の均一性を生かして一層精度良く微細パターンのシリ
サイド膜の形成が可能となる。
In particular, when zirconium is used as the refractory metal, it is possible to more accurately form a fine-patterned silicide film by utilizing the uniformity of growth.

【図面の簡単な説明】 第1図は本発明の実施例に係る製造方法を説明するため
の半導体製造の断面図であり、第2図は本発明の製造方
法により作成したZrSi2膜の横方向の成長を示す試料表
面の写真,第3図は第2図のA−Aの断面図である。 第4図は第2図のZrSi2膜と比較するために作成したTiS
i2膜の横方向の成長を示す試料表面の写真である。 第5図は本発明の製造方法によりMOSトランジスタを作
成する説明図であり、第6図は本発明の原理を説明する
ためのZr膜の厚さとZrSi2膜の横方向への成長の関係を
示す図である。第7図はシリサイドを形成する場合の従
来の製造方法を説明するための図である。 1,5,8……Si膜 2……絶縁膜 3……高融点金属 4……シリサイド 6,9,13,16……SiO2膜 7,15……ZrSi2膜 10……ポリシリコンゲート電極 11……ソース 12……ドレイン 14……Zr膜 17……Al配線
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view of semiconductor manufacturing for explaining a manufacturing method according to an embodiment of the present invention, and FIG. 2 is a lateral view of a ZrSi 2 film formed by the manufacturing method of the present invention. 3 is a sectional view taken along the line AA in FIG. 2 showing a photograph of the surface of the sample showing the growth in the direction. Figure 4 shows TiS prepared for comparison with the ZrSi 2 film of Figure 2.
4 is a photograph of the sample surface showing lateral growth of the i 2 film. FIG. 5 is an explanatory diagram for forming a MOS transistor by the manufacturing method of the present invention, and FIG. 6 shows the relationship between the thickness of the Zr film and the lateral growth of the ZrSi 2 film for explaining the principle of the present invention. FIG. FIG. 7 is a diagram for explaining a conventional manufacturing method when forming a silicide. 1,5,8 …… Si film 2 …… Insulating film 3 …… Refractory metal 4 …… Silicide 6,9,13,16 …… SiO 2 film 7,15 …… ZrSi 2 film 10 …… Polysilicon gate Electrode 11 …… Source 12 …… Drain 14 …… Zr film 17 …… Al wiring

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】シリコン層に絶縁膜を形成し、該絶縁膜の
パターニングの後、高融点金属によって該シリコン層を
被覆し、さらにシリサイド反応によって該高融点金属と
シリコン層とのコンタクト部から徐々にシリサイドを成
長させ、その後に絶縁膜上の未反応の高融点金属をエッ
チングして選択的にシリサイドを形成する半導体装置の
製造方法において、 前記高融点金属は所定厚さ以上に形成して、コンタクト
部から徐々に成長するシリサイドの横方向の成長を制限
することを特徴とする半導体装置の製造方法。
1. An insulating film is formed on a silicon layer, and after the insulating film is patterned, the silicon layer is covered with a refractory metal, and a silicide reaction is gradually performed from a contact portion between the refractory metal and the silicon layer. In a method of manufacturing a semiconductor device, in which silicide is grown on, and then unreacted refractory metal on the insulating film is etched to selectively form silicide, the refractory metal is formed to have a predetermined thickness or more, A method for manufacturing a semiconductor device, comprising limiting the lateral growth of a silicide that gradually grows from a contact portion.
【請求項2】前記高融点金属はジルコニウムであること
を特徴とする特許請求の範囲第1項に記載の半導体装置
の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the refractory metal is zirconium.
【請求項3】前記シリサイド反応を水素雰囲気で行うこ
とを特徴とする特許請求の範囲第1項に記載の半導体装
置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the silicidation reaction is performed in a hydrogen atmosphere.
JP60182259A 1985-08-20 1985-08-20 Method for manufacturing semiconductor device Expired - Lifetime JPH0752726B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60182259A JPH0752726B2 (en) 1985-08-20 1985-08-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60182259A JPH0752726B2 (en) 1985-08-20 1985-08-20 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS6242521A JPS6242521A (en) 1987-02-24
JPH0752726B2 true JPH0752726B2 (en) 1995-06-05

Family

ID=16115122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60182259A Expired - Lifetime JPH0752726B2 (en) 1985-08-20 1985-08-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0752726B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433544A (en) * 1987-07-29 1989-02-03 Fujitsu Ltd Pattern forming method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101075A (en) * 1984-10-24 1986-05-19 Hitachi Ltd Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPS6242521A (en) 1987-02-24

Similar Documents

Publication Publication Date Title
JP2857006B2 (en) Self-aligned cobalt silicide on MOS integrated circuits.
JPS61190984A (en) Formation of high melting point metal silicide layer
US6372563B1 (en) Self-aligned SOI device with body contact and NiSi2 gate
US6242312B1 (en) Advanced titanium silicide process for very narrow polysilicon lines
JPH0752726B2 (en) Method for manufacturing semiconductor device
US6255206B1 (en) Method of forming gate electrode with titanium polycide structure
JPS6226573B2 (en)
JPS59189677A (en) Manufacture of semiconductor device
JP2535981B2 (en) Method for manufacturing semiconductor device
KR0137435B1 (en) Method for forming titanium silicide layer of semiconductor device
JPH0661180A (en) Electrode forming method
JPH11135789A (en) Semiconductor device and manufacturing method thereof
JPH0330293B2 (en)
KR100226748B1 (en) Method of manufacturing junction of semiconductor device
JP3352792B2 (en) Manufacturing method of electrostatic induction transistor
JPS6092666A (en) Manufacture of mis transistor
JPH0770500B2 (en) Electrode / wiring manufacturing method
JPS62104078A (en) Manufacture of semiconductor integrated circuit device
JPS613461A (en) Manufacturing method of semiconductor device
KR100296125B1 (en) Gate electrode formation method of semiconductor device
TW412796B (en) Method for manufacturing metal oxide semiconductor transistor
JPH09107101A (en) Method for manufacturing semiconductor device
JPH10303418A (en) Method for manufacturing semiconductor device
JPS61220468A (en) semiconductor equipment
JPH0750274A (en) Pattern formation method by selective tungsten growth