Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0752963B2 - ビデオデイスク装置の同期回路 - Google Patents
[go: Go Back, main page]

JPH0752963B2 - ビデオデイスク装置の同期回路 - Google Patents

ビデオデイスク装置の同期回路

Info

Publication number
JPH0752963B2
JPH0752963B2 JP61131156A JP13115686A JPH0752963B2 JP H0752963 B2 JPH0752963 B2 JP H0752963B2 JP 61131156 A JP61131156 A JP 61131156A JP 13115686 A JP13115686 A JP 13115686A JP H0752963 B2 JPH0752963 B2 JP H0752963B2
Authority
JP
Japan
Prior art keywords
signal
circuit
timing
window
synchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61131156A
Other languages
English (en)
Other versions
JPS6282796A (ja
Inventor
貞之 成澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP61131156A priority Critical patent/JPH0752963B2/ja
Priority to DE3689439T priority patent/DE3689439T2/de
Priority to EP86307691A priority patent/EP0220007B1/en
Publication of JPS6282796A publication Critical patent/JPS6282796A/ja
Priority to US07/388,726 priority patent/US4947264A/en
Publication of JPH0752963B2 publication Critical patent/JPH0752963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオディスク再生装置において、静止画
やトリックプレイ時にトラックキックに伴なう映像(デ
ィスク再生映像やスーパインポーズ映像)の色乱れを防
止したものに関する。
〔従来の技術〕
ビデオディスク再生装置の機能として、静止画やトリッ
クプレイがある。静止画は1つのトラックを繰り返し再
生するものである。また、トリックプレイとしては、例
えば前後方向へのコマ送りなどがある。これらの機能
は、前後隣接するトラックへ光ピックアップのレーザ光
をキック(トラックジャンプ)することにより得られ
る。
〔発明が解決しようとする問題点〕
ところが、従来のビデオディスク再生装置では、トラッ
クキックをすると、1本の走査線のディスク再生画像の
色反転や色乱れを生じる欠点があった。これらの欠点
は、NTSC方式のCAV(回転速度一定)ディスクでは、隣
接トラックのカラーバーストが半周期(180°)ずれて
いるために生じるものである。
例えば、第14図に示すようにある水平走査期間の途中で
トラックキックした場合を仮定してみると、キック後の
の期間では、テレビ受像機側は、前のトラックのAの
カラーバーストを基準にしているので、トラックキック
により画像の色は反転する。次の走査線に移れば、Bの
カラーバーストによりテレビ受像機側の基準副搬送波が
再設定されるので(BのカラーバーストはAのカラーバ
ーストに対して180°位相がずれるため)、この再設定
によりの期間では色反転は解消される。しかし、この
再設定は今までと比べ大幅(180°)に変化するわけで
あるから、再設定には時間がかかり、当初はどうしても
基準副搬送波に乱調が出易く、結局色乱れを生じる可能
性が高かった。
このように、従来のビデオディスク再生装置では、トラ
ックキックすると、走査線中1本は一部必ず色反転して
しまうから、これは画面上で目立ち易いし、またキック
後所定時間は色調乱れを生じ易いという不都合があっ
た。
この発明は、前記従来の技術における欠点を解決して、
トラックキックを行なった際の色反転や色調乱れを防止
したビデオディスク再生装置を提供しようとするもので
ある。
〔問題点を解決するための手段〕
この発明は、トラックキックさせるごとに、ディスク再
生映像信号の時間軸の補正を行なうようにしたものであ
る。
〔作用〕
トラックキックさせるごとに、ディスク再生映像信号を
例えばカラーバーストの180°位相分進ませるか遅らせ
るかすれば、例えば第14図の場合、トラックキック後の
の期間ではディスク再生映像信号はAのカラーバース
トに合致するので色反転は生じない。
また、ディスク再生映像信号の時間軸を補正するのに伴
ない、Bのカラーバーストも180°位相がずれるので、
Aのカラーバーストと連続し、基準副搬送波の再設定は
不要となる。したがって、色調乱れも生じない。
ところで、この発明では、ディジタル方式でスーパイン
ポーズ(ピクチャ番号の表示等)を行なう場合にトラッ
クキックごとにスーパインポーズの色(文字等の表示
色)が反転するのを防止している。
まず、ディジタル方式でスーパインポーズを行なう場
合、トラックキックにより、スーパインポーズの色が反
転する理由について以下説明する。
ビデオディスク再生装置において、ディスク再生映像信
号(非同期系の外部信号)に再生装置内部で生成したピ
クチャ番号等の内部画像信号(同期系の内部信号)をス
ーパインポーズする場合、この2つの画像信号の同期が
一致しないと画像のずれなどの障害を生じる。このため
ビデオ信号に含まれる同期信号を検出して、このタイミ
ングに合わせて内部信号を外部信号に重畳させている。
ところが、内部信号の画像生成をディジタル処理で行な
うとき、必然的に時間軸の量子化(ディジタル化)が必
要となるが、元来ディスクからの外部信号にはジッタ
(時間軸のゆらぎ)が含まれるので、量子化に際してこ
れが拡大されて1クロック分の誤差を生じ、これがテレ
ビ画面上で内部信号の画像にゆらぎを生じさせる問題が
ある。
第2図は、従来のビデオディスク装置にスーパインポー
ズ機能を付加する場合の概略を示したものである。
光ヘッド10で検出したディスク12の再生信号(この信号
は光ヘッド10のタンジェンシャルサーボでジッタ成分は
ある程度減少している。)は、FM検波回路14で複合映像
信号に復調され、同期分離回路16で同期信号が分離され
る。分離された同期信号は、ディジタル処理を行なうた
め、2相クロックφ,φで駆動されるレジスタ18で
時間軸の量子化が行なわれる。垂直・水平同期検出回路
20では、ディジタル化された同期信号中から垂直同期信
号VSYNCと水平同期信号HSYNCを抽出する。モータ制御回
路22では、ディスクモータ24の回転制御として、ディス
クモータ24に直結したFG(Frequency Generator)26か
らの回転検出パルスと水晶発振出力に基づく基準クロッ
クφh1との周波数、位相比較により粗い制御をするとと
もに、抽出された垂直同期信号VSYNCまたは水平同期信
号HSYNCと水晶発振出力に基づく基準クロックφh2との
位相比較により、比較的高精度の制御を行なう。
TBC(Time Base Correcter)25は、複合映像信号中に残
存する微少なジッタを吸収する回路で、可変遅延線等の
アナログ回路で構成される。TBC制御回路27は、TBC25の
出力信号からカラーバースト信号を抽出し、これをカラ
ーバーストのサブキャリアに対応した3.58MHzの水晶発
振出力に基づく基準クロックφと位相比較し、その位
相誤差に応じてTBC25の遅延時間を可変制御することに
より、外部信号中の微少なジッタを吸収する。
TBC25から出力される外部信号は、合成回路28を介して
出力される。
画像生成回路30は、スーパインポーズする内部信号を記
憶しており、外部信号から検出された垂直同期信号VSYN
Cおよび水平同期信号HSYNCにより外部信号に同期したタ
イミングで内部信号を読み出す。読み出された内部信号
は、合成回路28で外部信号と合成されて出力される。こ
のようにして、外部信号の画像の所定位置に内部信号の
画像がスーパインポーズされる。
ところで、非同期系と同期系を結ぶレジスタ18では、第
3図に示すように、2相クロックφ,φ(水晶発振
出力に基づくクロックで、1水平走査期間Hに例えば45
5回立ち上がる。)を用いて、クロックφで入力信号
(水平同期信号)を取り込み、クロックφでこれを出
力する。
したがって、クロックφ,φの1クロックの範囲内
で量子化誤差が生じる。この場合、入力信号のジッタが
第3図に示すように、を中心に,のように振れれ
ば、入力信号の変化位置はクロックφの立下り位置t1
から次のクロックφの立下り位置t2の間に入っている
ので、入力信号の変化はクロックφ1aで取り込まれ、ク
ロックφ2aで出力されて、出力信号はいずれもとな
る。したがって、この場合は、入力信号のジッタは吸収
されてしまい、出力信号の周期は常に正規の455クロッ
ク分の長さとなる。ジッタの中心がt1とt2のちょうど中
心位置にあれば、ジッタマージンはP−P値(ピークツ
ーピーク値)でクロックφ,φの1クロック分(カ
ラーバーストのサブキャリアの半周期分に相当する140n
s)となる。
しかし、入力信号とクロックφ,φとの位相は、
が中心となるとは限らず、例えば、やを中心に振れ
た場合は、入力信号のジッタ成分が微少であったとして
も、出力信号としてはこれが逆に拡大されて、1周期が
454クロック分(短縮)あるいは456クロック分(伸長)
となってしまう。
例えば、第4図は入力信号が、に示すようにごくわ
ずかなジッタτを持った例であるが、このとき、は
クロックφ1aの立下り前に入力信号が変化しているの
で、この変化はクロックφ1aで取り込まれ、クロックφ
2aで出力される。これに対し、はクロックφ1aの立下
り後に入力信号が変化しているので、この変化は次のク
ロックφ1bまで待って取り込まれ、クロックφ2bで出力
される。したがって、入力信号としてはごくわずかなジ
ッタτであるにもかかわらず、出力信号としてはこれ
が拡大されてτとなる。このため、出力信号の周期は
基準の455クロック分の長さから±1クロック変動し
て、454クロック分の長さまたは456クロック分の長さと
なる。
この結果、前記第2図のように、同期系で検出した水平
同期信号HSYNCを用いて画像生成回路30から内部信号を
読み出して、合成回路28で外部信号に合成すると、テレ
ビ画面上で縦の直線ラインに相当する内部信号を送出す
る場合、非同期系で第5図にイで示すように入力信号の
ジッタτに相当する分の微少なゆらぎがあると、同期
系ではこれが拡大されて同図にロで示すように前の走査
線に対して1クロック分ずれが生じ、テレビ画面上にそ
のまま表示される。
また、ジッタ成分の主要因がデイスク偏心量の残留分と
すると、ジッタはディスクの半周(すなわち1フィール
ド)ごとに反転するから、同期系では1クロック分のず
れになり、縦の直線が飛越走査画面では第6図に示すよ
うに、走査線ごとにぎざぎざに表示されて、目立ってし
まう。
これを防止するには、例えば同期系で前記非同期系の同
期信号タイミングを予想し、その予想タイミングを含む
ように同期系でウインドを設定し、そのウインドに非同
期系の同期信号が得られたら、前記予想タイミングを非
同期系の同期信号タイミングとみなして、同期系を制御
することが考えられる。すなわち、同期系に設けられた
ウインド内に非同期系からの同期信号が得られたとき
は、同期系から見てたとえそれが予想タイミングからず
れていたとしても、予想タイミングを同期系の同期信号
として扱うものである。これにより、スーパインポーズ
時に非同期系での時間軸のゆらぎが同期系で拡大するの
を防止することができる。
ところが、このように、スーパインポーズ時にウインド
を設けて非同期系での時間軸のゆらぎが同期系で拡大す
るのを防止するものでは、トラックキック時に前述した
ディスク再生映像信号(非同期系の外部信号)の時間軸
補正を行なっても、この時間軸補正はウインドにより全
く無視されてしまい、同期系には伝わらない。したがっ
て、非同期系が真に1クロック変化した場合でも、同期
系はそれに追従せず、今までと同じタイミングでカラー
バーストが来ているとして、スーパインポーズ用の内部
信号を出力してしまう。すなわちこの内部信号は、真の
カラーバーストから見れば180°位相の狂ったデータで
あり、スーパインポーズの色は反転してしまう。
この発明では、ウインドを設けて量子化誤差を吸収する
場合のこのような不都合も解決している。すなわち、こ
の発明では、トラックキックの際に同期系の時間軸基準
を強制的に例えば180°変化させることにより、スーパ
インポーズの色反転を防止している。
〔実施例〕
以下、この発明の一実施例を添付図面を参照して説明す
る。
第7図は、この発明の同期回路を具えたビデオディスク
装置の信号処理回路の全体構成を示したものである。
第7図において、外部信号(ビデオディスク再生信号)
は、メインTBC32に入力される。メインTBC32は、ディス
ク再生信号中に含まれるジッタ(時間軸のゆらぎ)を除
去するもので、二値化信号の連続可変遅延回路で構成さ
れる。二値化信号の連続可変遅延回路としては例えば特
願昭59-160784号明細書に記載のCMOSゲート回路を用い
たものが利用できる。CMOSゲート回路は、Pチャンネル
MOS-FETとNチャンネルMOS-FETで構成されるもので、出
力側に形成される負荷容量により、出力反転時に充放電
電流が流れ、遅延特性が得られる。そして、この遅延時
間は、電源電圧に応じて変化する(素子のコンダクタン
スが変化するため)。すなわち、電圧を高めれば遅延時
間は短かくなり、低めれば遅延時間は長くなる。CMOSゲ
ート回路による二値化信号の連続可変遅延回路は、この
性質を利用して二値化信号を遅延するものである。
メインTBC32は外部信号中の水平同期信号と、正規の水
平同期信号に対応した周期の基準クロックとを位相比較
して、それらの位相誤差に応じて電源電圧を制御して
(CMOSゲート回路で構成した場合)、遅延時間を制御
し、外部信号中のジッタを吸収する。
メインTBC32から出力される外部信号は、BPF(バンドパ
スフィルタ)34で映像信号成分が抽出される。
カラーTBC36は、メインTBC32で吸収しきれない微少なジ
ッタを吸収するための回路で、メインTBCと同様にCMOS
ゲート回路等を用いた二値化信号の連続可変遅延回路で
構成される。カラーTBCコントロール回路40は、カラーT
BC36の出力側にあるカラーサブキャリアBPF38で抽出さ
れる外部信号中のカラーバーストと、発振回路42の発振
出力を分周回路44で分周して得た正規のカラーサブキャ
リアに対応した3.58MHzの基準クロックとを位相比較
し、それらの位相誤差に応じて電源電圧を制御して(CM
OSゲート回路で構成した場合)、コントロール回路46を
介してカラーTBC36の遅延時間を制御し、外部信号中の
微少なジッタを吸収する。
カラーTBC36から出力される外部信号は、FM復調回路48
でFM復調され、LPF(ローパスフィルタ)50を介してス
イッチ52の接点aに導かれる。また、ドロップアウト時
の補正のため、1H保持回路54では、1走査前の外部信号
を保持し、FM復調回路56、LPF58を介してスイッチ52の
接点bに導く。ドロップアウト検出回路60では、外部信
号中のドロップアウトを検出する。スイッチ52は、通常
は接点aに接続され、ドロップアウトが生じると、ドロ
ップアウト検出回路60により1水平走査期間Hの間接点
b側に接続される。スイッチ52から出力される外部信号
は、ペディスタルクランプ回路62、スーパインポーズ映
像ミュート回路64および映像出力アンプ66を介して出力
される。
BPF34から出力される外部信号は、FM復調回路68でFM復
調され、LPF70を介して、同期分離回路72で同期信号
(外部同期信号)が分離される。垂直・水平同期信号検
出回路74では、分離された外部同期信号の中から水平同
期信号EXHSYと垂直同期信号EXVSYを検出する。
ディスプレイタイミングコントロール回路76は、スーパ
インポーズを行なう場合に、内部信号の発生タイミング
を調整し、外部信号と内部信号の同期が合うようにする
もので、検出された外部水平同期信号EXHSYと、外部垂
直同期信号EXVSYに基づいて、キャラクタジェネレータ7
8に記憶されている内部信号を読み出す。読み出された
内部信号は、LPF80を介してスーパインポーズ映像ミュ
ート回路64に入力される。
ディスプレイコントロール回路82では、インターフェイ
ス84を介して送られてくるマイクロコンピュータからの
指令によりスーパインポーズ映像ミュート回路64および
キャラクタジェネレータ78を制御する。すなわち、スー
パインポーズの指令がないときは、キャラクタジェネレ
ータ78を非動作状態にし、スーパインポーズ映像ミュー
ト回路64を外部信号側出力にする。また、スーパインポ
ーズの指令があったときは、キャラクタジェネレータ78
を動作状態にし、スーパインポーズ映像ミュート回路64
から外部信号と内部信号の合成信号を出力させる。
この発明の一実施例を第1図に示す。これは、第7図の
ディスプレイタイミングコントロール回路76の一部を示
すもので、HGNカウンタの出力カウント値が、内部信号
における1本の走査線上の位置を示す信号として用いら
れる。
この実施例では、次のような制御を行なっている。
イ ウインドによる外部水平同期信号EXHSYの丸め 正規の1水平走査期間で455カウントする同期系のHGNカ
ウンタ86で非同期系の外部水平同期信号のタイミングを
予想し、その予想タイミングを中心に、その前後±nク
ロックを含む合計2n+1クロックのウインドを設け、そ
のウインドに外部水平同期信号EXHSYが入ってきたら、
それがたとえウインドの中心位置から外れていたとして
も、この予想タイミング(すなわちウインドの中心位
置)を同期系の水平同期のタイミングとして扱う(丸め
動作)。これにより、非同期での微少なジッタτが量
子化誤差により1クロック分拡大されたとしても(第4
図)同期系で水平同期信号の周期は454クロックや456ク
ロックとはならず、標準の455クロックとなる。したが
って、同期系における前の走査線からの絶対時間は、標
準の455クロックの時間に固定され、水平同期信号に対
するテレビの応答が鈍ければ(すなわち平均的にトリガ
がかかるものであれば)スーパインポーズ時の内部信号
の縦の直線信号は、画面上でも直線に表示され、また、
応答が良ければ、実際ジッタτだけの位置ずれに納ま
り(クロックが水平同期信号に同期しているのでτ
そのまま現われる。)、第5図のロや第6図のように、
縦の直線が1クロック分折れ曲がるのを防止することが
できる。
ウインド幅を決めるn値としては、1(ウインド幅3ク
ロック)や2(ウインド幅5クロック)程度が適当であ
る。
第8図は、n=1のウインドにジッタ(量子化により拡
大されたもの)が納まっている状態を示したものであ
る。また、第9図は、n=2のウインドにジッタが納ま
っている状態を示したものである。ウインドが広い方が
ジッタ吸収範囲が広がるが、むやみに広げ過ぎるのも好
ましくない。第1図の実施例ではn=2としている。
ロ ウインドの修正 外部水平同期信号EXHSYがウインドから外れた場合はウ
インドを修正する。ウインドの修正のし方として、第10
図のように、外部水平同期信号EXHSYがウインドから外
れた場合に、その外れた外部水平周期信号EXHSYがウイ
ンドの中心にくるように修正する方法があるが、これで
は前述したようにウインドから隣接して外れたような場
合でも同期系は大きく修正され、画面上のずれが目立ち
やすかったり、ジッタの中心にウインドを引き込むこと
ができないなどの不都合を生じる。そこで、この実施例
では、第11図のように、ウインドから隣接して外れた場
合は、ウインドを外れた方向に所定量(第11図では1ク
ロック)シフトして修正している。また、それ以上外れ
た場合は外部水平同期信号EXHSYがウインドの中心にく
るように修正している。
これによれば、ジッタの中心にウインドを引き込むこと
が可能であり、また、ジッタが吸収限界値(ウインド
幅)を超えても、同期系における水平同期信号の周期の
変化量は少なくかつなめらかに変化するので、画面上の
ずれが目立ちにくい。
ハ 外部水平同期信号EXHSYの検出タイミングの制限 外部水平同期信号EXHSYの検出タイミングを第12図に示
すように、2フィールド1フレームのうち、特定位相の
一部分にする(例えば第2フィールドの18〜36の走査タ
イミング)。すなわち、ジッタの主成分は、ディスクの
ワウフラッタによるTBCの残留ジッタ成分であり、ディ
スク1回転2フィールドを周期とする。したがって、外
部水平同期信号EXHSYの検出タイミングを2フィールド
1フレームのうち特定位相の一部分にすれば、検出結果
は、第12図からわかるように、ほぼ同一傾向の値とな
り、かつその変化幅も小さくなる。
これによれば、外部水平同期信号EXHSYの検出を行なわ
ない場合は、同期系では内部カウンタ(第1図のHGNカ
ウンタ)を自走させて同期をとることになるが、ディス
ク回転の安定状態では、外部水平同期信号EXHSYの検出
はあくまでも目安で、外部水平同期と内部水平同期が大
きく外れていないことを知ればよいから、このような一
部分での検出でも充分である。
ニ 静止画やトリックプレイ時の補正 静止画やトリックプレイ時はキックパルス(1トラック
キック)により、前後隣接するトラックにキックする。
隣接するトラックのカラーバースト信号は、180°位相
がずれているので、ディスク再生映像の色を変化させな
いためには、1トラックキックごとに、メインTBC32ま
たはカラーTBC36(第7図)を制御して、非同期系位相
を180°進めるか遅らせる必要がある。カラーバースト
信号の180°分は7.16MHzのマスタクロックMCK(1水平
走査期間Hで455クロック)の1クロックに相当する。
また、非同期系の位相をずらしても、前述したウインド
による非同期系の丸め動作により同期系が追従しない
と、トラックキックのたびにスーパインポーズの色が反
転してしまう。そこで、第1図の実施例では、トラック
キックの際同期系のタイミングコントロールカウンタ
(HGNカウンタ86)のカウント値を補正している。すな
わち、HGNカウンタ86をクリアする周期を標準の455クロ
ックから180°の位相に相当する1クロック増加または
減少して456クロックまたは454クロックとしている。
以上のようなイ〜ニの各制御により、スーパインポーズ
時の内部信号の画像位置や色を同期系においても安定化
させることができる。
第1図の回路について説明する。
(1)前記イのウインドによる丸め動作を行なう自走ル
ープ HGNカウンタ86は、7.16MHz(1水平走査期間で455クロ
ック)のマスタクロックMCKでカウントアップされる。H
GNカウンタ86は、カウント値が454(クリア状態からカ
ウントして455カウント目)となるごとにクリアされる
のが標準のタイミング(すなわち、正規の1水平走査期
間)である。この実施例では、前記ウインドとして、こ
の標準のタイミングを含んでその前後に±2クロック分
の幅(カウント値でいえば、452〜456カウントの5クロ
ック分の幅)のウインドを設定している。
HGNカウンタ86は、450カウント目でパルス信号を出力す
る。このパルス信号は、アンド回路90を介して、クロッ
クφ,φ(マスタクロックMCKと同じ周期の2相ク
ロック)で駆動されるシフトレジスタ92に順次転送され
ていく。シフトレジスタ92の453カウント目の出力は、
アンド回路94を介してレジスタ96で1クロック遅延され
てノア回路98を介してHGNカウンタのカウント値が標準
タイミングの454のときHGNカウンタ86をクリアする。こ
れが、前記イで述べたウインド中に外部水平同期信号EX
HSYがある場合の丸め動作で用いられる標準タイミング
による自走ループである。この自走ループは、前記ハで
述べた外部水平同期信号EXHSYの検出タイミング以外の
区間でも用いられる。
(2)前記ロのウインド修正動作に関する部分 水平同期信号検出回路74から出力される水平同期信号
は、アンド回路100を介してシフトレジスタ102で2クロ
ック遅延されて、外部水平同期信号EXHSYとなる。この
外部水平同期信号EXHSYが出力されるタイミングでシフ
トレジスタ92の451カウント出力が“1"(すなわち、ウ
インドの1クロック前のタイミング)となると、アンド
回路104がオンされ、シフトレジスタ106で2クロック遅
延されて、HGNカウンタ86の453カウントのタイミングで
オア回路108、アンド回路110、オア回路112、ノア回路9
8を介してHGNカウンタ86をクリアする。すなわち、ウイ
ンドの1つ手前の451カウントのタイミングで外部水平
同期信号EXHSYが得られたときは、標準のタイミングよ
り1クロック手前でHGNカウンタ86をクリアすることに
より、次のウインドを1クロック手前にずらす。これ
が、前記ロで述べたウインドに隣接して1クロック手前
で外部水平同期信号EXHSYが得られた場合のウインド修
正動作である。
なお、このときシフトレジスタ92は、HGNカウンタ86の4
53カウント目で、453カウント出力(前記自走ループの
ための出力)が“1"となり、アンド回路94に加わるが、
HGNカウンタ86の453カウント目ではノア回路98の出力
“0"がHGNカウンタ86に加わるとともに、アンド回路94
にも加わるので、アンド回路94はオフされて、自走ルー
プによるHGNカウンタ86のクリア動作は禁止される。
水平同期信号検出回路74から水平同期信号が出力される
タイミング(すなわち、シフトレジスタ102から出力さ
れる水平同期信号EXHSYの2クロック前)でシフトレジ
スタ92の455カウント出力が“1"(すなわち、水平同期
信号EXHSYのタイミングを基準にしてウインドの1クロ
ック後のタイミング)となると、アンド回路114がオン
し、オア回路108、アンド回路110、オア回路112、ノア
回路98を介してHGNカウンタ86をクリアする。すなわ
ち、ウインドの1つ後の457カウントのタイミングで外
部水平同期信号EXHSYが得られるであろうと予想される
ときは、標準のタイミングより1クロック後のタイミン
グでHGNカウンタ86をクリアすることにより、次のウイ
ンドを1クロック後ろにずらす。これが、前記ロで述べ
たウインドに隣接して1クロック後ろで外部水平同期信
号EXHSYが得られた場合のウインド修正動作である。
なお、このときシフトレジスタ92は455カウント出力が
“1"となる2クロック前に453カウント出力が“1"とな
り、これがアンド回路94を介して、レジスタ96で1クロ
ック遅延されて454カウントのタイミングでHGNカウンタ
86をクリアするが、その後上記動作により455カウント
のタイミングで再度クリアされるので、次の水平走査期
間は455カウントのクリアタイミングが基準となり、454
カウントのクリアタイミングは無視されるので問題な
い。
シフトレジスタ92の451〜457カウントがいずれも“0"
(すなわち、ウインドおよびそれに隣接する±1クロッ
クのいずれにも属さないタイミング)で、ノア回路116
の出力が“1"のとき、外部水平同期信号EXHSYが得られ
た場合は、アンド回路117がオンし、オア回路108、アン
ド回路110、オア回路112、ノア回路98を介してHGNカウ
ンタ86をクリアする。すなわち、外部水平同期信号EXHS
Yのタイミングを基準に次のウインドが決まる。これ
が、前記ロで述べたウインドを大きく外れて外部水平同
期信号EXHSYが得られたときのウインド修正動作であ
る。
なお、外部水平同期信号EXHSYがHGNカウンタ86の450カ
ウントタイミングより手前で発生した場合は、HGNカウ
ンタ86は450カウント出力を発生する前にクリアされる
ので、前記イの自走ループは動作しない。
また、外部水平同期信号EXHSYがHGNカウンタ86の450カ
ウントタイミングで発生した場合は、HGNカウンタ86か
ら450カウント出力が発生されるが、このとき外部水平
同期信号EXHSYから得られる信号EXHSYNCをインバータ18
0で反転した信号によりアンド回路90はオフされるの
で、450カウント出力はシフトレジスタ92に転送され
ず、自走ループは動作しない。
(3)前記ハの外部水平同期信号EXHSYの検出タイミン
グの制限動作に関する部分 アンド回路110は、第2フィールドの所定期間(例えば
第18〜36走査)のタイミングでのみ動作可能となり、そ
れ以外の期間ではたとえ外部水平同期信号EXHSYが得ら
れたとしても、これによってはHGNカウンタ86はクリア
しない。これが、前記ハで述べた外部水平同期信号EXHS
Yの検出タイミングの制限動作であり、このとき、HGNカ
ウンタは前記自走ループにより標準タイミング(0〜45
4カウント)で自走する。
(4)前記ニのトラックキック時の補正動作に関する部
分 立上り検出回路118は、トラックキック命令ごとにその
立上りを検出する。CBPCHレジスタ120は、リセット状態
のとき立上り検出回路118の出力信号をアンド回路122、
オア回路124を介して入力してセットされ、アンド回路1
26を介して自己保持する。CBPCHレジスタ120は、セット
された状態で次にトラックキック命令があると、インバ
ータ128を介してアンド回路126をオフとする。このと
き、インバータ130を介してアンド回路122は動作不能に
されているので、CBPCHレジスタ120はリセットされる。
このように、CBPCHレジスタ120の状態は、トラックキッ
ク命令ごとに“1",“0"を交互に出力する。
CBPCHレジスタ120の出力は、第7図のカラーTBCコント
ロール回路40に入力される。カラーTBCコントロール回
路40は、CBPCHレジスタ120の出力が“1"のとき、ディス
ク再生信号をカラーバーストの180°分位相を進めるの
に相当する電圧をカラーTBC36の制御電圧に加算してカ
ラーTBC36の遅延時間を短くする。
また、カラーTBCコントロール回路40は、CBPCHレジスタ
120の出力が“0"のとき、ディスク再生信号をカラーバ
ーストの180°分位相を遅らせるのに相当する電圧をカ
ラーTBC36の制御電圧から引算してカラーTBC36の遅延時
間を長くする。このようにして、トラックキックごとに
非同期系の時間軸補正が行なわれる。
なお、非同期系の時間軸補正は、メインTBC32で行なう
こともできる。
CBPCHレジスタ120の出力は、シフトレジスタ132に転送
される。CBPCHレジスタ120がセットされた当初、シフト
レジスタ132の1,2ビット出力が“1",“0"の組合せにな
ると、1ビット出力はインバータ134で反転されて“0"
となるので、ノア回路136がオンし、CBPCHレジスタ120
の出力の立上りが検出される。また、CBPCHレジスタ120
がリセットされた当初シフトレジスタ132の1,2ビット出
力が“0",“1"の組合せになると、アンド回路138がオン
し、CBPCHレジスタ120の出力の立下りが検出される。
CBPCHレジスタ120の出力の立上りが検出されると、アン
ド回路140、オア回路142を介してCB+レジスタ144はセ
ットされ、アンド回路146を介して自己保持される。CB
+レジスタ144がセットされると、シフトレジスタ92の4
53カウント出力が“1"のタイミングでアンド回路148が
オンし、オア回路150、アンド回路152、オア回路112、
ノア回路98を介してHGNカウンタ86をクリアする。すな
わち、標準タイミングの454カウントより1クロック手
前でクリアされるので、同期系が180°進められる。CB
+レジスタ144は、HGNカウンタ86がクリアされると同時
に、シフトレジスタ92の453カウント出力をインバータ1
52で反転した信号によりクリアされる。
CBPCHレジスタ120の出力の立下りが検出されると、アン
ド回路160、オア回路162を介してCB−レジスタ164はセ
ットされ、アンド回路166を介して自己保持される。CB
−レジスタ164がセットされるとシフトレジスタ92の455
カウント出力が“1"のタイミングでアンド回路168がオ
ンし、オア回路150、ンド回路152、オア回路112、ノア
回路98を介してHGNカウンタ86をクリアする。すなわ
ち、標準タイミングの454カウントより1クロック後ろ
でクリアされるので、同期系が180°遅らされる。CB−
レジスタ164は、HGNカウンタ86がクリアされると同時
に、シフトレジスタ92の455カウント出力をインバータ1
72で反転した信号によりクリアされる。
このようにして、トラックキックごとに同期系の時間軸
基準が変化される。
なお、トラックキックが行なわれているときは、ノア回
路174の出力は“0"となって、アンド回路110はオフされ
るので、外部水平同期信号EXHSYによってはHGNカウンタ
86はクリアされなくなる。
以上の各動作が行なわれるのは、スーパインポーズの指
令EXDSPが与えられているときだけであり、その他の場
合は、EXDSP=“0"となって、アンド回路100,152はオフ
されるので、これらの動作は行なわれなくなる(ただ
し、トラックキック時のカラーTBC36の制御はスーパイ
ンポーズ時以外も行なわれる。)。
なお、前記第1図の実施例によれば、外部水平同期信号
EXHSYが、内部同期から大きく外れていても、それ修正
するように動作するが、外部水平同期信号EXHSY自体も
ともと内部同期からあまり離れていない信号のみを用い
るようにすれば、第1図の回路による修正動作の負担は
軽減される。
第13図は、内部カウンタ(HGNカウンタ)200の標準タイ
ミング(454カウントのタイミング)と外部水平同期検
出信号HSYOが一致したときのみ、外部水平同期信号EXHS
Yとして利用するようにしたものである。すなわち、第1
3図において、同期分離回路202は非同期系の複合映像信
号から同期信号を抽出する。エッジ検出回路204は、抽
出された同期信号のエッジを検出するとともに明らかに
ノイズと判断される信号を除去する。水平同期検出回路
206は、ウインドを設定して、エッジ検出出力から、水
平同期信号を検出し、検出信号HSYOを出力する。HGNカ
ウンタ200は、水平同期検出信号HSYOでクリアされ、水
晶発振出力に基づく基準クロックで駆動され、1水平走
査期間に455カウント(0〜454)し、454カウント値の
とき信号を出力する。
アンド回路208は、水平同期検出信号HSYOと、HGNカウン
タ200の454カウント出力のタイミングが一致したときに
オンし、オア回路210を介して外部水平同期信号EXHSYを
出力する。ただし、これは通常プレイ時のみであり、そ
れ以外のトリックプレイ時は、ある程度誤差を許容し、
ウインド内にあれば、同期信号として用いる。すなわ
ち、インバータ212を介してアンド回路214が動作可能に
なり、水平同期検出信号HSYOを外部水平同期信号EXHSY
として出力する。
同期保護回路216は、ウインド内に水平同期信号が得ら
れなかった場合に、水平同期検出信号HSYOの代替信号と
してHGNカウンタ200の454カウント出力を出力するもの
である。
同期保護回路216から水平走査期間ごとに出力される信
号HSYNC(HSYOまたはその代替信号)は、VGNカウンタ21
8をカウントアップする。VGNカウンタ218のカウント値
は走査線番号に対応している。垂直同期検出回路220
は、VGNカウンタ218のカウント値に基づきウインドを設
定し、同期分離回路202で抽出された同期信号中から、
垂直同期信号EXVSYを出力する。
〔発明の効果〕
以上説明したように、この発明によれば、トラックキッ
クの際に非同期系の時間軸を補正したので、ディスク再
生画像の色反転や色調乱れが防止される。また、トラッ
クキックの際に同期系の時間軸基準を変化させるように
したので、ウインドによる丸め制御を行なってもスーパ
インポーズの色反転が防止される。これにより、自然な
感じの静止画やトリックプレイを楽しむことができる。
【図面の簡単な説明】
第1図は、この発明の一実施例を示す回路図である。 第2図は、従来のビデオディスク再生装置にスーパイン
ポーズ機能を付加する場合の概略構成を示すブロック図
である。 第3図、第4図は、非同期系のディスク再生信号を同期
系に切換える場合の量子化誤差を示す図で、第3図はジ
ッタが吸収される状態を示し、第4図はジッタが拡大さ
れる場合を示す。 第5図は、ジッタが第4図の拡大作用により画面上で拡
大された状態を示す図である。 第6図は、ディスク偏心によるジッタが第4図の拡大作
用により画面上で拡大された状態を示す図である。 第7図は、この発明が適用されるディスク再生装置の全
体構成例を示すブロック図である。 第8図、第9図は、第1図の実施例における丸め動作を
示す図で、第8図はウインド幅が3クロック分の場合、
第9図はウインド幅が5クロック分の場合である。 第10図は、ウインドの修正動作の一例を示す図である。 第11図は、第1図の実施例で採用しているこのウインド
修正動作の一例を示す図である。 第12図は、第1図の実施例による外部水平同期信号EXHS
Yの検出タイミングの制限動作を示す図である。 第13図は、外部水平同期信号EXHSYの作成回路の一例を
示すブロック図である。 第14図は、トラックキック時のディスク再生画像の色反
転を説明する図である。 36……カラーTBC、86……HGNカウンタ、92……シフトレ
ジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 9/85 B 9/87 A

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ビデオディスク再生映像信号を扱う非同期
    系と、 スーパーインポーズ用内部映像信号を扱う同期系と、 前記非同期系に同期するように前記同期系を制御するも
    のであって、当該非同期系の同期信号タイミングを当該
    非同期系の同期信号周期に対応した前記同期系の1周期
    の開始を規定する時間軸基準として、前記同期系で前記
    時間軸基準を基に前記非同期系の次の同期信号タイミン
    グを予想し、その予想タイミングを含むように前記同期
    系でウインドを設定し、前記非同期系の同期信号が前記
    ウインド内に得られた場合には、当該得られた同期信号
    に代えて前記予想タイミングを前記非同期系の同期信号
    タイミングとみなして、このタイミングを前記同期系の
    次の周期の時間軸基準として当該同期系を制御する制御
    手段と、 トラックキックさせるごとに前記非同期系の再生映像信
    号の時間軸補正を行なう時間軸補正手段と、 前記トラックキックの際に前記同期系の時間軸基準を強
    制的に変化させる時間軸基準変化手段 とを具備してなるビデオディスク装置の同期回路。
  2. 【請求項2】前記時間軸補正手段が、1トラックキック
    につき再生映像信号全体をカラーバーストの180°位相
    分進ませるか遅らせるものであることを特徴とする特許
    請求の範囲第1項に記載のビデオディスク装置の同期回
    路。
  3. 【請求項3】前記時間軸基準変化手段が、1トラックキ
    ックにつき前記時間軸基準をカラーバーストの180°位
    相分進ませるか遅らせるものであることを特徴とする特
    許請求の範囲第1項に記載のビデオディスク装置の同期
    回路。
JP61131156A 1985-10-07 1986-06-06 ビデオデイスク装置の同期回路 Expired - Fee Related JPH0752963B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61131156A JPH0752963B2 (ja) 1986-06-06 1986-06-06 ビデオデイスク装置の同期回路
DE3689439T DE3689439T2 (de) 1985-10-07 1986-10-06 Synchronisationsschaltung für eine Videoplattenwiedergabevorrichtung.
EP86307691A EP0220007B1 (en) 1985-10-07 1986-10-06 Synchronizing circuit for a video disc playback device
US07/388,726 US4947264A (en) 1985-10-07 1989-08-01 Synchronizing circuit for a video disc playback device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61131156A JPH0752963B2 (ja) 1986-06-06 1986-06-06 ビデオデイスク装置の同期回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60221788A Division JPS6282774A (ja) 1985-10-07 1985-10-07 ビデオディスク再生装置の同期回路

Publications (2)

Publication Number Publication Date
JPS6282796A JPS6282796A (ja) 1987-04-16
JPH0752963B2 true JPH0752963B2 (ja) 1995-06-05

Family

ID=15051307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61131156A Expired - Fee Related JPH0752963B2 (ja) 1985-10-07 1986-06-06 ビデオデイスク装置の同期回路

Country Status (1)

Country Link
JP (1) JPH0752963B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286079A (ja) * 1987-05-19 1988-11-22 Pioneer Electronic Corp 記録映像信号再生装置
JP2797436B2 (ja) * 1989-05-31 1998-09-17 ソニー株式会社 映像信号処理装置

Also Published As

Publication number Publication date
JPS6282796A (ja) 1987-04-16

Similar Documents

Publication Publication Date Title
EP0220007B1 (en) Synchronizing circuit for a video disc playback device
JP2520109B2 (ja) ビデオ信号混合装置
JPS611190A (ja) カラ−・グラフイツク・オ−バ−レイ・システム
JPS6053940B2 (ja) フレ−ムシンクロナイザにおける書き込み禁止制御回路
EP0418901B1 (en) Synchronizing signal generator for an image signal reproducing apparatus
JPH0752963B2 (ja) ビデオデイスク装置の同期回路
JPH0614692B2 (ja) 同期回路
JP2720189B2 (ja) 文字放送信号発生装置および文字放送信号受信機
JPH058910B2 (ja)
JP2783609B2 (ja) 画像信号処理装置
JP2783607B2 (ja) 同期信号発生器
JP2783608B2 (ja) 同期信号発生器
JP2579775B2 (ja) クロック切替装置
JP3101689B2 (ja) 映像信号処理装置の同期信号発生回路
JP3211685B2 (ja) テレビジョン映像信号の水平アドレス発生回路
JPS6257155B2 (ja)
JP2570383B2 (ja) デジタル信号挿入装置
JPH042539Y2 (ja)
JP2685643B2 (ja) 同期信号選択回路
JP3475773B2 (ja) 映像信号処理装置及び液晶表示装置
JP3024724B2 (ja) スキュー検出回路
JP2604424B2 (ja) 同期分離回路
JPH0523018Y2 (ja)
JP2997013B2 (ja) 垂直同期再生回路
JP3082281B2 (ja) 映像信号再生装置の信号処理回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees