JPH0754899B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0754899B2 JPH0754899B2 JP3236851A JP23685191A JPH0754899B2 JP H0754899 B2 JPH0754899 B2 JP H0754899B2 JP 3236851 A JP3236851 A JP 3236851A JP 23685191 A JP23685191 A JP 23685191A JP H0754899 B2 JPH0754899 B2 JP H0754899B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- level shift
- gate
- field effect
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓを用いた集積
回路に用いるレベルシフト回路に関する。
回路に用いるレベルシフト回路に関する。
【０００２】
【従来の技術】これまでＧａＡｓを用いた集積回路に用
いるレベルシフト回路には、図５に示すような回路が用
いられていた（R.L.Van Tuyl, C.A.Liechti,"High-spee
d integreted logic with GaAs MESFETs" IEEE JOURNAL
OF SOLID-STATE CIRCUITS,VOL. sc-9,NO.5 OCTOBER 197
4 pp.269-276 参照 ）。これはダイオードを用いたレ
ベルシフト回路である。出力段のレベルシフト回路にお
けるソースフォロワを構成するトランジスタＱ51の出力
電位に対して、レベルシフト用のダイオードＤ51〜Ｄ53
の縦続接続により、重ねられたタイオードの接合電位
（ほぼ０．８Ｖ）の段数に応じた電位降下に応じた電位
をシフトさせるものである。
いるレベルシフト回路には、図５に示すような回路が用
いられていた（R.L.Van Tuyl, C.A.Liechti,"High-spee
d integreted logic with GaAs MESFETs" IEEE JOURNAL
OF SOLID-STATE CIRCUITS,VOL. sc-9,NO.5 OCTOBER 197
4 pp.269-276 参照 ）。これはダイオードを用いたレ
ベルシフト回路である。出力段のレベルシフト回路にお
けるソースフォロワを構成するトランジスタＱ51の出力
電位に対して、レベルシフト用のダイオードＤ51〜Ｄ53
の縦続接続により、重ねられたタイオードの接合電位
（ほぼ０．８Ｖ）の段数に応じた電位降下に応じた電位
をシフトさせるものである。
【０００３】このようなダイオードを用いたレベルシフ
ト回路は、ダイオードの接合電位により電位降下を生じ
させるものであるため、原理的には出力電位を接合電位
の整数倍毎に出力電位を制御できるのみであった。
ト回路は、ダイオードの接合電位により電位降下を生じ
させるものであるため、原理的には出力電位を接合電位
の整数倍毎に出力電位を制御できるのみであった。
【０００４】
【発明が解決しようとする課題】ダイオードを用いたレ
ベルシフト回路では、ダイオードの接合電位より決定さ
れるレベルシフト量にしたがって出力電位をシフトする
ことができるのみであった。
ベルシフト回路では、ダイオードの接合電位より決定さ
れるレベルシフト量にしたがって出力電位をシフトする
ことができるのみであった。
【０００５】本発明においては、出力電位のシフト量を
任意に制御することができるレベルシフト回路を提供す
る。
任意に制御することができるレベルシフト回路を提供す
る。
【０００６】
【課題を解決するための手段】本発明においては、ゲー
トに入力電位を入力しソースフォロワを構成する第１の
ショットキーゲート型電界効果トランジスタと、ドレイ
ンに定電位を与え、ゲートにバイアスを与えられた第２
のショットキーゲート型電界効果トランジスタとの間
に、ドレイン電極とゲート電極を短絡したショットキー
ゲート型トランジスタを縦続接続した回路を備え、前記
回路において縦続接続されたショットキーゲート型電界
効果トランジスタのドレイン電極またはソース電極を出
力端子とすることを特徴とするレベルシフト回路を提供
する。
トに入力電位を入力しソースフォロワを構成する第１の
ショットキーゲート型電界効果トランジスタと、ドレイ
ンに定電位を与え、ゲートにバイアスを与えられた第２
のショットキーゲート型電界効果トランジスタとの間
に、ドレイン電極とゲート電極を短絡したショットキー
ゲート型トランジスタを縦続接続した回路を備え、前記
回路において縦続接続されたショットキーゲート型電界
効果トランジスタのドレイン電極またはソース電極を出
力端子とすることを特徴とするレベルシフト回路を提供
する。
【０００７】
【作用】図１は、本発明のレベルシフト回路の基本構成
を示す図である。トランジスタＱ１はソースフォロワを
構成するショットキーゲート型電界効果トランジスタで
ある。トランジスタＱ２はバイアスを与えられることに
より、電流源として機能するショットキーゲート型電界
効果トランジスタである。トランジスタＱ３、Ｑ４はそ
れぞれゲート、ドレイン電極を短絡したレベルシフト用
のショットキーゲート型電界効果トランジスタである。
を示す図である。トランジスタＱ１はソースフォロワを
構成するショットキーゲート型電界効果トランジスタで
ある。トランジスタＱ２はバイアスを与えられることに
より、電流源として機能するショットキーゲート型電界
効果トランジスタである。トランジスタＱ３、Ｑ４はそ
れぞれゲート、ドレイン電極を短絡したレベルシフト用
のショットキーゲート型電界効果トランジスタである。
【０００８】このレベルシフト回路の動作原理を説明す
る。ここでトランジスタＱ１〜Ｑ４の特性は等しく設計
されているものとする。トランジスタＱ２にあるバイア
スＶｇが与えられると、バイアス値に応じた電流が流れ
る。このとき値の等しい電流がトランジスタＱ１にも流
れるので、トランジスタＱ１のゲート・ソース間にはト
ランジスタＱ２のゲート・ソース間の電圧と等しい電圧
が生じる。これにより入力端に電位Ｖｉｎが与えられた
とき、出力端ｏｕｔ１にはトランジスタＱ１のゲート・
ソース間電位Ｖｇだけレベルシフトした電位が出力され
る。このレベルシフト量はトランジスタＱ２のゲート・
ソース間電位で決定されるので、トランジスタＱ２に与
えるバイアスを決定することにより出力端ｏｕｔ１のレ
ベルシフト量を決定することができる。
る。ここでトランジスタＱ１〜Ｑ４の特性は等しく設計
されているものとする。トランジスタＱ２にあるバイア
スＶｇが与えられると、バイアス値に応じた電流が流れ
る。このとき値の等しい電流がトランジスタＱ１にも流
れるので、トランジスタＱ１のゲート・ソース間にはト
ランジスタＱ２のゲート・ソース間の電圧と等しい電圧
が生じる。これにより入力端に電位Ｖｉｎが与えられた
とき、出力端ｏｕｔ１にはトランジスタＱ１のゲート・
ソース間電位Ｖｇだけレベルシフトした電位が出力され
る。このレベルシフト量はトランジスタＱ２のゲート・
ソース間電位で決定されるので、トランジスタＱ２に与
えるバイアスを決定することにより出力端ｏｕｔ１のレ
ベルシフト量を決定することができる。
【０００９】次に出力端ｏｕｔ２、ｏｕｔ３でのレベル
シフトを説明する。トランジスタＱ３、Ｑ４はそれぞれ
ゲート、ドレイン電極が接続されており、いわゆるダイ
オード接続された構成をとる。ここでトランジスタＱ
３、Ｑ４それぞれのソース・ドレイン間の電位差は、ソ
ース・ゲート間の電位差で与えられる。これはトランジ
スタのＶ−Ｉ特性により決定されるので、電流値を適当
に設定することにより、例えばトランジスタＱ３、Ｑ４
のゲート・ソース間の電圧を０．４Ｖ程度とすることも
可能となる。これによりダイオードを用いたレベルシフ
ト回路では実現できなかった、シフト電圧のより小さい
レベルシフト回路を構成することが可能となる。
シフトを説明する。トランジスタＱ３、Ｑ４はそれぞれ
ゲート、ドレイン電極が接続されており、いわゆるダイ
オード接続された構成をとる。ここでトランジスタＱ
３、Ｑ４それぞれのソース・ドレイン間の電位差は、ソ
ース・ゲート間の電位差で与えられる。これはトランジ
スタのＶ−Ｉ特性により決定されるので、電流値を適当
に設定することにより、例えばトランジスタＱ３、Ｑ４
のゲート・ソース間の電圧を０．４Ｖ程度とすることも
可能となる。これによりダイオードを用いたレベルシフ
ト回路では実現できなかった、シフト電圧のより小さい
レベルシフト回路を構成することが可能となる。
【００１０】すなわち本発明によれば、レベルシフト電
圧は縦続接続されたトランジスタのゲートソース間の電
圧により決定されるので、トランジスタの特性と、与え
るバイアス電位により、出力のレベルシフト量を任意に
設定することが可能となる。
圧は縦続接続されたトランジスタのゲートソース間の電
圧により決定されるので、トランジスタの特性と、与え
るバイアス電位により、出力のレベルシフト量を任意に
設定することが可能となる。
【００１１】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図２は差動入力回路の出力段に本発明のレベルシフ
ト回路を用いたものである。ＦＥＴは全てノーマリオフ
タイプである。また、Ｑ13、Ｑ17、Ｑ21はゲート電位を
共通にしたノーマリオフ型ＦＥＴによる電流源である。
また、バイアス回路はバイアスラインを通じてＱ13、Ｑ
17、Ｑ21のゲート電位にバイアス電圧を与える役目をし
ている。
る。図２は差動入力回路の出力段に本発明のレベルシフ
ト回路を用いたものである。ＦＥＴは全てノーマリオフ
タイプである。また、Ｑ13、Ｑ17、Ｑ21はゲート電位を
共通にしたノーマリオフ型ＦＥＴによる電流源である。
また、バイアス回路はバイアスラインを通じてＱ13、Ｑ
17、Ｑ21のゲート電位にバイアス電圧を与える役目をし
ている。
【００１２】この回路の動作を簡単に説明する。入力端
子Ａ1 が”１”レベルの時（Ａ2 は”０”レベル）ＲL1
で決まる電流がＱ11を流れる。この電流がＲL1を流れる
ことによって、Ｑ14のゲート電位は低くなり、出力端子
Ｂ1 は”０”（出力端子Ｃ1は”１”）レベルを示し、
インバータ動作をする。
子Ａ1 が”１”レベルの時（Ａ2 は”０”レベル）ＲL1
で決まる電流がＱ11を流れる。この電流がＲL1を流れる
ことによって、Ｑ14のゲート電位は低くなり、出力端子
Ｂ1 は”０”（出力端子Ｃ1は”１”）レベルを示し、
インバータ動作をする。
【００１３】ここでＱ15、Ｑ16、Ｑ19、Ｑ20はそれぞれ
ドレイン、ゲート電極を接続したレベルシフト用のトラ
ンジスタである。これらのトランジスタのゲート、ソー
ス間に生ずる電位差分だけレベルシフトした出力電圧を
取り出すことができる。出力電圧のレベルシフト量は各
トランジスタのＶ−Ｉ特性により定められるので、トラ
ンジスタに流れる電流値によりシフト量を設定すること
が可能となる。
ドレイン、ゲート電極を接続したレベルシフト用のトラ
ンジスタである。これらのトランジスタのゲート、ソー
ス間に生ずる電位差分だけレベルシフトした出力電圧を
取り出すことができる。出力電圧のレベルシフト量は各
トランジスタのＶ−Ｉ特性により定められるので、トラ
ンジスタに流れる電流値によりシフト量を設定すること
が可能となる。
【００１４】またトランジスタＱ15、Ｑ16に流れる電流
はトランジスタＱ17に流れる電流と等しく、またトラン
ジスタＱ19、Ｑ20に流れる電流はトランジスタＱ21に流
れる電流と等しいので、トランジスタＱ15、Ｑ16または
トランジスタＱ19、Ｑ20に流れる電流を設定すること
は、それぞれトランジスタＱ17、Ｑ21にながれる電流を
設定することになる。したがってバイアス回路によりト
ランジスタＱ17、Ｑ21に与えられるバイアスを可変とし
て、適宜設定できるようにすれば、与えるバイアスによ
り出力のレベルシフト量を任意に設定できる。
はトランジスタＱ17に流れる電流と等しく、またトラン
ジスタＱ19、Ｑ20に流れる電流はトランジスタＱ21に流
れる電流と等しいので、トランジスタＱ15、Ｑ16または
トランジスタＱ19、Ｑ20に流れる電流を設定すること
は、それぞれトランジスタＱ17、Ｑ21にながれる電流を
設定することになる。したがってバイアス回路によりト
ランジスタＱ17、Ｑ21に与えられるバイアスを可変とし
て、適宜設定できるようにすれば、与えるバイアスによ
り出力のレベルシフト量を任意に設定できる。
【００１５】次にバイアス回路の構成例を、図３に示
す。図３は抵抗Ｒ31、Ｒ32とノーマリオフ型ＦＥＴＱ3
1、Ｑ32で構成されたバイアス回路である。これはトラ
ンジスタＱ32のゲート、ドレイン電極間にトランジスタ
Ｑ31を挿入して、Ｑ32のゲートドレイン間電圧を大きく
する工夫をしている。Ｒ32はＱ31のドレイン電流を決め
ている。もちろんその電流はＱ31のゲートソース間電圧
を０．４Ｖ程度として、ショットキーダイオードをオン
させない電流に設定されている。図２のトランジスタＱ
13と図３のトランジスタＱ32のＦＥＴが同じ寸法である
ときは、カレントミラー回路動作から双方のトランジス
タは等しい電流値となる。
す。図３は抵抗Ｒ31、Ｒ32とノーマリオフ型ＦＥＴＱ3
1、Ｑ32で構成されたバイアス回路である。これはトラ
ンジスタＱ32のゲート、ドレイン電極間にトランジスタ
Ｑ31を挿入して、Ｑ32のゲートドレイン間電圧を大きく
する工夫をしている。Ｒ32はＱ31のドレイン電流を決め
ている。もちろんその電流はＱ31のゲートソース間電圧
を０．４Ｖ程度として、ショットキーダイオードをオン
させない電流に設定されている。図２のトランジスタＱ
13と図３のトランジスタＱ32のＦＥＴが同じ寸法である
ときは、カレントミラー回路動作から双方のトランジス
タは等しい電流値となる。
【００１６】図４は上記図３のバイアス回路の別の構成
例である。これはダイオードＤ1 〜Ｄn をトランジスタ
Ｑ41のソース電極とトランジスタＱ42のゲート電極の間
に挿入して、外気温が変化したとき、抵抗Ｒ41とダイオ
ードの温特で補償するようにしてトランジスタＱ42の電
流が変化しないように工夫している。合わせてトランジ
スタＱ42のドレイン、ソース間の電圧を大きくとってい
る。
例である。これはダイオードＤ1 〜Ｄn をトランジスタ
Ｑ41のソース電極とトランジスタＱ42のゲート電極の間
に挿入して、外気温が変化したとき、抵抗Ｒ41とダイオ
ードの温特で補償するようにしてトランジスタＱ42の電
流が変化しないように工夫している。合わせてトランジ
スタＱ42のドレイン、ソース間の電圧を大きくとってい
る。
【００１７】以上説明したように、本発明のレベルシフ
ト回路は、いわゆる「Source Coupled Logic」の入力と
出力のレベルシフトを行うための回路に広く用いること
が可能である。
ト回路は、いわゆる「Source Coupled Logic」の入力と
出力のレベルシフトを行うための回路に広く用いること
が可能である。
【００１８】なお図１に示したレベルシフト回路におい
ては、ゲート・ドレイン電極を接続したトランジスタ
（トランジスタＱ３、Ｑ４）を２段に縦続接続して、出
力レベルシフトを実現したが、縦続接続するトランジス
タの数は２つに限定されるものではなく、必要に応じて
適宜変更できる。
ては、ゲート・ドレイン電極を接続したトランジスタ
（トランジスタＱ３、Ｑ４）を２段に縦続接続して、出
力レベルシフトを実現したが、縦続接続するトランジス
タの数は２つに限定されるものではなく、必要に応じて
適宜変更できる。
【００１９】また先の図１に示したレベルシフト回路の
説明では、トランジスタＱ１〜Ｑ４は等しい特性を有す
るものと仮定したが、特性の異なるトランジスタを設計
することにより、出力端子におけるレベルシフト幅を変
更することも可能となる。特性の等しいトランジスタを
用いた場合には、トランジスタＱ１〜Ｑ４には等しい電
流が流れるので、例えばトランジスタＱ３、Ｑ４のゲー
ト幅や、しきい値電圧を、トランジスタＱ１、Ｑ２の特
性値と異なるよう設計すると、出力端でのシフト幅をよ
り小さい電圧とすることもできる。このようにすればよ
り細かい出力電圧のシフト幅を設定することも可能とな
る
説明では、トランジスタＱ１〜Ｑ４は等しい特性を有す
るものと仮定したが、特性の異なるトランジスタを設計
することにより、出力端子におけるレベルシフト幅を変
更することも可能となる。特性の等しいトランジスタを
用いた場合には、トランジスタＱ１〜Ｑ４には等しい電
流が流れるので、例えばトランジスタＱ３、Ｑ４のゲー
ト幅や、しきい値電圧を、トランジスタＱ１、Ｑ２の特
性値と異なるよう設計すると、出力端でのシフト幅をよ
り小さい電圧とすることもできる。このようにすればよ
り細かい出力電圧のシフト幅を設定することも可能とな
る
【００２０】
【発明の効果】本発明によるレベルシフト回路において
は、出力電圧のシフト幅をトランジスタのゲート・ソー
ス間の電位により与えることが可能となるので、出力電
位のシフト量を任意に制御することが可能となる。
は、出力電圧のシフト幅をトランジスタのゲート・ソー
ス間の電位により与えることが可能となるので、出力電
位のシフト量を任意に制御することが可能となる。
【図１】 本発明のレベルシフト回路の基本構成を示す
図
図
【図２】 本発明のレベルシフト回路の一実施例を示す
図
図
【図３】 バイアス回路の構成例を示す図
【図４】 バイアス回路の構成例を示す図
【図５】 従来用いられていたレベルシフト回路の例を
示す図
示す図
Ｑ1 〜Ｑ52 トランジスタ ＲL1〜ＲL2、Ｒ31〜Ｒ42 負荷抵抗 Ｄ1 〜Ｄ53 ダイオード
Claims (2)
- 【請求項１】ゲート電極に入力電位が供給された第１の
ショットキーゲート型電界効果トランジスタと、ドレイ
ン電極に基準電位が供給されゲート電極に所定バイアス
電位が供給された第２のショットキーゲート型電界効果
トランジスタとの間に、ドレイン電極とゲート電極とが
短絡された第３のショットキーゲート型電界効果トラン
ジスタを接続し、この第３のショットキーゲート型電界
効果トランジスタのドレイン電極またはソース電極を出
力端子とするレベルシフト回路において、前記第２のシ
ョットキーゲート型電界効果トランジスタのゲート電位
に供給される所定バイアス電位を調整することにより前
記第３のショットキーゲート型電界効果トランジスタに
おけるレベルシフト電圧を設定したことを特徴とするレ
ベルシフト回路。 - 【請求項２】ソース電極が共通に接続された第４及び第
５のショットキーゲート型電界効果トランジスタと、こ
の第４及び第５のショットキーゲート型電界効果トラン
ジスタの共通ソース電極と基準電位との間に設けられ、
ゲート電極に所定バイアス電位が供給される第６のショ
ットキーゲート型電界効果トランジスタとからなる差動
入力回路の出力電位を前記第１のショットキーゲート型
電界効果トランジスタの入力電位としたことを特徴とす
る請求項１記載のレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236851A JPH0754899B2 (ja) | 1991-08-26 | 1991-08-26 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236851A JPH0754899B2 (ja) | 1991-08-26 | 1991-08-26 | レベルシフト回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225065A Division JPS59117326A (ja) | 1982-12-23 | 1982-12-23 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH057150A JPH057150A (ja) | 1993-01-14 |
| JPH0754899B2 true JPH0754899B2 (ja) | 1995-06-07 |
Family
ID=17006741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3236851A Expired - Lifetime JPH0754899B2 (ja) | 1991-08-26 | 1991-08-26 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754899B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437465B2 (ja) * | 1973-02-26 | 1979-11-15 | ||
| JPS5550743A (en) * | 1978-10-11 | 1980-04-12 | Fujitsu Ltd | Level shift circuit |
-
1991
- 1991-08-26 JP JP3236851A patent/JPH0754899B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH057150A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0140677B1 (en) | Differential amplifier using a constant-current source circuit | |
| US4491747A (en) | Logic circuit using depletion mode field effect switching transistors | |
| US4412139A (en) | Integrated MOS driver stage with a large output signal ratio | |
| EP0110701B1 (en) | Input buffer circuit | |
| US4743862A (en) | JFET current mirror and voltage level shifting apparatus | |
| US6124704A (en) | Reference voltage source with temperature-compensated output reference voltage | |
| IE960781A1 (en) | Circuits with dynamically biased active loads | |
| US4864159A (en) | ECL to CMOS transition amplifier | |
| US5233289A (en) | Voltage divider and use as bias network for stacked transistors | |
| JP2559032B2 (ja) | 差動増幅回路 | |
| US3961279A (en) | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors | |
| US4423339A (en) | Majority logic gate | |
| KR0142571B1 (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
| JPH06177742A (ja) | クランプ機能を備えたトライステート型出力回路及びトライステート出力方法 | |
| KR930004351B1 (ko) | 레벨 변환회로 | |
| US5386200A (en) | IGFET current mirror amplifiers with nested-cascode input and output stages | |
| US4200898A (en) | Current limiter | |
| US6255857B1 (en) | Signal level shifting circuits | |
| WO1995003651A1 (en) | Voltage comparator with controlled output current proportional to difference voltage | |
| US5124586A (en) | Impedance multiplier | |
| JPH0754899B2 (ja) | レベルシフト回路 | |
| US5276361A (en) | TTL compatible input buffer | |
| KR890004770B1 (ko) | 논리 회로 | |
| JP2562831B2 (ja) | レベル変換回路 | |
| US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator |