Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0757096B2 - Limited switching regulator - Google Patents
[go: Go Back, main page]

JPH0757096B2 - Limited switching regulator - Google Patents

Limited switching regulator

Info

Publication number
JPH0757096B2
JPH0757096B2 JP2158375A JP15837590A JPH0757096B2 JP H0757096 B2 JPH0757096 B2 JP H0757096B2 JP 2158375 A JP2158375 A JP 2158375A JP 15837590 A JP15837590 A JP 15837590A JP H0757096 B2 JPH0757096 B2 JP H0757096B2
Authority
JP
Japan
Prior art keywords
switching element
circuit
period
control
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2158375A
Other languages
Japanese (ja)
Other versions
JPH0449855A (en
Inventor
一勝 沖野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tabuchi Electric Co Ltd
Original Assignee
Tabuchi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tabuchi Electric Co Ltd filed Critical Tabuchi Electric Co Ltd
Priority to JP2158375A priority Critical patent/JPH0757096B2/en
Publication of JPH0449855A publication Critical patent/JPH0449855A/en
Publication of JPH0757096B2 publication Critical patent/JPH0757096B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、VTR、ファクシミリのような電気機器に直
流電力を供給するスイッチングレギュレータであって、
スイッチング素子の発振周波数の低下を制限した制限型
スイッチングレギュレータに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a switching regulator for supplying DC power to electric equipment such as a VTR and a facsimile,
The present invention relates to a limiting switching regulator that limits a decrease in the oscillation frequency of a switching element.

[従来の技術] スイッチング素子のオフ期間に2次巻線から直流出力を
取り出すリンギング・チョーク・コンバータタイプのス
イッチングレギュレータにおいては、第10図に示すよう
に、負荷電流の増加に伴なってスイッチング素子の発振
周波数が低下する。これは、負荷電流の増加に応じて、
トランスへの入力エネルギーを大きくするために、スイ
ッチング素子のオン期間が長くなり、これに伴ってオフ
期間も長くなるからである。
[Prior Art] In a ringing choke converter type switching regulator that extracts a DC output from a secondary winding during the OFF period of the switching element, as shown in FIG. 10, the switching element increases as the load current increases. Oscillating frequency decreases. This is due to the increase in load current
This is because the ON period of the switching element becomes long in order to increase the input energy to the transformer, and the OFF period becomes long accordingly.

スイッチング素子の発振周波数が低下すると、トランス
での電力変換効率が低下する。また、電力変換効率を高
く維持しようとすれば、トランスが大型化する。
When the oscillation frequency of the switching element decreases, the power conversion efficiency of the transformer decreases. In addition, if the power conversion efficiency is to be kept high, the transformer becomes large.

この発明は、上記問題点を解決するためになされたもの
で、出力電流の増加による発振周波数の低下を制限する
ことにより、トランスを大型化することなく、その変換
効率を高く維持することを目的としている。
The present invention has been made to solve the above problems, and an object of the present invention is to keep the conversion efficiency high without increasing the size of the transformer by limiting the decrease of the oscillation frequency due to the increase of the output current. I am trying.

[課題を解決するための手段] 上記トランスに結合されて上記スイッチング素子のオフ
期間を検出する検出巻線と、検出されたオフ期間内にお
いて、オフ期間が所定時間よりも長いときにオフ期間の
開始時点から当該所定時間遅れてスイッチング素子をオ
ンさせるオン制御信号を出力して、オフ期間を短くする
周波数制限回路とを設けている。
[Means for Solving the Problem] A detection winding coupled to the transformer for detecting an off period of the switching element, and a detection winding for detecting the off period when the off period is longer than a predetermined time within the detected off period. A frequency limiting circuit that outputs an ON control signal for turning on the switching element after a delay of the predetermined time from the start point and shortens the OFF period is provided.

トランスに結合された制御用巻線と、この制御用巻線か
ら上記スイッチング素子の制御電極に入力される制御信
号を取り出す制御信号取出し回路とを備えたタイプのス
イッチングレギュレータにおいては、上記検出巻線を上
記制御用巻線と兼用することができる。
In a switching regulator of the type including a control winding coupled to a transformer and a control signal extraction circuit for extracting a control signal input to the control electrode of the switching element from the control winding, the detection winding is Can also be used as the control winding.

また、周波数制限回路は、スイッチング素子のオフ期間
に導通するダイオードと、このダイオードの導通により
作動して、導通開始時点から上記所定時間遅延したタイ
ミングで遅延信号を出力する遅延回路と、遅延信号を受
けて上記オン制御信号を出力するオン制御回路とで構成
することができる。
The frequency limiting circuit includes a diode that conducts during the OFF period of the switching element, a delay circuit that operates by conduction of the diode and outputs a delay signal at a timing delayed by the predetermined time from the start of conduction, and a delay signal. And an ON control circuit that receives and outputs the ON control signal.

[作用] この発明によれば、検出巻線で検出されたオフ期間内に
おいて、周波数制限回路が、オフ気が所定時間よりも長
いときにオフ期間の開始時点から当該所定時間遅れてオ
ン制御信号を出力して、オフ期間を短くする。したがっ
て、負荷電流が増大してもオフ期間は所定時間に短く保
たれ、これに伴ってオン期間も一定に保たれるので、周
波数の低下が制限される。
[Operation] According to the present invention, during the off period detected by the detection winding, the frequency limiting circuit causes the on control signal to be delayed by the predetermined time from the start time of the off period when the off air is longer than the predetermined time. Is output to shorten the off period. Therefore, even if the load current increases, the off period is kept short at a predetermined time, and the on period is also kept constant accordingly, so that the decrease in frequency is limited.

また、上記検出巻線を、スイッチング素子のオン・オフ
を制御するための制御用巻線と兼用すれば、部品点数が
減少する。
Further, if the detection winding is also used as a control winding for controlling ON / OFF of the switching element, the number of parts is reduced.

さらに、周波数制限回路をダイオードと、遅延回路と、
オン制御回路とで構成すれば、回路が簡略化される。
Furthermore, a frequency limiting circuit, a diode, a delay circuit,
If it is configured with an ON control circuit, the circuit is simplified.

[実施例] 以下、この発明の実施例を図面にしたがって説明する。Embodiments Embodiments of the present invention will be described below with reference to the drawings.

第1図は第1実施例を示す回路図で、同図において、ト
ランス11の1次巻線12は、スイッチング素子13および電
流検出用抵抗14を介して、直流電源15に接続されてい
る。上記スイッチング素子13は、この例では電界効果ト
ランジスタである。
FIG. 1 is a circuit diagram showing a first embodiment, in which the primary winding 12 of a transformer 11 is connected to a DC power supply 15 via a switching element 13 and a current detecting resistor 14. The switching element 13 is a field effect transistor in this example.

上記1次巻線12にコア17を介して磁気結合された2次巻
線18には、ダイオード19と平滑用コンデンサ20とを備え
た出力回路21が接続されており、この出力回路21によっ
て、上記スイッチング素子13のオフ期間に2次巻線18か
ら直流出力が取り出されて、負荷抵抗2に供給される。
An output circuit 21 including a diode 19 and a smoothing capacitor 20 is connected to a secondary winding 18 magnetically coupled to the primary winding 12 via a core 17, and by this output circuit 21, During the off period of the switching element 13, a DC output is taken out from the secondary winding 18 and supplied to the load resistor 2.

上記出力回路21には、上記負荷抵抗22の両端電圧を一定
に保つための光信号(制御信号)24を発生する制御信号
発生回路25が接続されている。この制御信号発生回路25
は、分圧回路26と、その分圧点27の電圧でバイアスされ
た定電圧素子28と、この定電圧素子28に直列接続された
フォトダイオード29および電流制限用抵抗30と、フォト
ダイオード29のカソード電圧を調整するための調整用抵
抗31とからなり、制御信号発生回路25に設定値以上の電
圧が印加されたときに、フォトダイオード29から光信号
24を発生する。
A control signal generation circuit 25 for generating an optical signal (control signal) 24 for keeping the voltage across the load resistor 22 constant is connected to the output circuit 21. This control signal generation circuit 25
Is a voltage dividing circuit 26, a constant voltage element 28 biased by the voltage at the voltage dividing point 27, a photodiode 29 and a current limiting resistor 30 connected in series to the constant voltage element 28, and a photodiode 29 It consists of an adjustment resistor 31 for adjusting the cathode voltage, and when a voltage higher than the set value is applied to the control signal generation circuit 25, an optical signal is output from the photodiode 29.
Generates 24.

上記スイッチング素子13のゲート(制御電極)には、ス
イッチング素子13のオン・オフを制御するオン・オフ制
御用トランジスタ35と、スイッチング素子13をオン起動
するための起動抵抗36とが接続されている。他方、トラ
ンス11には、コア17を介して制御用巻線37が磁気結合さ
れており、この制御用巻線37に、上記スイッチング素子
13のゲートに入力される制御信号を取り出すための制御
信号取出し回路38が接続されている。この制御信号取出
し回路38は、コンデンサ39および抵抗40からなる充放電
回路41と、上記制御信号発生回路25からの光信号24を受
けて導通するフォトダイオード42、抵抗43およびダイオ
ード44の直列回路からなる定電圧制御回路45とを有して
いる。
An ON / OFF control transistor 35 for controlling ON / OFF of the switching element 13 and a starting resistor 36 for ON-starting the switching element 13 are connected to the gate (control electrode) of the switching element 13. . On the other hand, a control winding 37 is magnetically coupled to the transformer 11 via a core 17, and the switching element is connected to the control winding 37.
A control signal extraction circuit 38 for extracting a control signal input to the gate of 13 is connected. This control signal extraction circuit 38 is composed of a charging / discharging circuit 41 consisting of a capacitor 39 and a resistor 40, and a series circuit of a photodiode 42, a resistor 43 and a diode 44 which conducts upon receiving the optical signal 24 from the control signal generating circuit 25. And a constant voltage control circuit 45.

また、上記制御用巻線37には、ダイオード47とコンデン
サ48を組合せた整流平滑回路からなるオン制御信号生成
回路49が接続されている。
Further, the control winding 37 is connected to an ON control signal generation circuit 49 including a rectifying / smoothing circuit in which a diode 47 and a capacitor 48 are combined.

トランス11にはさらに、スイッチング素子13のオフ期間
を検出するための検出巻線51が磁気結合されており、こ
の検出巻線51に、スイッチング素子13がオフしている期
間に導通するダイオード52と、上記検出巻線51にダイオ
ード52を導通させる方向に電圧が発生した時点、つまり
スイッチング素子13のオフ開始時点から、所定時間(た
だしオフ期間内)遅れて遅延信号53を出力する遅延回路
54とが接続されている。上記遅延回路54には、オン制御
信号出力回路58が接続されており、このオン制御信号出
力回路58が、上記オン制御信号生成回路49で生成された
直流電圧信号からなるオン制御信号57をスイッチング素
子13のゲートに印加する。
The transformer 11 is further magnetically coupled with a detection winding 51 for detecting the off period of the switching element 13, and a diode 52 that conducts while the switching element 13 is off is connected to the detection winding 51. A delay circuit that outputs a delay signal 53 with a delay of a predetermined time (however, within the off period) from a time point when a voltage is generated in the detection winding 51 in a direction of conducting the diode 52, that is, a time point when the switching element 13 is turned off.
54 and are connected. An ON control signal output circuit 58 is connected to the delay circuit 54, and the ON control signal output circuit 58 switches the ON control signal 57 composed of the DC voltage signal generated by the ON control signal generation circuit 49. It is applied to the gate of the device 13.

上記オン制御信号生成回路49およびオン制御信号出力回
路58が、この発明のオン制御回路59を構成し、ダイオー
ド52、遅延回路54およびオン制御回路59が、この発明の
周波数制限回路60を構成している。
The ON control signal generation circuit 49 and the ON control signal output circuit 58 form the ON control circuit 59 of the present invention, and the diode 52, the delay circuit 54 and the ON control circuit 59 form the frequency limiting circuit 60 of the present invention. ing.

上記オン制御信号出力回路58は、NPNトランジスタ61と
そのバイアス抵抗62、PNPトランジスタ63とそのバイア
ス抵抗64、ダイオード65、および抵抗66を有し、上記NP
Nトランジスタ61のコレクタが、接続用抵抗66を介してP
NPトランジスタ63のベースに接続され、PNPトランジス
タ63のコレクタにダイオード65が接続されており、上記
遅延回路54からの遅延信号53が、NPNトラジスタ61のベ
ースに印加されたとき、オン制御信号57がダイオード65
を通ってスイッチング素子13のゲートに印加されるよう
になっている。
The ON control signal output circuit 58 includes an NPN transistor 61 and its bias resistor 62, a PNP transistor 63 and its bias resistor 64, a diode 65, and a resistor 66.
The collector of N-transistor 61 is connected to P
When the delay signal 53 from the delay circuit 54 is connected to the base of the NP transistor 63 and the collector of the PNP transistor 63 is connected to the base of the NPN transistor 61, the ON control signal 57 is output. Diode 65
It is adapted to be applied to the gate of the switching element 13 through.

また、スイッチング素子13のソースに接続された上記電
流検出用抵抗14の正電位側には、電流検出用抵抗14で検
出された電圧によってオン・オフ制御用トランジスタ35
のベースに電流を供給する電流供給用抵抗68が接続され
ている。さらに、上記1次巻線12には、ダイオード71、
コンデンサ72および抵抗73からなるエネルギ放出用のス
パナ回路74が接続されている。
Further, on the positive potential side of the current detection resistor 14 connected to the source of the switching element 13, the on / off control transistor 35 is provided by the voltage detected by the current detection resistor 14.
A current supply resistor 68 for supplying a current is connected to the base of the. Further, the primary winding 12 has a diode 71,
A spanner circuit 74 for discharging energy, which includes a capacitor 72 and a resistor 73, is connected.

上記構成において、まず、制御信号発生回路25およびこ
の発明の周波数制限回路60が作動していない場合におけ
る、スイッチング素子13のオン・オフ動作について説明
する。
In the above configuration, first, the on / off operation of the switching element 13 when the control signal generating circuit 25 and the frequency limiting circuit 60 of the present invention are not operated will be described.

直流電源15を投入すると、起動抵抗36を介して、スイッ
チング素子13のゲート・ソース間容量と、充放電回路41
のコンデンサ39とが充電される。この充電によってスイ
ッチング素子13のゲート電位が一定レベルに上昇する
と、スイッチング素子13がオンする。このとき、予め直
流電源15から起動抵抗36を通して、スイッチング素子13
に僅かなゲート電流が供給されているから、スイッチン
グ素子13は急速にオンする。スイッチング素子13がオン
するタイミングは、起動抵抗36および抵抗40の抵抗値
と、コンデンサ39の容量と、スイッチング素子13のゲー
ト・ソース間容量とから定まる時定数によって決まる。
When the DC power supply 15 is turned on, the gate-source capacitance of the switching element 13 and the charging / discharging circuit 41 are passed through the starting resistor 36.
The capacitor 39 and is charged. When the gate potential of the switching element 13 rises to a certain level due to this charging, the switching element 13 turns on. At this time, the switching element 13 is previously passed from the DC power source 15 through the starting resistor 36.
Since a small gate current is supplied to the switching element 13, the switching element 13 turns on rapidly. The timing at which the switching element 13 turns on is determined by the time constant determined by the resistance values of the starting resistor 36 and the resistor 40, the capacitance of the capacitor 39, and the gate-source capacitance of the switching element 13.

他方、スイッチング素子13がオンすると、電流検出用抵
抗14に流れる電流77は、直流電源15の電圧をE、1次巻
線12のインダクタンスをLとしたとき、E/Lの傾きで時
間とともに増加していき、上記電流77による電流検出用
抵抗14での電圧降下が、トランジスタ35のベース・エミ
ッタ間の閾値電圧VBEに達すると、トランジスタ35がオ
ンとなる。これによって、コンデンサ39の電荷がトラン
ジスタ35を通って放出され、スイッチング素子13のゲー
ト電位が低下して、スイッチング素子13がオフになる。
スイッチング素子13がオフになるタイミングは、電流検
出用抵抗14の抵抗値、直流電源15の電圧および1次巻線
12のインダクタンスによって決まる。このときのスイッ
チング素子13のソース・ドレイン間の電圧V13は、第2
図(A)に示すとおりである。
On the other hand, when the switching element 13 is turned on, the current 77 flowing in the current detection resistor 14 increases with time with a slope of E / L when the voltage of the DC power supply 15 is E and the inductance of the primary winding 12 is L. Then, when the voltage drop in the current detecting resistor 14 due to the current 77 reaches the threshold voltage VBE between the base and emitter of the transistor 35, the transistor 35 is turned on. As a result, the electric charge of the capacitor 39 is discharged through the transistor 35, the gate potential of the switching element 13 is lowered, and the switching element 13 is turned off.
The timing at which the switching element 13 turns off depends on the resistance value of the current detection resistor 14, the voltage of the DC power supply 15, and the primary winding.
Determined by 12 inductances. The voltage V13 between the source and drain of the switching element 13 at this time is the second
This is as shown in FIG.

スイッチング素子13がオフになると、出力回路21によっ
て、トランス11の2次巻線18から出力が取り出される。
この状態では、スイッチング素子13をオン・オフする周
期は長いので、発振周波数は低い。
When the switching element 13 is turned off, the output circuit 21 extracts the output from the secondary winding 18 of the transformer 11.
In this state, since the switching element 13 has a long ON / OFF cycle, the oscillation frequency is low.

つぎに、制御信号発生回路25が作動する場合を説明す
る。
Next, a case where the control signal generating circuit 25 operates will be described.

制御信号発生回路25の両端にかかる出力電圧が一定値よ
りも上昇したとき、制御信号発生回路25のフォトダイオ
ード29が光信号24を発生する。スイッチング素子13がオ
ン状態のとき、定電圧制御回路45のフォトトランジスタ
42には順方向電圧がかかっているので、この状態でフォ
トトランジスタ42が光信号24を受けて導通する。フォト
トランジスタ42が導通すると、オン・オフ制御用トラン
ジスタ35のベース電位が上昇するので、オン・オフ制御
用トランジスタ35がオンする。オン・オフ制御用トラン
ジスタ35がオンすると、スイッチング素子13のゲート電
位が降下して、スイッチング素子13がオフする。
When the output voltage across the control signal generation circuit 25 rises above a certain value, the photodiode 29 of the control signal generation circuit 25 generates the optical signal 24. The phototransistor of the constant voltage control circuit 45 when the switching element 13 is in the ON state.
Since a forward voltage is applied to 42, the phototransistor 42 receives the optical signal 24 and becomes conductive in this state. When the phototransistor 42 becomes conductive, the base potential of the on / off control transistor 35 rises, so that the on / off control transistor 35 turns on. When the on / off control transistor 35 turns on, the gate potential of the switching element 13 drops and the switching element 13 turns off.

こうしてスイッチング素子13をオフにするタイミングを
早めることにより、トランス11に入力されるエネルギを
抑制して、出力電圧を一定値にまで低下させる。上記フ
ォトトランジスタ42の導通により、オン・オフ制御用ト
ランジスタ35がオンして、スイッチング素子13がオフす
ると、制御用巻線37に誘起されていた正電圧が反転して
負となるので、オン・オフ制御用トランジスタ35のベー
ス電位が降下し、オン・オフ制御用トランジスタ35が再
びオフし、次回のコンデンサ39の充電によるスイッチン
グ素子13のオン動作に備える。
By thus advancing the timing of turning off the switching element 13, the energy input to the transformer 11 is suppressed and the output voltage is reduced to a constant value. When the phototransistor 42 is turned on, the on / off control transistor 35 is turned on, and when the switching element 13 is turned off, the positive voltage induced in the control winding 37 is inverted and becomes negative. The base potential of the off control transistor 35 drops, the on / off control transistor 35 turns off again, and the next time the switching element 13 is turned on by charging the capacitor 39.

このときのオン・オフ制御用トランジスタ35のコレクタ
・エミッタ間電圧V35を第2図(B)に、スイッチング
素子13のソース・ドレイン間の電圧V13を同図(C)に
それぞれ示す。この状態ではスイッチング素子13のオン
期間Ton1が短くなり、これに伴なって、コンデンサ39の
放電時間も短くなるから、それだけコンデンサ39の充電
時間も短くなり、その結果、スイッチング素子13のオフ
期間も短くなる。つまり、発振周波数が高くなる。
The collector-emitter voltage V35 of the on / off control transistor 35 at this time is shown in FIG. 2 (B), and the source-drain voltage V13 of the switching element 13 is shown in FIG. 2 (C). In this state, the ON period Ton1 of the switching element 13 is shortened, and accordingly, the discharge time of the capacitor 39 is also shortened, so that the charging time of the capacitor 39 is shortened accordingly, and as a result, the OFF period of the switching element 13 is also shortened. It gets shorter. That is, the oscillation frequency becomes high.

つぎに、この発明の周波数制限回路60が作動する場合を
説明する。
Next, a case where the frequency limiting circuit 60 of the present invention operates will be described.

負荷抵抗22を流れる電流が増大すると、出力電圧が低下
するので、フォトダイオード29が光信号24を発生しない
から、スイッチング素子13のオン期間が短縮されなくな
り、スイッチング素子13のオン・オフのタイミングは第
2図(A)で示したようになって、発振周波数が低下す
るおそれがある。
When the current flowing through the load resistance 22 increases, the output voltage decreases, so that the photodiode 29 does not generate the optical signal 24, the ON period of the switching element 13 is not shortened, and the ON / OFF timing of the switching element 13 is As shown in FIG. 2 (A), the oscillation frequency may decrease.

ところが、スイッチング素子13がオフしたとき、周波数
制限回路60のダイオード52のカソードには、第2図
(D)に示す電圧V52が発生する。この電圧V52を受けて
遅延回路54が作動し、オフ期間内において、オフ期間の
開始時点81から所定時間Td遅れて、第2図(E)に示す
パルス信号からなる遅延信号53を発生する。
However, when the switching element 13 is turned off, the voltage V52 shown in FIG. 2D is generated at the cathode of the diode 52 of the frequency limiting circuit 60. In response to this voltage V52, the delay circuit 54 operates to generate the delay signal 53 consisting of the pulse signal shown in FIG. 2E with a delay of a predetermined time Td from the start time 81 of the off period within the off period.

この遅延信号53がNPNトランジスタ61のベースに入力さ
れて、NPNトランジスタ61がオンし、このNPNトランジス
タ61のオンによってPNPトランジスタ63がオンし、オン
制御信号生成回路49で得られたオン制御信号57が、ダイ
オード65を通ってスイッチング素子13のゲートに印加さ
れ、スイッチング素子13をオンさせる。これにより、ス
イッチング素子13のオフ期間Toffは、 Toff=Td=一定 と制限される。このときのスイッチング素子13のオン・
オフダイミングを第2図(F)に示す。
The delay signal 53 is input to the base of the NPN transistor 61, the NPN transistor 61 is turned on, the PNP transistor 63 is turned on by the turning on of the NPN transistor 61, and the on control signal 57 obtained by the on control signal generation circuit 49. Is applied to the gate of the switching element 13 through the diode 65 to turn on the switching element 13. As a result, the off period Toff of the switching element 13 is limited to Toff = Td = constant. At this time, the switching element 13 is turned on.
Off-diming is shown in FIG.

スイッチング素子13のオフ期間Toffが制限されると、2
次巻線18を流れる電流I18は、第5図に示すように、オ
フ期間の制限がない場合(そのオフ期間はToff1)の電
流波形I180が途中でカットされた波形を示し、この波形
は、直流成分I0が重畳された形となる。その結果、1次
巻線12を流れる電流I12は、第6図に示すように、オフ
期間の制限がない場合の電流波形I120の前半部がカット
された波形を示し、この波形も、やはり直流成分I1が重
畳された形である。
When the off period Toff of the switching element 13 is limited, 2
As shown in FIG. 5, the current I18 flowing through the next winding 18 shows a waveform obtained by cutting the current waveform I180 when there is no limitation of the off period (Toff1 during the off period). The direct current component I0 is superimposed. As a result, the current I12 flowing through the primary winding 12 shows a waveform obtained by cutting the first half of the current waveform I120 when there is no limit of the off period, as shown in FIG. It is a form in which the component I1 is superimposed.

したがって、電流検出用抵抗14での電圧降下が早まり、
トランジスタ35のオンタイミングが早まって、スイッチ
ング素子13がオフするタイミングも早まり、その結果、
オン期間Tonが制限されて、制限のない場合のオン期間T
on1よりも短くなる。このようにオフ期間Toffおよびオ
ン期間Tonがともに、オフ期間の制限がない場合の値Tof
f1,Ton1よりもそれぞれ短くなるので、負荷電流の増大
による発振周波数の低下が防止される。
Therefore, the voltage drop in the current detection resistor 14 is accelerated,
The on-timing of the transistor 35 is advanced, and the switching element 13 is also turned off, which results in
On period Ton when Ton is limited and not limited, On period T
It is shorter than on1. As described above, both the off period Toff and the on period Ton have the value Tof when the off period is not limited.
Since they are shorter than f1 and Ton1, respectively, a decrease in oscillation frequency due to an increase in load current is prevented.

他方、第2図(C)のオフ期間Toffが上記所定時間Tdよ
りも短い高発振周波数領域では、所定時間Tdがスイッチ
ング素子13のオフ期間外、つまりスイッチング素子13の
オン期間内となり、このオン期間内ではダイオード52の
カソード電圧V52がゼロボルトに低下するから、遅延回
路54から遅延信号53は出力されないので、スイッチング
素子13はオンされない。したがって、この高発振周波数
領域では、従来と同様に、負荷電流の増加に伴なって発
振周波数が低下する。つまり、第9図に示す特性が得ら
れる。
On the other hand, in the high oscillation frequency region in which the off period Toff in FIG. 2C is shorter than the predetermined time Td, the predetermined time Td is outside the off period of the switching element 13, that is, within the on period of the switching element 13, and this on Since the cathode voltage V52 of the diode 52 drops to zero volts within the period, the delay signal 53 is not output from the delay circuit 54, so the switching element 13 is not turned on. Therefore, in this high oscillation frequency region, the oscillation frequency decreases as the load current increases, as in the conventional case. That is, the characteristics shown in FIG. 9 are obtained.

第3図は第2実施例を示すもので、この第2実施例で
は、第1図の第1実施例における検出巻線51を廃止し
て、スイッチング素子のオン・オフを制御するための制
御用巻線37で検出巻線51を兼用させている。
FIG. 3 shows a second embodiment. In this second embodiment, the control for turning on / off the switching element by eliminating the detection winding 51 in the first embodiment of FIG. The use winding 37 also serves as the detection winding 51.

すなわち、第3図において、制御用巻線37に、スイッチ
ング素子13がオフしているときに導通するダイオード82
と、このダイオード82が導通した時点、つまりスイッチ
ング素子13のオフ開始時点から、所定時間(ただしオフ
期間内)遅れて遅延信号53を出力する遅延回路84とが接
続されている。
That is, in FIG. 3, the control winding 37 has a diode 82 which is conductive when the switching element 13 is off.
And a delay circuit 84 that outputs the delay signal 53 after a predetermined time (however, within the off period) from the time when the diode 82 becomes conductive, that is, the time when the switching element 13 is turned off.

その他の構成は第1図と同一なので、同一部分には同一
番号を付して、その詳しい説明を省略する。
Since other configurations are the same as those in FIG. 1, the same parts are denoted by the same reference numerals and detailed description thereof will be omitted.

この第2実施例では、第4図に示すように、ダイオード
82が導通したときに、そのアノードに負の電圧V82が発
生し、この電圧V82を受けて、遅延回路84が遅延信号53
を出力し、第3図のオフ制御信号出力回路58のダイオー
ド65を通して、直流電圧信号であるオン制御信号57をス
イッチング素子13のゲートに印加し、スイッチング素子
13をオンさせる。
In this second embodiment, as shown in FIG.
When 82 becomes conductive, a negative voltage V82 is generated at its anode, and the delay circuit 84 receives the voltage V82 and delay signal 53
Is output, and the ON control signal 57, which is a DC voltage signal, is applied to the gate of the switching element 13 through the diode 65 of the OFF control signal output circuit 58 of FIG.
Turn on 13.

この第2実施例によれば、検出巻線51が制御用巻線37と
兼用されているから、部品点数が減少する。
According to the second embodiment, since the detection winding 51 is also used as the control winding 37, the number of parts is reduced.

第7図は第1図(第1実施例)のオン制御信号生成回路
49を簡略化した変形例を、第8図は第3図(第2実施
例)のオン制御信号生成回路49を簡略化した変形例をそ
れぞれ示す。両図において、オン制御信号生成回路49の
ダイオード47が、定電圧制御回路45のダイオード44に兼
用されている。したがって、これら第7図および第8図
に示した変形例によれば、回路構成が簡略化される利点
がある。
FIG. 7 is an ON control signal generation circuit of FIG. 1 (first embodiment).
A modified example in which 49 is simplified, and FIG. 8 shows a modified example in which the ON control signal generating circuit 49 in FIG. 3 (second embodiment) is simplified. In both figures, the diode 47 of the ON control signal generation circuit 49 is also used as the diode 44 of the constant voltage control circuit 45. Therefore, according to the modified examples shown in FIGS. 7 and 8, there is an advantage that the circuit configuration is simplified.

なお、上記各実施例において、スイッチング素子13とし
て他のスイッチング手段、たとえばNPNトランジスタを
用いることもできる。また、遅延回路54,84自身にスイ
ッチング素子のオフ期間の開始点を検出する機能を持た
せておいて、ダイオード52,82を省略してもよい。
It should be noted that, in each of the above embodiments, other switching means, such as an NPN transistor, can be used as the switching element 13. Further, the delay circuits 54 and 84 themselves may be provided with a function of detecting the starting point of the off period of the switching element, and the diodes 52 and 82 may be omitted.

さらに、この発明は、上記各実施例におけるような定電
圧制御を行なわないで、出力側と入力側を電気的に接続
して、出力電圧を周波数により制御するタイプのスイッ
チングレギュレータにも適用できる。
Furthermore, the present invention can also be applied to a switching regulator of the type in which the output side and the input side are electrically connected and the output voltage is controlled by the frequency, without performing the constant voltage control as in the above embodiments.

[発明の効果] 上述のとおり、この発明によれば、負荷電流が増大して
もオフ期間は所定時間に保たれ、これに伴なってオン時
間も一定に保たれるので、周波数の低下が制限される。
したがって、トランス11を大型化することなく、その変
換効率を高く維持することができる。
[Advantages of the Invention] As described above, according to the present invention, the off period is maintained at a predetermined time even if the load current increases, and accordingly the on time is also kept constant. Limited.
Therefore, the conversion efficiency can be maintained high without increasing the size of the transformer 11.

また、上記検出巻線51を、スイッチング素子13のオン・
オフを制御するための制御用巻線37と兼用すれば、部品
点数が減少する。
Further, the detection winding 51 is connected to the switching element 13
If it is also used as the control winding 37 for controlling the off state, the number of parts is reduced.

さらに、周波数制限回路をダイオード52,82と、遅延回
路54,84と、オン制御回路59とで構成すれば、回路を簡
略化できる利点がある。
Further, if the frequency limiting circuit is composed of the diodes 52 and 82, the delay circuits 54 and 84, and the ON control circuit 59, there is an advantage that the circuit can be simplified.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の第1実施例を示す回路図、第2図は
第1図の要部の信号波形図、第3図は第2実施例を示す
回路図、第4図は第3図の要部の信号波形図、第5図は
この発明の2次巻線を流れる電流を示す波形図、第6図
はこの発明の1次巻線を流れる電流を示す波形図、第7
図は第1実施例の変形例を示す回路図、第8図は第2実
施例の変形例を示す回路図、第9図はこの発明の負荷電
流と発振周波数との関係を示す特性図、第10図は従来の
負荷電流と発振周波数との関係を示す特性図である。 11……トランス、12……1次巻線、13……スイッチング
素子、15……直流電源、18……2次巻線、21……出力回
路、37……制御用巻線、38……制御信号取出し回路、51
……検出巻線、52,82……ダイオード、54,84……遅延回
路、57……オン制御信号、59……オン制御回路、60……
周波数制限回路、Toff……オフ期間、Td……所定時間。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a signal waveform diagram of an essential part of FIG. 1, FIG. 3 is a circuit diagram showing a second embodiment, and FIG. FIG. 5 is a waveform diagram showing a signal waveform of a main part of the figure, FIG. 5 is a waveform diagram showing a current flowing through a secondary winding of the present invention, and FIG. 6 is a waveform diagram showing a current flowing through a primary winding of the present invention.
FIG. 8 is a circuit diagram showing a modified example of the first embodiment, FIG. 8 is a circuit diagram showing a modified example of the second embodiment, and FIG. 9 is a characteristic diagram showing the relationship between the load current and the oscillation frequency of the present invention, FIG. 10 is a characteristic diagram showing a relationship between a conventional load current and an oscillation frequency. 11 …… Transformer, 12 …… Primary winding, 13 …… Switching element, 15 …… DC power supply, 18 …… Secondary winding, 21 …… Output circuit, 37 …… Control winding, 38 …… Control signal extraction circuit, 51
...... Detection winding, 52,82 …… Diode, 54,84 …… Delay circuit, 57 …… On control signal, 59 …… On control circuit, 60 ……
Frequency limit circuit, Toff ... off period, Td ... predetermined time.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】スイッチング素子と、このスイッチング素
子を介して1次巻線が直流電源に接続されたトランス
と、上記スイッチング素子のオフ期間に2次巻線から直
流出力を取り出す出力回路とを備えた制限型スイッチン
グレギュレータにおいて、 上記トランスに結合されて上記スイッチング素子のオフ
期間を検出する検出巻線と、 検出されたオフ期間内において、オフ期間が所定時間よ
りも長いときにオフ期間の開始時点から当該所定時間遅
れてスイッチング素子をオンさせるオン制御信号を出力
して、オフ期間を短くする周波数制限回路とを備えたこ
とを特徴とする制限型スイッチングレギュレータ。
1. A switching element, a transformer having a primary winding connected to a DC power source via the switching element, and an output circuit for extracting a DC output from the secondary winding during the OFF period of the switching element. In the limited switching regulator, a detection winding coupled to the transformer to detect the off period of the switching element, and a start time of the off period when the off period is longer than a predetermined time within the detected off period. And a frequency limiting circuit for shortening the off period by outputting an on control signal for turning on the switching element after a delay of the predetermined time.
【請求項2】請求項1において、上記トランスに結合さ
れた制御用巻線と、この制御用巻線から上記スイッチン
グ素子の制御電極に入力される制御信号を取り出す制御
信号取出し回路とを備え、上記検出巻線は、上記制御用
巻線と兼用されている制限型スイッチングレギュレー
タ。
2. A control winding coupled to the transformer according to claim 1, and a control signal extraction circuit for extracting a control signal input from the control winding to a control electrode of the switching element, The detection winding is a limited switching regulator that is also used as the control winding.
【請求項3】請求項1または2において、周波数制限回
路は、スイッチング素子のオフ期間に導通するダイオー
ドと、このダイオードの導通により作動して、導通開始
時点から上記所定時間遅延したタイミングで遅延信号を
出力する遅延回路と、遅延信号を受けて上記オン制御信
号を出力するオン制御回路とを備えている制限型スイッ
チングレギュレータ。
3. The frequency limiting circuit according to claim 1, wherein the frequency limiting circuit is activated by the conduction of the diode and a diode that conducts during the OFF period of the switching element, and the delay signal is delayed at the timing when the conduction starts. A limiting switching regulator including a delay circuit for outputting the ON signal and an ON control circuit for receiving the delayed signal and outputting the ON control signal.
JP2158375A 1990-06-15 1990-06-15 Limited switching regulator Expired - Fee Related JPH0757096B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2158375A JPH0757096B2 (en) 1990-06-15 1990-06-15 Limited switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2158375A JPH0757096B2 (en) 1990-06-15 1990-06-15 Limited switching regulator

Publications (2)

Publication Number Publication Date
JPH0449855A JPH0449855A (en) 1992-02-19
JPH0757096B2 true JPH0757096B2 (en) 1995-06-14

Family

ID=15670331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2158375A Expired - Fee Related JPH0757096B2 (en) 1990-06-15 1990-06-15 Limited switching regulator

Country Status (1)

Country Link
JP (1) JPH0757096B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0753028B2 (en) * 1985-07-08 1995-06-05 株式会社日立製作所 Switching power supply
JPH07101989B2 (en) * 1985-06-25 1995-11-01 ティーディーケイ株式会社 Switching power supply
JPH043593Y2 (en) * 1986-01-13 1992-02-04

Also Published As

Publication number Publication date
JPH0449855A (en) 1992-02-19

Similar Documents

Publication Publication Date Title
US6438009B2 (en) Reducing voltage transients across a MOSFET in a synchronous rectifier in a DC/DC converter
US4945465A (en) Switched-mode power supply circuit
US5041956A (en) Switched-mode power supply circuit including a starting circuit
US4630186A (en) Power source circuit
JPH06103991B2 (en) Self-oscillation converter
US3310723A (en) High voltage power supply for photographic flash apparatus
US5530385A (en) Control circuit for a semiconductor switch
US4970439A (en) Power supply circuit for a gaseous discharge tube device
KR100712749B1 (en) DC / DC conversion circuit
JP3273598B2 (en) Switching power supply
US6504733B1 (en) Switch mode power supply
JPS6339365B2 (en)
FI70104B (en) ADJUSTMENT OF THE LINE
JPH0757096B2 (en) Limited switching regulator
JP2002374672A (en) Switching power source apparatus
US4451772A (en) Passive clamp for on/off control of a capacitor charger
JP2776152B2 (en) Switching regulator
JPH1028375A (en) Switching power supply
JPH0416639Y2 (en)
JPH0467373B2 (en)
JP3169873B2 (en) Power supply
US3986096A (en) Converter circuit
JP2652584B2 (en) Switching power supply
JP3318773B2 (en) Power supply
JP2721928B2 (en) Switching power supply

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees