JPH0758724B2 - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JPH0758724B2 JPH0758724B2 JP63148798A JP14879888A JPH0758724B2 JP H0758724 B2 JPH0758724 B2 JP H0758724B2 JP 63148798 A JP63148798 A JP 63148798A JP 14879888 A JP14879888 A JP 14879888A JP H0758724 B2 JPH0758724 B2 JP H0758724B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- failure analysis
- layer wiring
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004458 analytical method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims description 29
- 238000010894 electron beam technology Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の故障解析方法に関し、特に電子ビ
ームテスタを用いて半導体装置の故障解析を容易に行な
える方法に関する。
ームテスタを用いて半導体装置の故障解析を容易に行な
える方法に関する。
従来、この種の半導体集積回路の故障解析は、第２図
（ａ）に示す様にパッシベーション用の絶縁膜８′及び
導体配線７及び７′の層間の絶縁膜８及び８′を全く除
去せずに電子ビームテスタを用いて電位コントラスト像
もしくは内部波形を観察するか、又は第２図（ｂ）に示
す様に、層間及びパッシベーションの絶縁膜８及び８′
をエッチングにより除去して同様の観察を行なっていた 〔発明が解決しようとする課題〕 上述した従来の半導体集積回路の故障解析方法の場合、
まず、絶縁膜を除去しない方法では、電子ビームテスタ
で観測したい電位の絶対値が小さい場合には、電位コン
トラストの判別が出来ないという欠点があり、又、絶縁
膜を除去する方法では、絶縁膜としてシリコン窒化膜が
使用されている場合は、等方性のプラズマエッチング等
が用いられていたが、第２図（ｂ）のＳの部分の様に、
下層と上層の導体配線との間のシリコン窒化膜が除去さ
れて下層の導体配線と上層の導体配線とがショートして
しまうという欠点があった。
（ａ）に示す様にパッシベーション用の絶縁膜８′及び
導体配線７及び７′の層間の絶縁膜８及び８′を全く除
去せずに電子ビームテスタを用いて電位コントラスト像
もしくは内部波形を観察するか、又は第２図（ｂ）に示
す様に、層間及びパッシベーションの絶縁膜８及び８′
をエッチングにより除去して同様の観察を行なっていた 〔発明が解決しようとする課題〕 上述した従来の半導体集積回路の故障解析方法の場合、
まず、絶縁膜を除去しない方法では、電子ビームテスタ
で観測したい電位の絶対値が小さい場合には、電位コン
トラストの判別が出来ないという欠点があり、又、絶縁
膜を除去する方法では、絶縁膜としてシリコン窒化膜が
使用されている場合は、等方性のプラズマエッチング等
が用いられていたが、第２図（ｂ）のＳの部分の様に、
下層と上層の導体配線との間のシリコン窒化膜が除去さ
れて下層の導体配線と上層の導体配線とがショートして
しまうという欠点があった。
本発明の特徴は、半導体基板の主面上に、第一層配線お
よび第二層配線を含む多層導体配線と、パッシベーショ
ン用絶縁膜および層間絶縁膜を含む絶縁膜とを有し、前
記絶縁膜の表面から前記第一層配線にいたる前記絶縁膜
の膜厚が前記絶縁膜の表面から前記第二層配線にいたる
前記絶縁膜の膜厚より厚い半導体集積回路において、前
記第一層配線の故障解析すべき第１の箇所の上に前記絶
縁膜が所定の膜厚だけ残余するように前記絶縁膜をその
表面から選択的に除去し、かつ、前記第二層配線の故障
解析すべき第２の箇所の上に前記絶縁膜が前記所定の膜
厚と同じ膜厚だけ残余するように前記絶縁膜をその表面
から選択的に除去するエッチングをFIB（フォーカスド
・イオン・ビーム）装置で行なう工程と、しかる後、全
面に異方性エッチングを行なって前記半導体基板の主面
と垂直方向のみ前記絶縁膜を除去し、これにより前記第
１の箇所の前記残余せる絶縁膜および前記第２の箇所の
前記残余せる絶縁膜を同時に除去して前記第１および第
２の箇所表面を全て露出するエッチングをRIE（リアク
ティブ・イオン・エッチング）装置で行なう工程と、し
かる後、ストロボ走査型電子顕微鏡を用いた電子ビーム
テスタの電子ビームを前記第１および第２の箇所の表面
にそれぞれ照射して故障解析をストロボ装置で行なう工
程とを含む半導体装置の故障解析方法にある。
よび第二層配線を含む多層導体配線と、パッシベーショ
ン用絶縁膜および層間絶縁膜を含む絶縁膜とを有し、前
記絶縁膜の表面から前記第一層配線にいたる前記絶縁膜
の膜厚が前記絶縁膜の表面から前記第二層配線にいたる
前記絶縁膜の膜厚より厚い半導体集積回路において、前
記第一層配線の故障解析すべき第１の箇所の上に前記絶
縁膜が所定の膜厚だけ残余するように前記絶縁膜をその
表面から選択的に除去し、かつ、前記第二層配線の故障
解析すべき第２の箇所の上に前記絶縁膜が前記所定の膜
厚と同じ膜厚だけ残余するように前記絶縁膜をその表面
から選択的に除去するエッチングをFIB（フォーカスド
・イオン・ビーム）装置で行なう工程と、しかる後、全
面に異方性エッチングを行なって前記半導体基板の主面
と垂直方向のみ前記絶縁膜を除去し、これにより前記第
１の箇所の前記残余せる絶縁膜および前記第２の箇所の
前記残余せる絶縁膜を同時に除去して前記第１および第
２の箇所表面を全て露出するエッチングをRIE（リアク
ティブ・イオン・エッチング）装置で行なう工程と、し
かる後、ストロボ走査型電子顕微鏡を用いた電子ビーム
テスタの電子ビームを前記第１および第２の箇所の表面
にそれぞれ照射して故障解析をストロボ装置で行なう工
程とを含む半導体装置の故障解析方法にある。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に示
す断面図であり、２層配線を有するシリコン半導体集積
回路を電子ビームテスタにより故障解析する方法に適用
した実施例である。
す断面図であり、２層配線を有するシリコン半導体集積
回路を電子ビームテスタにより故障解析する方法に適用
した実施例である。
まず、同図（ａ）の様にｎ型シリコン基板１上にシリコ
ン酸化膜２が形成されており、第一層及び第二アルミニ
ウム配線３及び３′の２層配線が層間膜及びパッシベー
ション膜としてシリコン窒化膜４及び４′を用いて形成
されている半導体集積回路を解析する場合、同図（ｂ）
のように、まずFIB（フォーカスド・イオン・ビーム）
を用いて故障解析を行ないたい一層アルミニウム配線３
上及び二層アルミニウム配線３′上のシリコン窒化膜
４、４′の厚さが同一になるようにFIBのエッチング条
件を選ぶ。
ン酸化膜２が形成されており、第一層及び第二アルミニ
ウム配線３及び３′の２層配線が層間膜及びパッシベー
ション膜としてシリコン窒化膜４及び４′を用いて形成
されている半導体集積回路を解析する場合、同図（ｂ）
のように、まずFIB（フォーカスド・イオン・ビーム）
を用いて故障解析を行ないたい一層アルミニウム配線３
上及び二層アルミニウム配線３′上のシリコン窒化膜
４、４′の厚さが同一になるようにFIBのエッチング条
件を選ぶ。
次に、同図（ｃ）に示すようになるが、第一層アルミニ
ウム配線３及び第二層アルミニウム配線３′上にわずか
に残ったシリコン窒化膜を、RIE（反応性イオンエッチ
ング）を用いて異方的にエッチングすることにより同図
（ｄ）の様になる。
ウム配線３及び第二層アルミニウム配線３′上にわずか
に残ったシリコン窒化膜を、RIE（反応性イオンエッチ
ング）を用いて異方的にエッチングすることにより同図
（ｄ）の様になる。
こうして故障解析を行ないたい箇所の一層アルミニウム
配線３及び二層アルミニウム配線３′の表面を出す。こ
の際、RIEにより基板全面もわずかにエッチングされ
る。
配線３及び二層アルミニウム配線３′の表面を出す。こ
の際、RIEにより基板全面もわずかにエッチングされ
る。
そして同図（ｄ）に示す様に、ストロボ装置を用いた電
子ビームを第一層及び第二層のアルミニウム配線３及び
３′上に周期的に照射して同時にこの集積回路を動作さ
せ、ストロボによる電子ビーム照射と同期をとるという
ストロボSEMの原理を用いて電位コントラスト像及び内
部の電位波形を観察する。
子ビームを第一層及び第二層のアルミニウム配線３及び
３′上に周期的に照射して同時にこの集積回路を動作さ
せ、ストロボによる電子ビーム照射と同期をとるという
ストロボSEMの原理を用いて電位コントラスト像及び内
部の電位波形を観察する。
電位差としては、0.25V以下という小さな電位の電位コ
ントラスト像を観察出来る。
ントラスト像を観察出来る。
この様にして、電子ビームテスタにより不良解析を行な
う。
う。
以上説明したように本発明は、多層配線を有する半導体
集積回路のパッシベーション用の絶縁膜及び多層導体配
線の層間の絶縁膜の故障解析を行なった箇所のみを、FI
B（フォーカスド・イオン・ビーム）エッチングにより
除去し各層の導体配線上に同一の厚さでわずかに残った
絶縁膜をRIE（リアクティブ・イオン・エッチング）に
より完全に除去し、前記の各層の導体配線の表面をスト
ロボSEMを用いた電子ビームテスタにより電位コントラ
スト法及び波形法により、非常に小さな電位差、例えば
0.25Vの電位差を容易に観測出来るので、その結果、故
障解析をすることが出来るという効果がある。
集積回路のパッシベーション用の絶縁膜及び多層導体配
線の層間の絶縁膜の故障解析を行なった箇所のみを、FI
B（フォーカスド・イオン・ビーム）エッチングにより
除去し各層の導体配線上に同一の厚さでわずかに残った
絶縁膜をRIE（リアクティブ・イオン・エッチング）に
より完全に除去し、前記の各層の導体配線の表面をスト
ロボSEMを用いた電子ビームテスタにより電位コントラ
スト法及び波形法により、非常に小さな電位差、例えば
0.25Vの電位差を容易に観測出来るので、その結果、故
障解析をすることが出来るという効果がある。
第１図（ａ）〜（ｄ）は本発明の故障解析方法を工程順
に示す断面図、第２図（ａ）〜（ｂ）は従来の製造方法
における問題点を説明する為の断面図である。 １…ｎ型シリコン基板、２…シリコン酸化膜、３…第一
層アルミニウム配線、３′…第二層アルミニウム配線、
４…層間シリコン窒化膜、４′…パッシベーションシリ
コン窒化膜、５…半導体基板、6,8,8′…絶縁膜、7,7′
…導体配線。
に示す断面図、第２図（ａ）〜（ｂ）は従来の製造方法
における問題点を説明する為の断面図である。 １…ｎ型シリコン基板、２…シリコン酸化膜、３…第一
層アルミニウム配線、３′…第二層アルミニウム配線、
４…層間シリコン窒化膜、４′…パッシベーションシリ
コン窒化膜、５…半導体基板、6,8,8′…絶縁膜、7,7′
…導体配線。
Claims (1)
- 【請求項１】半導体基板の主面上に、第一層配線および
第二層配線を含む多層導体配線と、パッシベーション用
絶縁膜および層間絶縁膜を含む絶縁膜とを有し、前記絶
縁膜の表面から前記第一層配線にいたる前記絶縁膜の膜
厚が前記絶縁膜の表面から前記第二層配線にいたる前記
絶縁膜の膜厚より厚い半導体集積回路において、 前記第一層配線の故障解析すべき第１の箇所の上に前記
絶縁膜が所定の膜厚だけ残余するように前記絶縁膜をそ
の表面から選択的に除去し、かつ、前記第二層配線の故
障解析すべき第２の箇所の上に前記絶縁膜が前記所定の
膜厚と同じ膜厚だけ残余するように前記絶縁膜をその表
面から選択的に除去するエッチングをFIB（フォーカス
ド・イオン・ビーム）装置で行なう工程と、 しかる後、全面に異方性エッチングを行なって前記半導
体基板の主面と垂直方向のみ前記絶縁膜を除去し、これ
により前記第１の箇所の前記残余せる絶縁膜および前記
第２の箇所の前記残余せる絶縁膜を同時に除去して前記
第１および第２の箇所の表面を全て露出するエッチング
をRIE（リアクティブ・イオン・エッチング）装置で行
なう工程と、 しかる後、ストロボ走査型電子顕微鏡を用いた電子ビー
ムテスタの電子ビームを前記第１および第２の箇所の表
面にそれぞれ照射して故障解析をストロボ装置で行なう
工程とを含むことを特徴とする半導体装置の故障解析方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148798A JPH0758724B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の故障解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148798A JPH0758724B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の故障解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022649A JPH022649A (ja) | 1990-01-08 |
| JPH0758724B2 true JPH0758724B2 (ja) | 1995-06-21 |
Family
ID=15460943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148798A Expired - Lifetime JPH0758724B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の故障解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758724B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900858B2 (ja) * | 1995-09-28 | 1999-06-02 | 日本電気株式会社 | Ｃｍｏｓ論理回路の故障箇所特定方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260699A (ja) * | 1985-09-10 | 1987-03-17 | 安田 寛明 | だ円コンパス |
| JPS6280955A (ja) * | 1985-10-02 | 1987-04-14 | Mitsubishi Electric Corp | 半導体装置の内部電位波形観察装置 |
-
1988
- 1988-06-15 JP JP63148798A patent/JPH0758724B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022649A (ja) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308101B1 (ko) | 반도체장치와그의제조방법 | |
| KR20160081423A (ko) | 결함 검출 방법 및 결함 검출 시스템 | |
| JPH06101498B2 (ja) | 半導体装置の故障解析方法 | |
| JPH0758724B2 (ja) | 半導体装置の故障解析方法 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| KR100261826B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2962281B2 (ja) | 半導体装置の検査パターンおよび半導体装置の検査方法 | |
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| US20020180047A1 (en) | Method of fabricating a semiconductor device | |
| JPH02231739A (ja) | 半導体装置の製造方法 | |
| JPH02100336A (ja) | 半導体装置の故障解析方法 | |
| JP2659285B2 (ja) | 半導体装置の製造方法 | |
| JPH04174531A (ja) | 半導体装置の故障解析方法 | |
| JPH0574890A (ja) | 半導体装置の故障解析方法 | |
| JPH0669307A (ja) | Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法 | |
| JPH04239146A (ja) | 半導体装置の故障解析方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH081928B2 (ja) | 多層配線の接続配線構造の形成方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| JPH0917870A (ja) | 冗長ヒューズを有する半導体デバイスの電気的特性 解折のためのオーバコート除去方法 | |
| KR20010066391A (ko) | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 | |
| JPH01217946A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0677227A (ja) | 半導体集積回路 |