JPH0759148B2 - Resonance type DC-DC converter control method - Google Patents
Resonance type DC-DC converter control methodInfo
- Publication number
- JPH0759148B2 JPH0759148B2 JP3065380A JP6538091A JPH0759148B2 JP H0759148 B2 JPH0759148 B2 JP H0759148B2 JP 3065380 A JP3065380 A JP 3065380A JP 6538091 A JP6538091 A JP 6538091A JP H0759148 B2 JPH0759148 B2 JP H0759148B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- voltage
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は電子装置等の電源として
多用されているDC−DCコンバータ、特にLC共振回
路を利用してスイッチング素子のスイッチング損失を低
減させる、いわゆる共振形DC−DCコンバータの制御
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter which is widely used as a power source for electronic devices and the like, and more particularly to a so-called resonance type DC-DC converter which reduces switching loss of a switching element by utilizing an LC resonance circuit. It relates to a control method.
【0002】[0002]
【従来の技術】産業用制御器,通信用機器,コンピュー
タ装置,オフィス機器,家庭用電機器などの電子装置の
電源として広い分野で共振形DC−DCコンバータが使
用されている。2. Description of the Related Art Resonant DC-DC converters have been used in a wide range of fields as a power source for electronic devices such as industrial controllers, communication devices, computer devices, office devices and household electric appliances.
【0003】共振形DC−DCコンバータは、共振回路
の電圧あるいは電流が零となる時点において、スイッチ
ング素子の開閉を行ってスイッチング損失の低減を図る
ものである。電圧の零を利用する電圧形,電流の零を利
用する電流形や、スイッチング素子の電圧あるいは電流
が一方向の半波形,双方向の全波形や、入出力の電圧変
換比が異なる昇圧形,降圧形,昇降圧形など多種類のも
のがある。本発明はいずれのものについても適用可能で
あるが、以下、図5に示した電圧半波昇降圧形を例にと
り、説明する。The resonance type DC-DC converter is intended to reduce the switching loss by opening and closing the switching element at the time when the voltage or current of the resonance circuit becomes zero. A voltage type that uses zero voltage, a current type that uses zero current, a half waveform in which the voltage or current of the switching element is unidirectional, a bidirectional full waveform, a boost type with different input / output voltage conversion ratios, There are various types such as step-down type and buck-boost type. The present invention can be applied to any of them, but the following description will be given taking the voltage half-wave step-up / down type shown in FIG. 5 as an example.
【0004】図5において、1は入力となる電圧EI な
る直流電源、2は共振用のコンデンサ、3は具体的には
トランジスタ,サイリスタなどが用いられるスイッチン
グ素子、4はスイッチング素子3の逆電圧をバイパスす
るダイオード、5は共振用のリアクトル、6は入出力電
圧を絶縁して電圧比を調整するトランス、7は出力電圧
を整流するダイオード、8は電圧平滑用のコンデンサ、
9は負荷装置である。In FIG. 5, 1 is a direct current power source having an input voltage E I , 2 is a resonance capacitor, 3 is a switching element using a transistor, a thyristor or the like, and 4 is a reverse voltage of the switching element 3. , 5 is a resonance reactor, 6 is a transformer that insulates the input / output voltage and adjusts the voltage ratio, 7 is a diode that rectifies the output voltage, 8 is a voltage smoothing capacitor,
Reference numeral 9 is a load device.
【0005】この種の回路構成およびその動作は公知で
あるが、図6を参照して簡単に動作を説明すると、つぎ
の如くである。時刻T0 においてスイッチング素子3が
閉路すると、 直流電源1→スイッチング素子3→リアクトル5→トラ
ンス6一次巻線→直流電源1 のループが形成され、直流電源1よりリアクトル5とト
ランス6の励磁インダクタンスに電力が供給され、一次
電流IL1は直線的に増加する。Although this type of circuit configuration and its operation are known, the operation will be briefly described with reference to FIG. When the switching element 3 is closed at time T 0 , a loop of DC power supply 1 → switching element 3 → reactor 5 → transformer 6 primary winding → DC power supply 1 is formed, and the exciting inductance of the reactor 5 and the transformer 6 from the DC power supply 1 is formed. Power is supplied and the primary current I L1 increases linearly.
【0006】時刻T1 においてスイッチング素子3を開
路すると、一次電流IL1はコンデンサ2に転流する。よ
って、コンデンサ2とリアクトル5とトランス6の励磁
インダクタンスの直列共振回路が形成され、一次電流I
L1と電圧VC は図示の如く正弦波状の振動波形となる。When the switching element 3 is opened at time T 1 , the primary current I L1 commutates to the capacitor 2. Therefore, a series resonance circuit of the exciting inductances of the capacitor 2, the reactor 5, and the transformer 6 is formed, and the primary current I
L1 and the voltage V C have a sinusoidal vibration waveform as shown.
【0007】時刻T2 になると、トランス6の二次巻線
電圧がコンデンサ8の電圧すなわち出力電圧EO を超
え、二次電流IL2が流れ始める。コンデンサ8の容量は
十分に大きく、共振サイクル期間中は電圧EO が一定で
あるとすると、時刻T2 以後もコンデンサ2とリアクト
ル5とトランス6の全一次換インダクタンスにより、直
列共振回路が形成されており、一次電流IL1,電圧
VC ,二次電流IL2は時刻T2 以前と角周波数は異なる
ものの、やはり正弦波状の振動波形となる。At time T 2 , the secondary winding voltage of the transformer 6 exceeds the voltage of the capacitor 8, that is, the output voltage E O , and the secondary current I L2 starts to flow. Assuming that the capacitance of the capacitor 8 is sufficiently large and that the voltage E O is constant during the resonance cycle period, the series resonance circuit is formed by the capacitor 1, the reactor 5, and the transformer 6 as well as all the primary inductances after the time T 2. Therefore , although the primary current I L1 , the voltage V C , and the secondary current I L2 have different angular frequencies from those before time T 2, they still have a sinusoidal vibration waveform.
【0008】時刻T3 になり電圧VC が正から零にまで
低下すると、コンデンサ2を流れていた一次電流IL1は
ダイオード4に転流し、電圧VC は零ボルトにクランプ
される。時刻T4 になり二次電流IL2も零になると、負
の一次電流IL1がダイオード4を流れ続け、リアクトル
5とトランス6の励磁インダクタンスに蓄えられた余剰
電力が直流電源1に回生される。When the voltage V C falls from positive to zero at time T 3 , the primary current I L1 flowing through the capacitor 2 is rectified to the diode 4 and the voltage V C is clamped to zero volt. When the time T 4 is reached and the secondary current I L2 also becomes zero, the negative primary current I L1 continues to flow in the diode 4, and the surplus power stored in the exciting inductances of the reactor 5 and the transformer 6 is regenerated in the DC power supply 1. .
【0009】時刻T5 において、一次電流IL1が正とな
った時点において再びスイッチング素子3を閉路させ、
以下、時刻T0 以後と同様の動作を繰り返す。このよう
に、入力の直流電源1の電圧EI は電圧EO に変換さ
れ、(IL2・EO )の形で二次側に電力が伝達される。
なお、二次電流IL2の平均値をIO とすると、(IO ・
EO )が平均出力電力となる。At time T 5 , the switching element 3 is closed again when the primary current I L1 becomes positive,
Thereafter, the same operation as that after time T 0 is repeated. In this way, the voltage E I of the input DC power supply 1 is converted into the voltage E O , and the power is transmitted to the secondary side in the form of (I L2 · E O ).
If the average value of the secondary current I L2 is I O , (I O ·
E O ) is the average output power.
【0010】[0010]
【発明が解決しようとする課題】図5のコンバータ回路
において、通常スイッチング素子3が閉路する時刻T5
(図6)においては、電圧VC すなわちスイッチング素
子3の電圧は零であり、閉路時のスイッチング損失は発
生せず共振形の長所が発揮される。しかし、図5構成は
回路定数や入出力電圧・電流条件により種々の動作形態
をとり、図6の一定鎖線で示す如くスイッチング素子3
が閉路される時刻T5 になっても、電圧VC が零にまで
低下しない場合も生じる。In the converter circuit of FIG. 5, the time T 5 at which the switching element 3 normally closes.
In FIG. 6, the voltage V C, that is, the voltage of the switching element 3 is zero, and no switching loss occurs when the circuit is closed, and the advantage of the resonance type is exhibited. However, the configuration of FIG. 5 takes various forms of operation depending on the circuit constants and the input / output voltage / current conditions, and the switching element 3 as shown by the chain line in FIG.
There is a case where the voltage V C does not drop to zero even at time T 5 when the circuit is closed.
【0011】このような条件下でスイッチング素子3を
閉路すると、コンデンサ2の過大な短絡電流がスイッチ
ング素子3を流れ、素子破壊につながる恐れがあるた
め、使用不可となる。これを、以降非零電圧モードと称
するが、これを含め種々の動作形態については、電子情
報通信学会研究会資料PE90−14に詳述されてる。If the switching element 3 is closed under such a condition, an excessive short-circuit current of the capacitor 2 may flow through the switching element 3 and damage the element. This is hereinafter referred to as a non-zero voltage mode, and various operating modes including this are described in detail in the Institute of Electronics, Information and Communication Engineers Study Group material PE90-14.
【0012】図7は制御特性と非零電圧モード領域を示
す。特性CH73は前述の非零電圧モードの動作範囲を出
力電流IO と出力電圧EO の特性面上で示したものであ
り、この特性CH73曲線の内側すなわち低出力電流の領
域で非零電圧モードとなる。FIG. 7 shows the control characteristics and the non-zero voltage mode region. The characteristic CH 73 shows the operating range of the above-mentioned non-zero voltage mode on the characteristic surface of the output current I O and the output voltage E O , and is non-zero within the characteristic CH 73 curve, that is, in the low output current region. The voltage mode is set.
【0013】なお、入力電圧EI は50Vであり、回路定
数はつぎの通りである。 コンデンサ2容量 CR =3μF リアクトル5インダクタンス LR1=2μH トランス6の励磁インダクタンス L=10μH 一般に電子装置の電源として使用されるDC−DCコン
バータは特性CH71の如き定電圧特性をもたせるのが通
常であり、この限りでは前述の例では非零電圧モードと
なることはない。The input voltage E I is 50 V and the circuit constants are as follows. Capacitor 2 capacity C R = 3 μF Reactor 5 inductance L R1 = 2 μH Excitation inductance of transformer 6 L = 10 μH Generally, a DC-DC converter used as a power source of an electronic device usually has a constant voltage characteristic such as characteristic CH 71. However, as long as this is the case, the non-zero voltage mode does not occur in the above example.
【0014】しかし過負荷状態となった場合には、特性
CH72に示した如く出力電圧EO を低下させて出力電流
IO を低い値に制限し、機器の損焼を防止するフォール
ドバック電流制限、いわゆる例示形状の電流制限が広く
行われている。この場合に、出力電流IO が25A以下で
非零電圧モードとなり、正常な電流制限動作を行うこと
ができない。However, in the case of an overload condition, the output voltage E O is lowered to limit the output current I O to a low value as shown in the characteristic CH 72 , and a foldback current for preventing burnout of the equipment. Limiting, so-called current limiting of the exemplary shape, is widely practiced. In this case, when the output current I O is 25 A or less, the non-zero voltage mode is set, and the normal current limiting operation cannot be performed.
【0015】特性CH74はコンデンサ2の容量を3μF
から0.3μFに変更した場合の非零電圧モード領域を示
すものであり、やはり特性CH74曲線よりも内側の低電
流側が非零電圧モードとなる。このような図示から明ら
かなように、コンデンサ2の容量を0.3 μFに変更すれ
ば、特性CH72のフォールバック電流制限曲線が非零電
圧モード領域に入ることなく、安定な電流制限動作を行
うことが可能である。かように、コンデンサ2の容量低
減により非零電圧モードを避けることができるが、当然
のことながら共振回路の角周波数は上昇しスイッチング
周波数の上昇を招く。Characteristic CH 74 has a capacitance of the capacitor 2 of 3 μF.
Shows a non-zero voltage mode region in the case of changing from 0.1 μF to 0.3 μF, and again the low current side inside the characteristic CH 74 curve is the non-zero voltage mode. As is clear from such an illustration, if the capacitance of the capacitor 2 is changed to 0.3 μF, a stable current limiting operation can be performed without the fallback current limiting curve of the characteristic CH 72 entering the non-zero voltage mode region. Is possible. Thus, although the non-zero voltage mode can be avoided by reducing the capacitance of the capacitor 2, the angular frequency of the resonance circuit rises and the switching frequency naturally rises.
【0016】図8は図7の特性CH72上で動作させた場
合の出力電圧EO とスイッチング素子3のスイッチング
周波数FS との関係を示したものであり、特性CH81は
コンデンサ2容量が3μFの場合、特性CH82は0.3 μ
Fの場合である。[0016] Figure 8 shows a relationship between the switching frequency F S of the output voltage E O and the switching device 3 when operated on characteristics CH 72 in FIG. 7, the characteristics CH 81 capacitor 2 capacity In case of 3μF, characteristic CH 82 is 0.3μ
This is the case of F.
【0017】さて、本出願人は先に平成2年8月31日提
出の特許出願「共振形DC−DCコンバータの制御方
法」を提案している。これは、共振形DC−DCコンバ
ータの動作周波数に応じて共振コンデンサの切換を行
い、周波数変化巾を抑制する一例を示している。The applicant of the present invention has previously proposed the patent application "Resonant DC-DC Converter Control Method" filed on August 31, 1990. This shows an example in which the resonance capacitor is switched according to the operating frequency of the resonance type DC-DC converter to suppress the frequency change width.
【0018】そして、かような提案と、同様な手法によ
り、コンデンサ2を切換ることにより、非零電圧モード
領域を避けることが可能である。この手法を用いた例を
図3および図4に示す。図3において、10,11はコンデ
ンサ、13はスイッチング素子である。図中、図5と同符
号のものは同じ機能を有する部分を示す。The non-zero voltage mode region can be avoided by switching the capacitor 2 by a method similar to the above proposal. An example using this technique is shown in FIGS. 3 and 4. In FIG. 3, 10 and 11 are capacitors, and 13 is a switching element. In the figure, the same reference numerals as those in FIG. 5 indicate parts having the same functions.
【0019】ここで、コンデンサ10は全周波数域で使用
する共振用コンデンサであり、前述の数値例で言うと0.
3 μFに選定する。コンデンサ11は、低周波域でのみ使
用する共振用コンデンサであり、例えば2.7μFに選定
しておく。スイッチング素子12はコンデンサ11の投入・
切離しを行うための双方向性スイッチング素子である。
すなわち、高周波域では共振用コンデンサはコンデンサ
10のみが使用されて容量は0.3 μFであるが、低周波域
ではスイッチング素子12を閉路させ、コンデンサ11を並
列接続して3μFとして使用する。Here, the capacitor 10 is a resonance capacitor used in the entire frequency range, and is 0.
Select 3 μF. The capacitor 11 is a resonance capacitor used only in the low frequency region, and is selected to be 2.7 μF, for example. Switching element 12 turns on capacitor 11.
It is a bidirectional switching element for performing disconnection.
That is, in the high frequency range, the resonance capacitor is a capacitor
Although only 10 is used and the capacitance is 0.3 μF, in the low frequency range, the switching element 12 is closed and the capacitor 11 is connected in parallel to be used as 3 μF.
【0020】図4はスイッチング素子12を開閉する駆動
信号SW1 を作成するための制御回路を示し、111 は共
振回路の動作周波数FS をカウントするカウンタ、112
,113 はそれぞれカウンタ111 のカウント値Ns が予
め定めておいた上位切換点NH と比較してこれを超える
と出力し,予め定めておいた下位切換点NL と比較して
これを下廻ると出力を生じるよう構成されたコンパレー
タ、114 はコンパレータ112 によりセットされて出力C
ONを生じてドライブ回路115 を介しスイッチング素子3
の駆動信号SW1 を発生させるフリップフロップであ
る。ここで、フリップフロップ114 はコンパレータ113
によりリセットされ、出力CON,駆動信号SW1 を消滅
させてスイッチング素子12を開路させる。FIG. 4 shows a control circuit for generating the drive signal SW 1 for opening and closing the switching element 12, 111 is a counter for counting the operating frequency F S of the resonance circuit, and 112 is a counter.
, 113 respectively, outputs when the count value N s of the counter 111 exceeds the predetermined upper switching point N H and outputs it, and outputs it when comparing with the predetermined lower switching point N L. A comparator configured to produce an output when rotated, 114 is set by the comparator 112 to output C
The switching element 3 is turned on, and the switching element 3 is driven through the drive circuit 115.
Is a flip-flop for generating the drive signal SW 1 of Here, the flip-flop 114 is the comparator 113.
Then, the output C ON and the drive signal SW 1 are extinguished to open the switching element 12.
【0021】図3,図4の如くに、共振用コンデンサの
値を切換え、図8中に実線の矢印で示した如く低周波域
では特性CH81上で、高周波域では特性C82上で動作さ
せ、全領域で非零電圧モードを避けた動作が可能とな
る。As shown in FIGS. 3 and 4, the value of the resonance capacitor is switched and operates on the characteristic CH 81 in the low frequency region and on the characteristic C 82 in the high frequency region as indicated by the solid arrow in FIG. Thus, the operation that avoids the non-zero voltage mode is possible in all regions.
【0022】このようにして、非零電圧モードとならな
い動作は可能となるが、図8から明らかなように出力電
流IO を制限するために出力電圧EO を低下させた低電
流・低電圧の領域では、スイッチング周波数FS が数倍
に上昇することは避けられずスイッチング素子その他の
損失増大を招いていた。In this way, the operation not in the non-zero voltage mode is possible, but as is apparent from FIG. 8, the output voltage E O is lowered to limit the output current I O. In the region (2), the switching frequency F S is unavoidably increased several times, which causes an increase in loss of the switching element and the like.
【0023】[0023]
【課題を解決するための手段】本発明は上述したような
点に鑑みなされたものであり、特に共振コンデンサ容量
を低減させた高周波域では、スイッチング素子の開閉を
共振サイクルの毎周期ごとに行うことなく、数サイクル
おきに開閉させる手法を用いるようにしたものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and in particular, in the high frequency range where the capacitance of the resonance capacitor is reduced, the switching element is opened and closed every cycle of the resonance cycle. Instead, a method of opening and closing every few cycles is used.
【0024】[0024]
【作用】しかして、スイッチング素子の開閉を、共振回
路の電流あるいは電圧の複数振動おきに行うことによ
り、スイッチング周波数の上昇を、したがってスイッチ
ング損失の増加を抑制するものである。However, the switching element is opened and closed every plural oscillations of the current or voltage of the resonance circuit to suppress an increase in the switching frequency and thus an increase in the switching loss.
【0025】[0025]
【実施例】ここで説明を簡単化するため、主回路構成例
に図3を、共振コンデンサの切換信号すなわちスイッチ
ング素子12の駆動信号SW1 を作成する回路例に図4
を、それぞれ参照することにしたい。図1は本発明が適
用された制御回路の一例の要部構成を示すもので、211
は制御回路部、212 ,213 はコンパレータ、214 はカウ
ンタ、215はノットゲート、216 ,217 はアンドゲー
ト、218 はオアゲート、219 はフリップフロップ、220
はスイッチング素子3の駆動信号SW2 を与えるドライ
ブ回路である。EXAMPLES To simplify the description here, 3 in the main circuit configuration example, the circuit example of creating a driving signal SW 1 for switching the resonant capacitor signal i.e. the switching element 12 4
I would like to refer to each. FIG. 1 shows a main part configuration of an example of a control circuit to which the present invention is applied.
Is a control circuit section, 212 and 213 are comparators, 214 is a counter, 215 is a not gate, 216 and 217 are AND gates, 218 is an OR gate, 219 is a flip-flop, 220
Is a drive circuit that gives a drive signal SW 2 for the switching element 3.
【0026】図2は本発明に係る各部波形を示したもの
であり、(イ)は一次電流IL1を、(ロ)は電圧V
C を、(ハ)は二次電流IL2をそれぞれ示す。また図2
において、(ニ)はコンパレータ213 の出力、(ホ)は
カウント値0のとき信号発生するカウンタ214 の出力、
(へ)はフリップフロップ219 のリセット信号OFF、
(ト)はフリップフロップ219 の出力をそれぞれ示す。FIG. 2 shows waveforms at various parts according to the present invention. (A) shows a primary current I L1 and (b) shows a voltage V.
C and (C) show the secondary current I L2 , respectively. See also FIG.
, (D) is the output of the comparator 213, (e) is the output of the counter 214 which generates a signal when the count value is 0,
(To) is the reset signal OFF of the flip-flop 219,
(G) indicates the output of the flip-flop 219.
【0027】つぎに、図1および図2により詳細説明す
る。制御回路部211 は図7の特性CH71で示した定電圧
特性や特性CH72の電流制限特性をもたせるため、出力
電圧EO や出力電流IO を入力してトランス6の一次電
流IL1のピーク値指令IP を出力する。かかる制御回路
部211 としては各種方式のものが公知であり、IP では
なく、スイッチング素子3の閉路時間幅やディーティ比
を制御するものもあるが、本発明の主旨とするところで
はないので詳述しない。Next, a detailed description will be given with reference to FIGS. 1 and 2. Order to provide a current limiting characteristics of the control circuit 211 the constant voltage characteristic or characteristics CH 72 shown by the characteristic CH 71 in FIG. 7, the primary current I L1 of the transformer 6 receives the output voltage E O and the output current I O The peak value command I P is output. As the control circuit 211 are known any of various methods, the I P rather, there is also used to control the closing time width and duty ratio of the switching element 3, there is no where to the gist of the present invention more I won't mention it.
【0028】コンパレータ213 は一次電流IL1の正負判
別を行い、ここでは一次電流IL1が正のときに出力を生
じるものとする。カウンタ214 はコンパレータ213 出力
をカウントし、ここでは例示の如き数字で表した(0→
1→2→3→0→1・・・)とカウントを続け、カウン
ト値0のときに図2(ホ)に示す出力を生じるものとす
る。さらに4個のゲート回路作用により、ノットゲート
215 とアンドゲート216 の一方の入力信号であるCONが
低レベルのときには、カウンタ214 の出力をフリップフ
ロップ219 のセット信号ONとして選択する。[0028] The comparator 213 performs sign judgment of the primary current I L1, where it is assumed that produces an output when the primary current I L1 is positive. The counter 214 counts the output of the comparator 213, and is represented by a number as shown here (0 →
1 → 2 → 3 → 0 → 1 ...) is continued, and when the count value is 0, the output shown in FIG. In addition, the action of four gate circuits, knot gate
When C ON, which is one of the input signals of 215 and AND gate 216, is at a low level, the output of the counter 214 is selected as the set signal ON of the flip-flop 219.
【0029】またCONが高レベルの時には、図4で作成
された共振コンデンサ切換信号CONが、そのまま使用さ
れるため、共振コンデンサ容量が大きい(3μF)低周
波域ではコンパレータ213 出力が、容量が小さい(0.3
μF)高周波域ではカウンタ214 出力がフリップフロッ
プ219 のセット信号ONとして選択される。When C ON is at a high level, the resonance capacitor switching signal C ON generated in FIG. 4 is used as it is, so that the output of the comparator 213 is large in the low frequency region where the resonance capacitor capacity is large (3 μF). Is small (0.3
μF) In the high frequency range, the output of the counter 214 is selected as the set signal ON of the flip-flop 219.
【0030】コンパレータ212 は、制御回路部211 出力
のIP と一次電流IL1を比較し、(IL1>IP )のとき
に図2(ヘ)に示す出力を生じ、この信号がフリップフ
ロップ219 のリセット信号OFFとして使用される。図
2(ト)はセット信号ONによりセットされ、リセット
信号OFFによりリセットされるフリップフロップ219
出力を示し、結局ドライブ回路220 を介してスイッチン
グ信号3の駆動信号SW2 となるものである。The comparator 212 compares the output I P of the control circuit unit 211 with the primary current I L1 , and when (I L1 > I P ), produces the output shown in FIG. Used as 219 reset signal OFF. FIG. 2G shows a flip-flop 219 which is set by the set signal ON and reset by the reset signal OFF.
It shows an output, and eventually becomes the drive signal SW 2 of the switching signal 3 via the drive circuit 220.
【0031】さらに本実施例の動作を説明する。時刻T
0 においてスイッチング素子3が閉路されると、図6と
同様に動作が進行し、一次電流IL1は直線的に上昇す
る。時刻T1 にて(IL1>IP )となると、コンパレー
タ212 出力〔図2(ヘ)〕が生じてフリップフロップ21
9 がリセットされ、駆動信号SW2 〔図2(ト)〕が消
滅してスイッチング素子3が開路される。時刻T1 以降
の動作も図6とほぼ同様に進行し、時刻T2 において、
一次電流IL1が負から正に転ずる。The operation of this embodiment will be further described. Time T
When the switching element 3 is closed at 0 , the operation proceeds as in FIG. 6, and the primary current I L1 rises linearly. When (I L1 > I P ) at time T 1 , the output of the comparator 212 [FIG.
9 is reset, the drive signal SW 2 [FIG. 2 (g)] disappears, and the switching element 3 is opened. The operation after the time T 1 proceeds almost in the same manner as in FIG. 6, and at the time T 2 ,
The primary current I L1 turns from negative to positive.
【0032】ここで、図1中のCONが高レベルで低周波
域であれば以後の動作も図6と同じである。CONが低レ
ベルであると、時刻T2 時点ではカウンタ214 のカウン
ト値は1であって出力を生ぜず、フリップフロップ219
がセットされずスイッチング素子3は閉路されない。よ
って、IL1,VC ,IL2は共振回路の作用による自由振
動を続け、図2(イ),(ロ),(ハ)に示す波形とな
る。一次電流IL1は時刻T3 ,T4 においても負から正
に転じカウント値を2,3と上昇させるが、スイッチン
グ素子3は駆動されない。If C ON in FIG. 1 is at a high level and in a low frequency range, the subsequent operation is the same as that in FIG. When C ON is at a low level, the count value of the counter 214 is 1 at the time T 2 and no output is produced, and the flip-flop 219
Is not set and the switching element 3 is not closed. Therefore, I L1 , V C , and I L2 continue free oscillation due to the action of the resonance circuit, and have the waveforms shown in FIGS. 2A, 2B, and 2C. The primary current I L1 also shifts from negative to positive at times T 3 and T 4 to increase the count value to 2 and 3, but the switching element 3 is not driven.
【0033】時刻T5 で一次電流IL1が正となると、カ
ウント値が0となるために出力を生じ、スイッチング素
子3の閉路が行われ、以後時刻T0 以後と同様の動作が
繰り返される。図2から明らかなように、スイッチング
素子3が閉路される時刻T0 ,T5 等においては、コン
デンサ11の電圧VC は零となっており、非零電圧モード
は回避されていることが解る。When the primary current I L1 becomes positive at time T 5 , an output is generated because the count value becomes 0, the switching element 3 is closed, and thereafter, the same operation as that after time T 0 is repeated. As is apparent from FIG. 2, at times T 0 , T 5, etc. when the switching element 3 is closed, the voltage V C of the capacitor 11 is zero, and it is understood that the non-zero voltage mode is avoided. .
【0034】図8に示した特性C83は共振コンデンサ容
量を0.3μFとし、スイッチング素子3の開閉を、図2
の如く4サイクルおきに行った場合の周波数特性を示し
たものであり、したがって、単に共振コンデンサ容量を
0.3 μFとした特性C82よりも、大巾に周波数が低下し
ている。また、図8において破線矢印で示した如くに、
共振コンデンサを小容量に切換えると同時に、図1に示
した制御回路を効用し、これを数サイクルおきの開閉を
行うようにすることにより、低周波域では図8の特性C
H81の曲線上で、高周波域では特性CH83の曲線上で動
作させ、全領域で非零電圧モードを回避してスイッチン
グ周波数の上昇も抑制することができる。In the characteristic C 83 shown in FIG. 8, the resonance capacitor has a capacitance of 0.3 μF and the switching element 3 is opened and closed as shown in FIG.
It shows the frequency characteristic when it is performed every 4 cycles as shown in
The frequency is much lower than the characteristic C 82 of 0.3 μF. In addition, as shown by the broken line arrow in FIG.
At the same time as switching the resonance capacitor to a small capacity, the control circuit shown in FIG. 1 is effectively used to open and close every few cycles, so that the characteristic C shown in FIG.
On the curve of H 81 , it is possible to operate on the curve of the characteristic CH 83 in the high frequency region, avoid the non-zero voltage mode in the entire region, and suppress the rise of the switching frequency.
【0035】図2では4サイクルおきの開閉を行う例を
示したが、何サイクルおきにするかは、切換える共振コ
ンデンサの値に応じて適宣選択し、周波数変化幅が少な
くなるよう図るべきである。なお、いたづらにサイクル
数を増やすことは電力の伝達効率の低下を招き好ましく
ない。また、ここでは電圧半波昇降圧形の共振形DC−
DCコンバータを例にしたが、例えば電流形の共振コン
バータでは出力電流が大きい領域で、非零電流モードと
なるなどの違いはあるものの、非零モードとなる領域で
共振コンデンサなり,共振リアクトルの値を切換えるこ
とによりこれを回避するとともに、数サイクルおきの開
閉によるスイッチング周波数の低下を図ることを、同様
に行うことができる。Although FIG. 2 shows an example of opening and closing every 4 cycles, the number of cycles should be appropriately selected according to the value of the resonant capacitor to be switched, and the frequency change width should be reduced. is there. In addition, it is not preferable that the number of cycles is increased unnecessarily because it causes a decrease in power transmission efficiency. Further, here, a voltage half-wave step-up / down type resonance type DC-
Although the DC converter is taken as an example, for example, in a current-type resonant converter, although there are differences such as becoming a non-zero current mode in a region where the output current is large, a resonance capacitor becomes a non-zero mode and the value of the resonant reactor becomes. It is possible to avoid this by switching the switch and reduce the switching frequency by opening and closing every several cycles in the same manner.
【0036】[0036]
【発明の効果】以上詳述した如くに本発明による制御方
式を適用すれば、従来では非零電圧モードとなり動作不
可能であった領域においても、これを避け得る回路定数
を選択しかつスイッチング周波数の上昇を最小限抑制可
能な装置を実現し得る格別な方法を提供できる。As described above in detail, if the control method according to the present invention is applied, even in a region where the conventional non-zero voltage mode is inoperable, a circuit constant which can avoid this is selected and a switching frequency is selected. It is possible to provide an extraordinary method capable of realizing a device capable of suppressing the rise in the minimum.
【0037】[0037]
【図1】本発明が適用された制御回路の一例の要部構成
を示す回路図である。FIG. 1 is a circuit diagram showing a main configuration of an example of a control circuit to which the present invention is applied.
【図2】本発明に係る各部波形を示した波形図である。FIG. 2 is a waveform diagram showing waveforms of various parts according to the present invention.
【図3】本発明の説明のため示した主回路構成図であ
る。FIG. 3 is a main circuit configuration diagram shown for explaining the present invention.
【図4】コンデンサ切換信号を作成する制御回路例を示
す回路図である。FIG. 4 is a circuit diagram showing an example of a control circuit that creates a capacitor switching signal.
【図5】従来例の主回路構成図である。FIG. 5 is a main circuit configuration diagram of a conventional example.
【図6】従来例の各部波形を示す波形図である。FIG. 6 is a waveform diagram showing a waveform of each part of a conventional example.
【図7】DC−DCコンバータの制御特性と非零電圧モ
ード領域を示す図である。FIG. 7 is a diagram showing control characteristics of a DC-DC converter and a non-zero voltage mode region.
【図8】DC−DCコンバータの周波数特性を示す図で
ある。FIG. 8 is a diagram showing frequency characteristics of a DC-DC converter.
【0037】[0037]
1 直流電源 2 コンデンサ 3 スイッチング素子 5 リアクトル 6 トランス 7 ダイオード 8 コンデンサ 10 コンデンサ 11 コンデンサ 12 スイッチング素子 111 カウンタ 112 コンパレータ 113 コンパレータ 114 フリップフロップ 115 ドライブ回路 211 制御回路部 212 コンパレータ 213 コンパレータ 214 カウンタ 219 フリップフロップ 220 ドライブ回路 SW1 駆動信号 SW2 駆動信号1 DC power supply 2 Capacitor 3 Switching element 5 Reactor 6 Transformer 7 Diode 8 Capacitor 10 Capacitor 11 Capacitor 12 Switching element 111 Counter 112 Comparator 113 Comparator 114 Flip-flop 115 Drive circuit 211 Control circuit section 212 Comparator 213 Comparator 214 Counter 219 Flip-flop 220 drive Circuit SW 1 drive signal SW 2 drive signal
Claims (1)
リアクトルとコンデンサからなる共振回路へ電力を供給
するとともに、該共振回路の電力を整流して負荷装置へ
供給する共振形DC−DCコンバータにおけるスイッチ
ング素子の開閉を、前記共振回路の電流あるいは電圧の
複数振動おきに行なうようにしたことを特徴とする共振
形DC−DCコンバータの制御方法。1. A switching element in a resonance type DC-DC converter, which supplies power from a DC power supply to a resonance circuit composed of a reactor and a capacitor through a switching element and rectifies the power of the resonance circuit and supplies the power to a load device. The method for controlling a resonance type DC-DC converter is characterized in that opening and closing are performed at every plural oscillations of the current or voltage of the resonance circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065380A JPH0759148B2 (en) | 1991-03-06 | 1991-03-06 | Resonance type DC-DC converter control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065380A JPH0759148B2 (en) | 1991-03-06 | 1991-03-06 | Resonance type DC-DC converter control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04281364A JPH04281364A (en) | 1992-10-06 |
| JPH0759148B2 true JPH0759148B2 (en) | 1995-06-21 |
Family
ID=13285316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3065380A Expired - Lifetime JPH0759148B2 (en) | 1991-03-06 | 1991-03-06 | Resonance type DC-DC converter control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0759148B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4654814B2 (en) * | 2005-07-25 | 2011-03-23 | トヨタ自動車株式会社 | DC-DC converter circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH067745B2 (en) * | 1989-07-11 | 1994-01-26 | 横河電機株式会社 | Current resonance type converter |
-
1991
- 1991-03-06 JP JP3065380A patent/JPH0759148B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04281364A (en) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677619A (en) | Method and apparatus for multiple output regulation in a step-down switching regulator | |
| US5438498A (en) | Series resonant converter having a resonant snubber | |
| US10361633B2 (en) | Control method and device for switching power supplies having more than one control mode | |
| CA2019525C (en) | Switching power supply device | |
| CN102570817B (en) | Method and apparatus for a control circuit with multiple operating models | |
| CN101689811B (en) | Standby operation of a resonant power converter | |
| EP1317052B1 (en) | Switching power supply | |
| US5793626A (en) | High efficiency bimodal power converter and method of operation thereof | |
| US8970198B2 (en) | Switch-mode power supply having reduced audible noise | |
| US5510974A (en) | High frequency push-pull converter with input power factor correction | |
| US4709316A (en) | Single-ended DC-to-DC converter with lossless switching | |
| US5859771A (en) | Half/full bridge converter | |
| US6020719A (en) | Secondary battery unit using electric double layer condenser | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| JP2004503198A (en) | Method and apparatus for improving the light load efficiency of a switching regulator | |
| US6738266B2 (en) | Switching power supply unit | |
| TWI796013B (en) | Power controller and control method for power converter | |
| US6208089B1 (en) | Discharge-lamp lighting circuit | |
| JPH08130871A (en) | Dc-dc converter | |
| JP2009232662A (en) | Dc/dc converter | |
| JP3591635B2 (en) | DC-DC converter | |
| JP2004304885A (en) | Switching power supply | |
| JPH05207740A (en) | Dc/dc converter circuit | |
| KR100995914B1 (en) | Switch mode power supply for reducing standby power | |
| JP4370844B2 (en) | DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 16 |