Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0766012B2 - Waveform display device - Google Patents
[go: Go Back, main page]

JPH0766012B2 - Waveform display device - Google Patents

Waveform display device

Info

Publication number
JPH0766012B2
JPH0766012B2 JP63305809A JP30580988A JPH0766012B2 JP H0766012 B2 JPH0766012 B2 JP H0766012B2 JP 63305809 A JP63305809 A JP 63305809A JP 30580988 A JP30580988 A JP 30580988A JP H0766012 B2 JPH0766012 B2 JP H0766012B2
Authority
JP
Japan
Prior art keywords
memory
data
output
display
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63305809A
Other languages
Japanese (ja)
Other versions
JPH02151772A (en
Inventor
晋 松倉
朋子 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP63305809A priority Critical patent/JPH0766012B2/en
Publication of JPH02151772A publication Critical patent/JPH02151772A/en
Publication of JPH0766012B2 publication Critical patent/JPH0766012B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、オシロスコープなどの波形表示装置に関する
ものであり、詳しくは、基準レベル表示に関するもので
ある。
The present invention relates to a waveform display device such as an oscilloscope, and more particularly to a reference level display.

<従来の技術> 例えばオシロスコープで波形観測を行うのにあたって、
アース電位などの基準レベルに対する測定波形の関係を
求めることが多い。
<Prior art> For example, when performing waveform observation with an oscilloscope,
In many cases, the relationship between the measured waveform and the reference level such as the earth potential is obtained.

ところが、表示画面には測定波形が表示されるのみで基
準レベルは表示されないことから、観測者が必要に応じ
て基準レベルを測定してそのときの表示画面における表
示位置を把握しておかなければならず、操作性が悪い。
However, since the measurement waveform is displayed on the display screen, and the reference level is not displayed, the observer must measure the reference level as necessary and grasp the display position on the display screen at that time. And the operability is poor.

このような問題を解決するために、ある種の波形表示装
置では、表示画面の一部に基準レベル位置をグラフィッ
クシンボルで表示することが行われている。
In order to solve such a problem, a certain type of waveform display device displays a reference level position as a graphic symbol on a part of the display screen.

<発明が解決しようとする課題> しかし、基準レベル位置をグラフィックシンボルで表示
するためには、波形表示処理とは異なる表示処理回路を
別途設けなければならず、回路構成が複雑になってしま
う。
<Problems to be Solved by the Invention> However, in order to display the reference level position by the graphic symbol, a display processing circuit different from the waveform display processing needs to be additionally provided, and the circuit configuration becomes complicated.

本発明は、このような点に着目したものであり、その目
的は、比較的簡単な構成で、基準レベルの位置を測定波
形と同一の表示画面に表示できる波形表示装置を提供す
ることにある。
The present invention focuses on such a point, and an object thereof is to provide a waveform display device capable of displaying the position of the reference level on the same display screen as the measured waveform with a relatively simple configuration. .

<課題を解決するための手段> 本発明の波形表示装置は、 測定波形をデジタル信号に変換してメモリに格納し、こ
のメモリに格納された波形データに従って2次元的に多
数の表示素子が配列された表示器を駆動する波形表示装
置において、 入力信号と基準レベルとを選択する切換スイッチと、 この切換スイッチの出力が一方の入力端子に加えられる
加算器と、 この加算器の他方の入力端子に出力が加えられるD/A変
換器と、 前記加算器の出力をデジタル信号に変換するA/D変換器
と、 このA/D変換器から出力される基準レベルの位置データ
と測定波形データを表示器の表示領域の一端に対応した
アドレスから他端に対応したアドレスまで連続するよう
に格納するメモリと、 一方の入力端子にこのメモリから読みだされる各データ
が加えられるデジタル加算器と、 このデジタル加算器の他方の入力端子および前記D/A変
換器にオフセットデータを加える手段と、 一方の入力端子に前記メモリから読みだされるデータが
加えられ、他方の入力端子に前記デジタル加算器の出力
が加えられるセレクタと、 前記メモリのリード,ライト動作を制御するとともに、
前記メモリから基準レベルの位置データが読みだされる
区間は前記デジタル加算器の出力が出力されて他の区間
はメモリから読みだされるデータが出力されるように前
記セレクタを制御する手段と、 前記セレクタの出力を表示する表示器とを具備し、 前記メモリに格納された基準レベルの位置データと測定
波形データが前記表示器の時間軸に沿って連続した波形
データとして同時に表示されるとともに、これら表示波
形全体をオフセットデータに応じて上下方向に移動させ
ることを特徴とする。
<Means for Solving the Problems> A waveform display device of the present invention converts a measured waveform into a digital signal and stores it in a memory, and a large number of display elements are two-dimensionally arranged according to the waveform data stored in the memory. In the waveform display device for driving the display, the changeover switch for selecting the input signal and the reference level, the adder to which the output of this changeover switch is added to one input terminal, and the other input terminal of this adder A D / A converter whose output is added to, an A / D converter that converts the output of the adder into a digital signal, and the reference level position data and measurement waveform data output from this A / D converter. A memory that stores data continuously from the address corresponding to one end to the address corresponding to the other end of the display area of the display unit, and one input terminal to which each data read from this memory is added A digital adder, means for adding offset data to the other input terminal of the digital adder and the D / A converter, and data read from the memory is added to one input terminal and the other input terminal A selector to which the output of the digital adder is added, and controlling read and write operations of the memory,
Means for controlling the selector so that the output of the digital adder is output in the section where the reference level position data is read from the memory and the data read from the memory is output in the other section; A display for displaying the output of the selector, wherein the reference level position data and the measured waveform data stored in the memory are simultaneously displayed as continuous waveform data along the time axis of the display, It is characterized in that the entire display waveform is moved in the vertical direction according to the offset data.

<作用> 本発明における基準レベルの位置は、測定波形とともに
表示波形の一部として表示器に同時に表示されることに
なり、基準レベルの位置を表示するための処理を行う特
別な表示処理回路は不要になる。
<Operation> In the present invention, the position of the reference level is simultaneously displayed on the display unit as a part of the display waveform together with the measured waveform, and a special display processing circuit for performing processing for displaying the position of the reference level is It becomes unnecessary.

また、デジタルオフセットデータを変化させてオフセッ
ト電圧を増減させる垂直位置調整により、基準レベル波
形と測定波形よりなる表示波形全体を上下方向に移動さ
せることができる。
Further, by adjusting the vertical position by changing the digital offset data to increase or decrease the offset voltage, the entire display waveform including the reference level waveform and the measurement waveform can be moved in the vertical direction.

<実施例> 以下、図面を用いて本発明の実施例を詳細に説明する。<Example> Hereinafter, an example of the present invention is described in detail using a drawing.

第1図は、本発明の一実施例を示す構成説明図である。
図において、1は入力切換スイッチであり、入力信号V
inとアース電位VGを選択的に切り換えて加算器3の一方
の入力端子に出力する例を示している。この切換スイッ
チ1は操作制御回路9から出力される制御信号kにより
切り換え駆動される。2は切換スイッチ1の出力信号に
オフセット電圧を加えるためのD/A変換器であり、その
出力信号aは加算器3の他方の入力端子に入力されてい
る。4は加算器3のアナログ出力信号bをデジタル信号
cに変換するA/D変換器である。このA/D変換器4の出力
データcはメモリ制御回路5を介してメモリ6に格納さ
れる。メモリ制御回路5はメモリ6におけるデータdの
リード,ライト動作を制御するとともにリード,ライト
動作に連動してセレクタ7を制御するための制御信号h
をセレクタ7のセレクト端子Sに入力する。メモリ6か
ら読み出されるデータeはメモリ制御回路5を介してセ
レクタ7の一方の入力端子Aに入力されるとともにデジ
タル加算器8の一方の入力端子に入力されている。デジ
タル加算器8の他方の入力端子には操作制御回路9から
オフセットデータfが入力されている。このオフセット
データfはD/A変換器2にも入力されている。デジタル
加算器8の出力データgはセレクタ7の他方の入力端子
Bに入力されている。セレクタ7の出力データiは表示
制御回路10に入力され、表示制御回路10の出力データj
はCRTなどの表示器11に入力されている。
FIG. 1 is a configuration explanatory view showing an embodiment of the present invention.
In the figure, reference numeral 1 is an input selector switch, and an input signal V
An example in which in and the ground potential V G are selectively switched and output to one input terminal of the adder 3 is shown. The changeover switch 1 is switched and driven by a control signal k output from the operation control circuit 9. Reference numeral 2 is a D / A converter for adding an offset voltage to the output signal of the changeover switch 1, and its output signal a is input to the other input terminal of the adder 3. An A / D converter 4 converts the analog output signal b of the adder 3 into a digital signal c. The output data c of the A / D converter 4 is stored in the memory 6 via the memory control circuit 5. The memory control circuit 5 controls a read / write operation of the data d in the memory 6, and a control signal h for controlling the selector 7 in synchronization with the read / write operation.
Is input to the select terminal S of the selector 7. The data e read from the memory 6 is input to one input terminal A of the selector 7 and one input terminal of the digital adder 8 via the memory control circuit 5. Offset data f is input from the operation control circuit 9 to the other input terminal of the digital adder 8. This offset data f is also input to the D / A converter 2. The output data g of the digital adder 8 is input to the other input terminal B of the selector 7. The output data i of the selector 7 is input to the display control circuit 10, and the output data j of the display control circuit 10 is output.
Is input to the display 11 such as a CRT.

このように構成された装置の動作を説明する。The operation of the apparatus thus configured will be described.

まず、切換スイッチ1をアース電位VG側に接続する。こ
れにより、A/D変換器4の入力信号bはD/A変換器2から
出力されるオフセット電圧VOSとなる。このオフセット
電圧VOSはA/D変換器4でデジタル信号cに変換される。
このA/D変換器4の出力データcは、第2図に示すよう
にメモリ制御回路5を介して表示器11の表示領域の左側
に対応したメモリ6のアドレス0番地から表示器11の表
示領域の右端に対応したアドレスN番地までの領域に格
納される。メモリ制御回路5は、メモリ6へのオフセッ
ト電圧VOSのデータdの書込み終了後メモリ6に格納さ
れたデータdを読み出して読み出されたデータeをセレ
クタ7に入力するとともに、このデータeが表示制御回
路10に入力されるように制御信号hを制御する。
First, the changeover switch 1 is connected to the ground potential V G side. As a result, the input signal b of the A / D converter 4 becomes the offset voltage V OS output from the D / A converter 2. This offset voltage V OS is converted into a digital signal c by the A / D converter 4.
The output data c of the A / D converter 4 is displayed on the display 11 from the address 0 of the memory 6 corresponding to the left side of the display area of the display 11 via the memory control circuit 5 as shown in FIG. It is stored in the area up to the address N corresponding to the right end of the area. The memory control circuit 5 reads the data d stored in the memory 6 after writing the data d of the offset voltage V OS to the memory 6, inputs the read data e into the selector 7, and The control signal h is controlled so as to be input to the display control circuit 10.

これにより、表示器11には第2図に示すようにアース電
位VGのレベルが表示されることになる。なお、このよう
なメモリ6へのオフセット電圧VOSのデータdの書込み
および読み出し動作は絶えず繰返されていて、操作制御
回路9から出力されるオフセット電圧VOSのデータfが
変化することにより、表示器11の表示波形の位置は上下
方向に移動することになる。
As a result, the level of the ground potential V G is displayed on the display 11 as shown in FIG. The operation of writing and reading the data d of the offset voltage V OS to and from the memory 6 is constantly repeated, and the data f of the offset voltage V OS output from the operation control circuit 9 is changed to display The position of the waveform displayed on the container 11 moves vertically.

次に、切換スイッチ1を入力信号Vin側に接続する。こ
れにより、加算器3の出力信号bはVin+VOSになる。こ
の加算器3の出力信号b(Vin+VOS)はA/D変換器4で
デジタル信号cに変換される。このA/D変換器4の出力
データcはメモリ制御回路5を介してメモリ6に格納さ
れるが、格納領域はメモリ制御回路5により第3図に示
すように表示器11の測定波形表示領域の左端に対応した
アドレスS番地から表示器11の表示領域の右端に対応し
たアドレスN番地までの領域に制御される。すなわち、
メモリ6のアドレス0番地からS番地までにはアース電
位VGに基づく基準レベルデータが格納され、アドレスS
番地からN番地までには入力信号Vinに基づく測定波形
データが格納されることになる。メモリ制御回路5は、
メモリ6への(Vin+VOS)のデータdの書込み終了後メ
モリ6に格納されたデータdを読み出して読み出された
データeをセレクタ7に入力するとともに、このデータ
eが表示制御回路10に入力されるように制御信号hを制
御する。
Next, connect the change-over switch 1 in the input signal V in side. As a result, the output signal b of the adder 3 becomes V in + V OS . The output signal b (V in + V OS ) of the adder 3 is converted into a digital signal c by the A / D converter 4. The output data c of the A / D converter 4 is stored in the memory 6 via the memory control circuit 5, and the storage area is a measurement waveform display area of the display 11 by the memory control circuit 5 as shown in FIG. The area from the address S corresponding to the left end of the display area to the address N corresponding to the right end of the display area of the display unit 11 is controlled. That is,
The reference level data based on the ground potential V G is stored from address 0 to address S of the memory 6, and the address S
The measured waveform data based on the input signal V in is stored from the address to the address N. The memory control circuit 5 is
After the writing of the data d of (V in + V OS ) to the memory 6, the data d stored in the memory 6 is read and the read data e is input to the selector 7, and this data e is also displayed. The control signal h is controlled so as to be input to the.

これにより、表示器11には第3図に示すようにアース電
位VGのレベルと入力信号Vinに基づく測定波形とが時間
軸方向に沿って連続した一連の波形として連続的に表示
されることになる。
As a result, as shown in FIG. 3, the display 11 continuously displays the level of the ground potential V G and the measured waveform based on the input signal V in as a continuous waveform along the time axis direction. It will be.

セレクタ7からデータeが出力されている状態でオフセ
ット電圧VOSを変化させると入力信号Vinに基づく測定波
形は上下方向に変化するが、アース電位VGに基づく波形
は変化しない。そこで、デジタル加算器8からメモリの
出力データeとデジタルオフセットデータfとの加算デ
ータgを得て、メモリ制御回路5はメモリ6のアドレス
0番地からS番地までの区間はセレクタ7からデジタル
加算器8の出力データgが出力されるようにセレクタ7
のセレクト端子Sに送出する制御信号hを反転させる。
When the offset voltage V OS is changed while the data e is being output from the selector 7, the measured waveform based on the input signal V in changes in the vertical direction, but the waveform based on the ground potential V G does not change. Therefore, the added data g of the output data e of the memory and the digital offset data f is obtained from the digital adder 8, and the memory control circuit 5 causes the memory 7 to select the digital adder from the selector 7 in the section from address 0 to address S of the memory 6. 8 so that the output data g of 8 is output.
The control signal h sent to the select terminal S of is inverted.

これにより、メモリ6のアドレス0番地からS番地まで
の区間に格納されているアース電位VGに基づく波形もオ
フセット電圧VOSの変化に応じて入力信号Vinに基づく測
定波形と同様に上下方向に変化することになり、オフセ
ット電圧VOSの増減による垂直位置調整によって表示波
形全体を上下方向に移動させることができる。なお、D/
A変換器2および加算器3のゲインは1とする。
As a result, the waveform based on the ground potential V G stored in the section from the address 0 to the address S of the memory 6 is also changed in the vertical direction according to the change in the offset voltage V OS , similarly to the measured waveform based on the input signal V in. Therefore, the entire display waveform can be moved in the vertical direction by adjusting the vertical position by increasing or decreasing the offset voltage V OS . D /
The gains of the A converter 2 and the adder 3 are set to 1.

第4図は、メモリ6の具体例を示す説明図である。従来
から一般に、オシロスコープの水平軸(時間軸)のスケ
ールは10目盛に設定されている。ここで、デジタルオシ
ロスコープにおける水平軸方向の表示分解能を1目盛あ
たり50ドットとすると、水平軸方向に沿った総表示ドッ
ト数は501になる。一方、デジタルメモリはバイナリデ
ータで処理するのが便利である。従って、メモリ6とし
て例えば第4図に示すように512バイトのものを用いる
場合には、測定波形を表示するのにあたって501バイト
のエリアを用い、残りの先頭から11バイトのうちの例え
ばアドレス0番地から9番地にアース電位VGの初期値を
格納して基準レベル位置を表示させればよい。
FIG. 4 is an explanatory diagram showing a specific example of the memory 6. Conventionally, generally, the scale of the horizontal axis (time axis) of the oscilloscope is set to 10 scales. Here, assuming that the display resolution in the horizontal axis direction of the digital oscilloscope is 50 dots per scale, the total number of display dots along the horizontal axis direction is 501. On the other hand, it is convenient to process digital memory with binary data. Therefore, when using 512 bytes as the memory 6, for example, as shown in FIG. 4, an area of 501 bytes is used for displaying the measured waveform, and the address 0 out of the 11 bytes from the remaining head is used. The reference level position may be displayed by storing the initial value of the ground potential V G at addresses 9 to 9.

ところで、前述のように、アース電位VGの初期値をA/D
変換後のデータとしているが、これは、実際に入力信号
Vinに印加されるオフセット電圧VOSとしてはD/A変換器
2や加算器3のオフセット電圧も重畳されることからデ
ジタルオフセットデータfと正確には一致しないことに
基づく。また、D/A変換器2および加算器3のゲインが
正確に1でない場合もあり、D/A変換器2の非線形誤差
も考えられる。そこで、これらのオフセット誤差が支配
的であるものとして初期値をメモリ6に格納されている
A/D変換データとし、その後の上下方向の位置調整はデ
ジタルオフセットデータfを加算することにより行うよ
うにしている。
By the way, as described above, the initial value of the ground potential V G is set to A / D.
Although it is the converted data, this is the actual input signal
The offset voltage V OS applied to V in is based on the fact that the offset voltage of the D / A converter 2 and the adder 3 is also superposed and therefore does not exactly match the digital offset data f. In addition, the gains of the D / A converter 2 and the adder 3 may not be exactly 1 in some cases, and a non-linear error of the D / A converter 2 may be considered. Therefore, the initial values are stored in the memory 6 as these offset errors being dominant.
A / D converted data is used, and subsequent vertical position adjustment is performed by adding digital offset data f.

なお、このようなアナログ系の誤差Δεが既知の場合に
は、操作制御回路9は、第5図に示すように、D/A変換
器2にはデジタルオフセットデータfを出力してデジタ
ル加算器8にはアナログ系の誤差Δεが加算されたデジ
タルオフセットデータf′(f′=f+Δε)を出力し
てもよい。
When such an analog error Δε is known, the operation control circuit 9 outputs the digital offset data f to the D / A converter 2 to output the digital adder, as shown in FIG. Digital offset data f ′ (f ′ = f + Δε) to which the analog error Δε is added may be output to 8.

このような構成によれば、基準データ位置も含めて表示
データとして扱えばよく、従来のようなグラフィックシ
ンボルを表示するための特別な表示回路は不要になる。
なお、新たなデジタル処理回路としてデジタル加算器,
セレクタ,セレクタ制御信号発生手段が必要になるが、
これらはゲートアレイ回路として比較的安価に実現でき
る。
With such a configuration, it is sufficient to handle the reference data position as display data, and a special display circuit for displaying a graphic symbol as in the conventional art is not required.
As a new digital processing circuit, a digital adder,
A selector and selector control signal generating means are required,
These can be realized relatively inexpensively as a gate array circuit.

また、上記実施例では、基準レベルとしてアース電位を
用いる例を示したが、用途に応じてその他の基準電位を
用いてもよい。
Further, in the above embodiment, the example in which the ground potential is used as the reference level is shown, but other reference potentials may be used depending on the application.

また、表示器はCRTに限るものではなく、液晶などのフ
ラット表示器であってもよい。
Further, the display is not limited to the CRT and may be a flat display such as a liquid crystal display.

<発明の効果> 以上説明したように、本発明によれば、比較的簡単な構
成で、基準レベルの位置を測定波形と同一の表示画面に
表示できる波形表示装置が実現でき、実用上の効果は大
きい。
<Effects of the Invention> As described above, according to the present invention, it is possible to realize a waveform display device capable of displaying the position of the reference level on the same display screen as the measured waveform with a relatively simple configuration, and practical effects Is big.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す構成説明図、第2図お
よび第3図は第1図の動作説明図、第4図は第1図にお
けるメモリの具体例図、第5図は本発明の他の実施例の
要部の構成説明図である。 1……入力切換スイッチ、2……D/A変換器、3……加
算器、4……A/D変換器、5……メモリ制御回路、6…
…メモリ、7……セレクタ、8……デジタル加算器、9
……操作制御回路、10……表示制御回路、11……表示器
(CRT)。
FIG. 1 is a structural explanatory view showing an embodiment of the present invention, FIGS. 2 and 3 are operational explanatory views of FIG. 1, FIG. 4 is a specific example of a memory in FIG. 1, and FIG. It is a structure explanatory view of the important section of other examples of the present invention. 1 ... Input selector switch, 2 ... D / A converter, 3 ... Adder, 4 ... A / D converter, 5 ... Memory control circuit, 6 ...
... Memory, 7 ... Selector, 8 ... Digital adder, 9
…… Operation control circuit, 10 …… Display control circuit, 11 …… Display unit (CRT).

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】測定波形をデジタル信号に変換してメモリ
に格納し、このメモリに格納された波形データに従って
2次元的に多数の表示素子が配列された表示器を駆動す
る波形表示装置において、 入力信号と基準レベルとを選択する切換スイッチと、 この切換スイッチの出力が一方の入力端子に加えられる
加算器と、 この加算器の他方の入力端子に出力が加えられるD/A変
換器と、 前記加算器の出力をデジタル信号に変換するA/D変換器
と、 このA/D変換器から出力される基準レベルの位置データ
と測定波形データを表示器の表示領域の一端に対応した
アドレスから他端に対応したアドレスまで連続するよう
に格納するメモリと、 一方の入力端子にこのメモリから読みだされる各データ
が加えられるデジタル加算器と、 このデジタル加算器の他方の入力端子および前記D/A変
換器にオフセットデータを加える手段と、 一方の入力端子に前記メモリから読みだされるデータが
加えられ、他方の入力端子に前記デジタル加算器の出力
が加えられるセレクタと、 前記メモリのリード,ライト動作を制御するとともに、
前記メモリから基準レベルの位置データが読みだされる
区間は前記デジタル加算器の出力が出力されて他の区間
はメモリから読みだされるデータが出力されるように前
記セレクタを制御する手段と、 前記セレクタの出力を表示する表示器とを具備し、 前記メモリに格納された基準レベルの位置データと測定
波形データが前記表示器の時間軸に沿って連続した波形
データとして同時に表示されるとともに、これら表示波
形全体をオフセットデータに応じて上下方向に移動させ
ることを特徴とする波形表示装置。
1. A waveform display device for converting a measured waveform into a digital signal, storing it in a memory, and driving a display in which a large number of display elements are two-dimensionally arranged according to the waveform data stored in the memory, A selector switch for selecting the input signal and the reference level, an adder whose output is applied to one input terminal, and a D / A converter whose output is applied to the other input terminal of this adder, The A / D converter that converts the output of the adder into a digital signal, and the reference level position data and measured waveform data output from this A / D converter are output from the address corresponding to one end of the display area of the display. A memory that stores data continuously up to the address corresponding to the other end, a digital adder to which each data read from this memory is added to one input terminal, and the other of this digital adder Means for adding offset data to the input terminal and the D / A converter, and a selector to which the data read from the memory is added to one input terminal and the output of the digital adder is added to the other input terminal And controlling the read and write operations of the memory,
Means for controlling the selector so that the output of the digital adder is output in the section where the reference level position data is read from the memory and the data read from the memory is output in the other section; A display for displaying the output of the selector, wherein the reference level position data and the measured waveform data stored in the memory are simultaneously displayed as continuous waveform data along the time axis of the display, A waveform display device, characterized in that the entire display waveform is moved in the vertical direction according to the offset data.
JP63305809A 1988-12-02 1988-12-02 Waveform display device Expired - Lifetime JPH0766012B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63305809A JPH0766012B2 (en) 1988-12-02 1988-12-02 Waveform display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63305809A JPH0766012B2 (en) 1988-12-02 1988-12-02 Waveform display device

Publications (2)

Publication Number Publication Date
JPH02151772A JPH02151772A (en) 1990-06-11
JPH0766012B2 true JPH0766012B2 (en) 1995-07-19

Family

ID=17949626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63305809A Expired - Lifetime JPH0766012B2 (en) 1988-12-02 1988-12-02 Waveform display device

Country Status (1)

Country Link
JP (1) JPH0766012B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57175067U (en) * 1981-04-30 1982-11-05
JPS6070370A (en) * 1983-09-27 1985-04-22 Shin Kobe Electric Mach Co Ltd Wave form observing apparatus
JPS60188856A (en) * 1984-03-09 1985-09-26 Hitachi Denshi Ltd oscilloscope

Also Published As

Publication number Publication date
JPH02151772A (en) 1990-06-11

Similar Documents

Publication Publication Date Title
EP0852371B1 (en) Image display device
JP3819113B2 (en) Liquid crystal display
KR970073058A (en) A VIDEO SIGNAL CONVERSION DEVICE AND A DISPLAY DEVICE HAVING THE SAME
US7423623B2 (en) Image display device
JPS5827509B2 (en) Cursor movement control device in screen split control device
JPS5819990B2 (en) Digital Sokutei Sochi
US5440676A (en) Raster scan waveform display rasterizer with pixel intensity gradation
US4065664A (en) Floating point registers for programmed digital instruments
GB2042837A (en) Digital voltmeter with waveform display
JPS59845B2 (en) display device
US4647922A (en) Digital oscilloscope display system employing interpolated information
JPS5921507B2 (en) digital oscilloscope
JPS5866067A (en) Digital measuring instrument
JPH0766012B2 (en) Waveform display device
JP3757787B2 (en) Digital oscilloscope
EP0218748A1 (en) Image storage device
US4123797A (en) Flying spot pattern storage system
JPH0132466B2 (en)
JP2579768B2 (en) Input level display method
JPH06175612A (en) Liquid crystal drive
JPH0511725A (en) Gradation control deivce for display
JPH051773Y2 (en)
JPS6348075B2 (en)
SU911577A1 (en) Device for registering analogue signals
JPH012095A (en) display device