JPH0766339B2 - 障害処理方式 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は障害処理方式に関し、特に情報処理システムを
構成する処理装置内に設けられたメモリアクセスアドレ
ス演算回路の障害処理に関する。

従来技術 従来、この種の情報処理システムにおいては、各処理装
置内のメモリアクセスアドレス演算回路（以下アドレス
演算回路とする）における障害でも、装置内の他の回路
における障害と同じようにその処理装置の障害としてい
た。

この場合、アドレス演算回路のハードウェアの構造と障
害の範囲とによってはメモリアクセス１回分のアドレス
演算ではその障害の発生を検出することができず、結果
的にメモリの内容破壊になることがあった。また、この
メモリの内容破壊の後にアドレス演算回路における障害
が検出されたとしても、その障害を処理装置の障害とし
ていたので、このとき、その前に発生したメモリの内容
破壊がさかのぼって検出されることはなかった。

たとえば、第２図に示すように、アドレス演算器3,4
と、セレクタ回路５と、障害検出回路６〜８とによりア
ドレス演算回路が構成されている場合に、セレクタ回路
５へのセレクト信号201が故障したとすると、セレクタ
回路５の障害検出回路６でその障害を検出できないこと
がある。

すなわち、アドレス演算器3,4への入力信号204にアドレ
ス“04"が入力され、セレクタ回路５で入力信号202を選
択してこのアドレス“04"に“06"を加算しようとしたと
きに、セレクト信号201が故障して入力信号203が選択さ
れ、このアドレス“04"に“02"が加算されてしまうと、
本来ならアドレス演算回路出力205により図示せぬメモ
リのアドレス“0A"にデータが書込まれるはずなのに、
メモリのアドレス“06"にデータが書込まれ、メモリの
アドレス“06"の内容が破壊されてしまうことが起き
る。

このような従来の情報処理システムでは、各処理装置内
のアドレス演算回路における障害の発生を検出すること
ができず、結果的にメモリの内容破壊になることがあ
り、また、この後にアドレス演算回路における障害が検
出されたとしても、その障害を処理装置の障害としてい
たので、メモリの内容破壊が修復されず、この内容破壊
されたメモリの使用によって障害処理システム全体のシ
ステムダウンを生ずる場合があるという欠点がある。

このメモリの内容破壊を生ずるような障害は、障害検出
回路６〜８とアドレス演算回路3,4とにおける故障率を
調べ、故障率が低いときには無視していたが、上述のよ
うに一度障害が発生すると情報処理システム全体に影響
を及ぼし、また、情報処理システムの大規模化により多
くの処理装置によってメモリアクセスが行われるように
なってきているため、その障害を無視できなくなってき
ている。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、情報処理システムにおけるシステムダウ
ンを減少させ、情報処理システムの効率を向上させるこ
とができる障害処理方式の提供を目的とする。

発明の構成 本発明による障害処理方式は、複数の処理装置と、各々
連続する番地が割当てられた複数のメモリ装置とにより
構成される情報処理システムの障害処理方式であって、
前記メモリ装置へのアクセスアドレスを保持する保持手
段と、自装置における前記アクセスアドレス上の障害の
発生を他の装置に通知する通知手段とを前記複数の処理
装置各々に有し、前記複数の処理装置の１つの通知手段
から前記障害の発生が通知されたときにその通知を受け
た処理装置によって前記複数の処理装置の１つとその処
理装置の保持手段の内容によって特定されるメモリ装置
とを前記情報処理システムから切離すようにしたことを
特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による情報処理シス
テムは、メモリ装置１−ｉ（ｉ＝1,2,3,……,n）と、処
理装置２−ｊ（ｊ＝1,2,3,……,m）とにより構成されて
おり、これらメモリ装置１−ｉと処理装置２−ｊとは接
続パス101により接続されている。

メモリ装置１−ｉは夫々連続する番地が割当てられてい
る。すなわち、メモリ装置１−１には０番地から1000番
地が割当られ、メモリ装置１−２には1001番地から2000
番地が割当てられるというようになっている。

処理装置２−ｊは夫々アドレス演算回路21−ｊと、障害
検出回路22−ｊと、アクセスアドレス保持回路23−ｊ
と、アドレス障害通知回路24−ｊとにより構成され、処
理装置２−ｊは各々接続パス102により接続されてい
る。尚、第１図においては処理装置２−１の構成だけを
示している。

また、アドレス演算回路21−ｊおよび障害検出回路22−
ｊの構成は第２図に示した従来例のアドレス演算回路と
同様であり、その動作も同様である。

これら第１図と第２図とを用いて本発明の一実施例によ
る障害処理動作について説明する。

ここで、処理装置２−１からメモリ装置１−１へのメモ
リアクセスの実行中に、アドレス演算回路21−１のセレ
クタ回路５へのセレクト信号201がスタックされる障害
が発生したものとする。

この障害の発生が障害検出回路６で検出されないときに
は、アドレス演算器３で算出されたアクセスアドレスに
よりメモリ装置１−１へのメモリアクセスが実行され、
そのアクセスアドレスはアクセスアドレス保持回路23−
１にアクセス順に保持される。

このメモリアクセスが順次実行されていく途中で、障害
検出回路６で障害が検出されると、処理装置２−１の障
害通知回路24−１から各処理装置２−２〜２−ｍに接続
パス102を介して障害の発生が通知される。

たとえば、この障害の発生の通知を処理装置２−２が受
取ると、処理装置２−２は処理装置２−１のアクセスア
ドレス保持回路23−１をスキャンし、アクセスアドレス
保持回路23−１に保持されていたアクセスアドレスから
メモリ装置１−１を特定する。

処理装置２−２はメモリ装置１−１を特定すると、この
メモリ装置１−１と障害が発生した処理装置２−１とを
情報処理システムの他の処理装置２−３〜２−ｍが使用
しないように通知し、メモリ装置１−１と処理装置２−
１とを情報処理システムから切離す。

また、この障害の発生が障害検出回路６で検出されず、
メモリ装置１−１に割当てられた番地をオーバしたアク
セスアドレスがアドレス演算器３で算出され、このアク
セスアドレスでメモリアクセスが実行されると、メモリ
装置１−１は該当番地がない旨のエラーリプライを処理
装置２−１に出力してくる。

すなわち、第２図において入力信号204にアドレス“80
0"が入力され、本来ならばセレクタ回路５で入力信号20
2が選択され、アドレス演算器３でアドレス“800"に“1
0"が加算されるはずが、セレクト信号201にセレクタ回
路５において入力信号203が選択されるようなスタック
障害が発生し、アドレス演算器３でアドレス“800"に
“50"が加算されるようになったとする。すると、この
障害は障害検出回路６において検出されずに、誤ったア
クセスアドレスでメモリアクセスが続行されることにな
る。

この誤ったアクセスアドレス“850",“900",“950",“1
000"は順次アクセスアドレス保持回路23−１に保持され
ていく。ただし、次のアクセスアドレス“1050"がメモ
リ装置１−１に出力されると、メモリ装置１−１からは
該当番地がない旨のエラーリプライが処理装置２−１に
出力されてくることになる。

処理装置２−１はメモリ装置１−１からのエラーリプラ
イを受取ると、アドレス障害通知回路24−１から障害の
発生を他の処理装置２−２〜２−ｍに通知する。

上述の障害処理と同様に、処理装置２−２がこの通知を
受取ると、障害が発生した処理装置２−１のアクセスア
ドレス保持回路23−１をスキャンしてアクセスアドレス
“850",“900",“950",“1000",“1050"を読出し、これ
らのアクセスアドレスからメモリ装置１−1,1−２を特
定し、メモリ装置１−1,1−２と処理装置２−１とを情
報処理システムから切離す。

これにより、メモリ装置１−１の誤ったアドレスにデー
タが書込まれたとしても、他の処理装置２−２〜２−ｍ
のメモリ装置１−１へのメモリアクセスを防ぐことがで
き、情報処理システムにおいてメモリ装置１−１を原因
とするシステムダウンを免がれることとなる。

ここで、メモリ装置１−２も情報処理システムから切離
されるが、これは処理装置２−１からのアクセスアドレ
ス“1050"の出力により間違ってメモリ装置１−２にデ
ータの書込みが行われてしまった場合を考慮したためで
ある。

このように、処理装置２−１からメモリ装置１−１への
アクセスアドレスに障害が発生したときに、この障害の
発生をアドレス障害通知回路24−１から他の処理装置２
−２〜２−ｍに通知し、この通知を受けた他の処理装置
２−２〜２−ｍによって処理装置２−１のアクセスアド
レス保持回路23−１から読出されたアクセスアドレスに
よって特定されるメモリ装置１−１と処理装置２−１と
を情報処理システムから切離すようにすることによっ
て、誤ったアドレスにデータが書込まれたメモリ装置１
−１を原因とする情報処理システムのシステムダウンを
減少させることができ、この情報処理システムのアベイ
ラビリティ（有効性）を向上させ、その効率を向上させ
ることができる。

発明の効果 以上説明したように本発明によれば、自処理装置におい
てメモリ装置へのアクセスアドレスに障害が発生したと
きに、この障害の発生を他の処理装置に通知し、該通知
を受けた処理装置により障害の発生した処理装置と、こ
の処理装置に保持されたアクセスアドレスによって特定
されるメモリ装置とを情報処理システムから切離すよう
にすることによって、情報処理システムにおけるシステ
ムダウンを減少させ、情報処理システムの効率を向上さ
せることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例のアドレス演算回路の構成を示すブロック
図である。 主要部分の符号の説明 １−１〜１−ｎ……メモリ装置 ２−１〜２−ｍ……処理装置 21−１〜21−ｍ……メモリアクセスアドレス演算回路 22−１〜22−ｍ……障害検出回路 23−１〜23−ｍ……アクセスアドレス保持回路 24−１〜24−ｍ……アドレス障害通知回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の処理装置と、各々連続する番地が割
   当てられた複数のメモリ装置とにより構成される情報処
   理システムの障害処理方式であって、前記メモリ装置へ
   のアクセスアドレスを保持する保持手段と、自装置にお
   ける前記アクセスアドレス上の障害の発生を他の装置に
   通知する通知手段とを前記複数の処理装置各々に有し、
   前記複数の処理装置の１つの通知手段から前記障害の発
   生が通知されたときにその通知を受けた処理装置によっ
   て前記複数の処理装置の１つとその処理装置の保持手段
   の内容によって特定されるメモリ装置とを前記情報処理
   システムから切離すようにしたことを特徴とする障害処
   理方式。