Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0769789B2 - Random number generator - Google Patents
[go: Go Back, main page]

JPH0769789B2 - Random number generator - Google Patents

Random number generator

Info

Publication number
JPH0769789B2
JPH0769789B2 JP1232535A JP23253589A JPH0769789B2 JP H0769789 B2 JPH0769789 B2 JP H0769789B2 JP 1232535 A JP1232535 A JP 1232535A JP 23253589 A JP23253589 A JP 23253589A JP H0769789 B2 JPH0769789 B2 JP H0769789B2
Authority
JP
Japan
Prior art keywords
random number
circuit
output
shift register
number generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1232535A
Other languages
Japanese (ja)
Other versions
JPH0394329A (en
Inventor
弘規 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1232535A priority Critical patent/JPH0769789B2/en
Publication of JPH0394329A publication Critical patent/JPH0394329A/en
Publication of JPH0769789B2 publication Critical patent/JPH0769789B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号処理で、走査線の順序を入れ換える処
理が必要な場合等に用いる乱数発生装置に関するもので
ある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a random number generator used in video signal processing, for example, when processing for changing the order of scanning lines is required.

従来の技術 第3図は従来の乱数発生装置の構成図である。2. Description of the Related Art FIG. 3 is a block diagram of a conventional random number generator.

シフトレジスタ17はM系列のシフトレジスタであり、初
期値が設定されているものとする。入力端子13から、水
平同期信号周期パルス(以下Hパルスと略す)を入力す
る。シフトレジスタ17は、このHパルスによりシフトを
行ない出力結果は比較回路18に加えられる。比較回路18
では、シフトレジスタ17からの入力が60以下であれば
“L"、60を超える場合は“H"をAHDゲート16に加える。
従ってシフトレジスタ17の出力が60を超える場合はORゲ
ート15を介し、シフトレジスタ17をシフトする。比較回
路18にはこのシフトした値が与えられ、60を超えている
場合は再度シフトレジスタ17がシフトされ、シフトレジ
スタ17の出力が60以下になるまでシフトがくり返され
る。従ってラッチ19に入力されるシフトレジスタ17の出
力は、入力端子13より入力されるHパルス、あるいは比
較回路18の結果により有効となる入力端子14からのクロ
ックで確定する。これをラッチ19でHパルス周期でラッ
チし、出力端子20に水平同期信号周期で1〜60の乱数列
を得る。
The shift register 17 is an M-series shift register, and an initial value is set. A horizontal synchronizing signal cycle pulse (hereinafter abbreviated as H pulse) is input from the input terminal 13. The shift register 17 shifts by this H pulse, and the output result is added to the comparison circuit 18. Comparison circuit 18
Then, "L" is added to the AHD gate 16 when the input from the shift register 17 is 60 or less, and "H" when the input is more than 60.
Therefore, when the output of the shift register 17 exceeds 60, the shift register 17 is shifted through the OR gate 15. The shifted value is given to the comparison circuit 18, and when it exceeds 60, the shift register 17 is shifted again, and the shift is repeated until the output of the shift register 17 becomes 60 or less. Therefore, the output of the shift register 17 input to the latch 19 is determined by the H pulse input from the input terminal 13 or the clock from the input terminal 14 which becomes valid according to the result of the comparison circuit 18. This is latched by the latch 19 at the H pulse period, and the output terminal 20 obtains a random number sequence of 1 to 60 at the horizontal synchronizing signal period.

発明が解決しようとする課題 しかしながらこのような構成においては、60水平同期信
号期間(60H)ごとに1〜60の乱数をくり返し発生する
処理を続けた場合、60Hごとのそれぞれの期間内では乱
数列であるが、それぞれの期間で比較すると同じ1〜60
の乱数列のパターンのくり返しである。従って、映像信
号の有効画面240ラインを60Hごとのブロックに分け、ブ
ロックごとに走査線転移を行なう場合、従来の乱数発生
装置を用いると各ブロックの走査線転移内容は同じにな
ってしまい、十分な秘匿度が得られない。
However, in such a configuration, when the process of repeatedly generating a random number of 1 to 60 is repeated every 60 horizontal synchronization signal periods (60H), a random number sequence is generated within each period of 60H. However, when compared in each period, the same 1-60
It is the repetition of the pattern of the random number sequence of. Therefore, when 240 lines of the effective screen of the video signal are divided into blocks of 60H and the scan line transition is performed for each block, the conventional random number generator will cause the scan line transition contents of each block to be the same. I can not get a certain degree of confidentiality.

本発明は上記課題を解決するもので、十分な秘匿度の得
られる乱数発生装置を提供するものである。
The present invention solves the above problems and provides a random number generator capable of obtaining sufficient confidentiality.

課題を解決するための手段 本発明は、上記目的を達成するために、第1の乱数発生
回路と第2の乱数発生回路と排他的論理和回路と切換回
路と保護回路と比較回路とを具備し、第2の乱数発生回
路の発生周期が、第1の乱数回路の出力パターンの繰り
返しの周期であって、第1の乱数発生回路の出力と第2
の乱数発生回路の出力を、排他的論理和回路で処理し、
この結果を保護回路により検出し、切換回路は保護回路
の出力によって第2の乱数発生回路あるいは排他的論理
和回路からの出力を出力し、比較回路で切換回路の出力
を比較して第1の乱数発生回路をシフトさせるものであ
る。
Means for Solving the Problems In order to achieve the above object, the present invention comprises a first random number generation circuit, a second random number generation circuit, an exclusive OR circuit, a switching circuit, a protection circuit, and a comparison circuit. However, the generation cycle of the second random number generation circuit is the repetition cycle of the output pattern of the first random number circuit, and the output of the first random number generation circuit and the second
The output of the random number generation circuit of is processed by the exclusive OR circuit,
The result is detected by the protection circuit, the switching circuit outputs the output from the second random number generation circuit or the exclusive OR circuit according to the output of the protection circuit, and the comparison circuit compares the output of the switching circuit with the first output. This is to shift the random number generation circuit.

作用 本発明は、上記した構成により、第2の乱数発生回路の
発生周期を第1乱数発生回路の出力パターンの繰り返し
の周期と同一なるように設定し、第1の乱数発生回路の
出力と第2の乱数発生回路の出力を、前記排他的論理和
回路で処理し、この結果を保護回路により検出し、切換
回路で保護回路の出力に従って第2の乱数発生回路ある
いは保護回路の出力を出力し、比較回路で切換回路の出
力を比較して第1の乱数発生回路をシフトすることによ
り、第1の乱数発生回路の初期値を更新しなくても、第
2の乱数発生回路から、順次第1の乱数発生回路の出力
乱数列を変更する乱数が与えられるので、第1乱数発生
回路の出力パターンの繰り返しの周期毎に異なる乱数列
が得られ、秘匿度の高い乱数列を得ることができる。
With the above-described configuration, the present invention sets the generation cycle of the second random number generation circuit to be the same as the repetition cycle of the output pattern of the first random number generation circuit, and the output of the first random number generation circuit The output of the second random number generation circuit is processed by the exclusive OR circuit, the result is detected by the protection circuit, and the switching circuit outputs the output of the second random number generation circuit or the protection circuit according to the output of the protection circuit. By comparing the output of the switching circuit with the comparison circuit and shifting the first random number generation circuit, the second random number generation circuit sequentially shifts to the first random number generation circuit without updating the initial value of the first random number generation circuit. Since a random number that changes the output random number sequence of the first random number generation circuit is given, a different random number sequence can be obtained for each cycle of repetition of the output pattern of the first random number generation circuit, and a highly confidential random number sequence can be obtained. .

実施例 以下、本発明の一実施例の乱数発生装置について図面を
参照しながら説明する。第1図は本発明の乱数発生装置
の構成図である。第1図において、1は水平同期信号パ
ルス入力端子、2はクロック入力端子、5は各ラインご
とにシフトされる乱数発生のシフトレジスタ、6は60ラ
インごとにシフトされる乱数発生シフトレジスタ、7は
シフトレジスタ5とシフトレジスタ6の各ビットの排他
的論理和をとるEXOR回路、8は保護回路9の検出結果に
より、EXOR回路7の出力とシフトレジスタ6の出力とを
切換えて比較回路10に与える切換回路であるセレクタで
ある。比較回路10の比較結果により、入力端子2から入
力されるクロックがゲート3により有効となり、ゲート
4を介してシフトレジスタ5をシフトする。11はライン
ごとに確定したセレクタ8の出力をラッチするラッチ、
12は乱数列を出力する出力端子である。
Embodiment A random number generator according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a random number generator of the present invention. In FIG. 1, 1 is a horizontal synchronizing signal pulse input terminal, 2 is a clock input terminal, 5 is a shift register for random number generation that is shifted for each line, 6 is a random number generation shift register that is shifted for every 60 lines, and 7 Is an EXOR circuit that takes the exclusive OR of the bits of the shift register 5 and the shift register 6, and 8 is the detection result of the protection circuit 9 and switches the output of the EXOR circuit 7 and the output of the shift register 6 to the comparison circuit 10. It is a selector which is a switching circuit for giving. According to the comparison result of the comparison circuit 10, the clock input from the input terminal 2 is validated by the gate 3, and the shift register 5 is shifted via the gate 4. 11 is a latch that latches the output of the selector 8 that is fixed for each line,
12 is an output terminal for outputting a random number sequence.

以上のように構成された本発明の乱数発生装置について
以下動作を説明する。シフトレジスタ5はM系列の7段
のシフトレジスタで、初期値として、ある値が設定され
ているものとする。第2図(a)に入力端子1に入力さ
れる水平同期信号パルスを、第2図(b)に入力端子2
に入力されるクロックを示す。
The operation of the random number generator of the present invention configured as above will be described below. The shift register 5 is an M-sequence 7-stage shift register, and a certain value is set as an initial value. The horizontal synchronizing signal pulse input to the input terminal 1 is shown in FIG. 2 (a), and the horizontal synchronizing signal pulse is input to the input terminal 2 in FIG. 2 (b).
Indicates the clock input to.

従って、シフトレジスタ5は、各ラインでまず水平同期
信号パルスにより1回シフトされ、その後、比較回路10
の結果により、入力端子2から入力されるクロックが有
効な場合、必要なシフトが行なわれ値が確定する。
Therefore, the shift register 5 is first shifted once in each line by the horizontal synchronizing signal pulse, and then the comparison circuit 10
As a result, if the clock input from the input terminal 2 is valid, the necessary shift is performed and the value is determined.

シフトレジスタ5は入力端子1から入力される水平同期
信号パルスによりシフトされる。一方シフトレジスタ6
の出力は、60ラインの切れ目でシフトされる。EXOR回路
7に入力されるシフトレジスタ6の出力は60ラインの期
間同一の値である。EXOR回路7の出力はセレクタ8に入
力されると同時に保護回路9に入力される。セレクタ8
の出力は通常EXOR回路7からの入力を出力とするが、EX
OR回路7の出力が全て零の場合、これを保護回路9で検
出し、セレクタ8の出力をシフトレジスタ6の値とす
る。こうして得られたセレクタ8の出力は、比較回路10
に入力され60以下の場合は、ゲート3に“L"を出力し、
60を超える場合はゲート3に“H"を出力し、入力端子2
から入力されるクロックによりゲート4を介しシフトレ
ジスタ5のシフトを行なう。こうして各ラインにおける
値が確定し、ラッチ11により出力端子12に各ラインの乱
数列が出力される。表1にシフトレジスタ5にロード値
として$18を設定し、シフトレジスタ6の出力が$2Cの
場合の最初の60ラインにおける乱数列を示す。表2に
は、表1のシフト後、シフトレジスタ6の出力を$1φ
に切換え、さらに60ラインシフトを続けた場合の乱数列
を示す。両表ともデータの順序は、1行目の1列目が最
初の値で横方向に順番に見ていく。次に2行目を見てい
く順序となる。各データの左側の7ビットは2進表示
で、右側は10進表示である。表1,表2から明らかなよう
に最初の60ラインの乱数列と次の60ラインの乱数列は異
なっており、秘匿度の高い乱数列を得ている。
The shift register 5 is shifted by the horizontal synchronizing signal pulse input from the input terminal 1. On the other hand, shift register 6
The output of is shifted at the break of 60 lines. The output of the shift register 6 input to the EXOR circuit 7 has the same value during the period of 60 lines. The output of the EXOR circuit 7 is input to the selector 8 and the protection circuit 9 at the same time. Selector 8
The output of is normally the input from the EXOR circuit 7, but EX
When the outputs of the OR circuit 7 are all zero, the protection circuit 9 detects this and sets the output of the selector 8 as the value of the shift register 6. The output of the selector 8 thus obtained is the comparison circuit 10
If it is less than 60, it will output “L” to gate 3,
If it exceeds 60, output “H” to gate 3 and input terminal 2
The shift register 5 is shifted through the gate 4 by the clock input from the. In this way, the value in each line is determined, and the latch 11 outputs the random number sequence of each line to the output terminal 12. Table 1 shows a random number sequence in the first 60 lines when $ 18 is set as the load value in the shift register 5 and the output of the shift register 6 is $ 2C. Table 2 shows the output of shift register 6 after shifting in Table 1 by $ 1φ.
Shown below is a random number sequence when switching to and further shifting for 60 lines. In both tables, the order of the data is as follows. Next is the order to look at the second line. The 7 bits on the left side of each data are displayed in binary and the right side is displayed in decimal. As is clear from Tables 1 and 2, the first 60-line random number sequence is different from the next 60-line random number sequence, and a highly confidential random number sequence is obtained.

発明の効果 以上の実施例から明らかなように、本発明によれば、順
次シフトを行なう乱数発生のシフトレジスタの出力と、
乱数列のブロックごとにシフトを行なう乱数発生のシフ
トレジスタの出力とのビットごとの排他的論理和をと
り、保護回路により排他的論理和の出力とブロックごと
にシフトを行なう乱数発生のシフトレジスタ出力とを切
換え、比較回路に与えて順次シフトを行なう乱数発生の
シフトレジスタをシフトする構成にすることにより、秘
匿度の高い乱数列を得ることができる。
EFFECTS OF THE INVENTION As is apparent from the above embodiments, according to the present invention, the output of the shift register for sequentially generating random numbers, and
Exclusive OR for each bit with the output of the shift register for random number generation that shifts for each block of the random number sequence, and output the exclusive OR with the protection circuit and the output of the shift register for random number generation that shifts for each block By switching between and, and the shift register for generating random numbers that sequentially shifts by shifting the shift register is shifted, it is possible to obtain a highly confidential random number sequence.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の乱数発生装置の構成図、第
2図は第1図に示す乱数発生装置に入力するシフトパル
スのタイミング図、第3図は従来の乱数発生装置の構成
図である。 5,6……シフトレジスタ、7……EXOR回路、8……保護
回路、9……セレクタ、10……比較回路。
1 is a block diagram of a random number generator according to an embodiment of the present invention, FIG. 2 is a timing diagram of shift pulses input to the random number generator shown in FIG. 1, and FIG. 3 is a configuration of a conventional random number generator. It is a figure. 5,6 ... Shift register, 7 ... EXOR circuit, 8 ... Protection circuit, 9 ... Selector, 10 ... Comparison circuit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 7/167 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H04N 7/167

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1の乱数発生回路と第2の乱数発生回路
と排他的論理和回路と切換回路と保護回路と比較回路と
を具備し、前記第2の乱数発生回路の発生周期が、前記
第1の乱数発生回路の出力パターンの繰り返しの周期で
あって、前記第1の乱数発生回路の出力と前記第2の乱
数発生回路の出力を、前記排他的論理和回路で処理し、
この結果を前記保護回路により検出し、前記切換回路は
前記保護回路の出力によって前記第2の乱数発生回路あ
るいは前記排他的論理和回路からの出力を出力し、前記
比較回路で前記切換回路の出力を比較して前記第1の乱
数発生回路をシフトさせることを特徴とする乱数発生装
置。
1. A first random number generation circuit, a second random number generation circuit, an exclusive OR circuit, a switching circuit, a protection circuit, and a comparison circuit, wherein the generation cycle of the second random number generation circuit is: A cycle of the output pattern of the first random number generating circuit, wherein the output of the first random number generating circuit and the output of the second random number generating circuit are processed by the exclusive OR circuit,
This result is detected by the protection circuit, the switching circuit outputs the output from the second random number generating circuit or the exclusive OR circuit according to the output of the protection circuit, and the comparison circuit outputs the output of the switching circuit. And a first random number generating circuit for shifting the first random number generating circuit.
JP1232535A 1989-09-07 1989-09-07 Random number generator Expired - Fee Related JPH0769789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1232535A JPH0769789B2 (en) 1989-09-07 1989-09-07 Random number generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1232535A JPH0769789B2 (en) 1989-09-07 1989-09-07 Random number generator

Publications (2)

Publication Number Publication Date
JPH0394329A JPH0394329A (en) 1991-04-19
JPH0769789B2 true JPH0769789B2 (en) 1995-07-31

Family

ID=16940855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1232535A Expired - Fee Related JPH0769789B2 (en) 1989-09-07 1989-09-07 Random number generator

Country Status (1)

Country Link
JP (1) JPH0769789B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2357610B (en) * 1999-12-20 2004-04-28 Mitsubishi Electric Inf Tech Method and apparatus for generating numbers
SG161204A1 (en) * 2010-03-12 2010-05-27 Manju Sarkar Chair providing enhanced health care and comfort

Also Published As

Publication number Publication date
JPH0394329A (en) 1991-04-19

Similar Documents

Publication Publication Date Title
GB2292283A (en) Binary image processor including shading correction and edge emphasis
US4799110A (en) Image signal coding apparatus
JPH08171384A (en) Scan conversion method and apparatus thereof
JPH0769789B2 (en) Random number generator
JPH02301269A (en) Key signal delay equipment
KR20020070383A (en) A dither method and device for an image display
JP2002539662A (en) Random signal generator and random signal generation method
JPS6148716B2 (en)
JP2860112B2 (en) Apparatus and method for transmitting test data for integrated circuit and device test circuit for integrated circuit
KR910010229B1 (en) Picture data circuit for fax
KR970009453B1 (en) Method and apparatus for display of outline of character
JP2858616B2 (en) Image interpolation circuit
KR910005825B1 (en) Expansion Circuit of Image Data for Facsimile Using Microprocessor Control System
JP3425163B2 (en) Random number generator
JPS6317491A (en) Attribute control circuit
JPS62160551A (en) address generator
JPS6345974A (en) Image processing unit
KR960010380Y1 (en) Block start signal generation circuit
GB2222352A (en) Method and apparatus for address conversion
JPS5938850A (en) Dividing circuit
KR920003268B1 (en) Address generation system
KR890001794B1 (en) Code redundancy display circuit
KR900004953B1 (en) Horizontal and vertical synchronous signal control circuit
JP2577797B2 (en) Pixel density conversion circuit
JPH07105942B2 (en) Video signal processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees