JPH0770166B2 - ビツト同期回路 - Google Patents
ビツト同期回路Info
- Publication number
- JPH0770166B2 JPH0770166B2 JP62063701A JP6370187A JPH0770166B2 JP H0770166 B2 JPH0770166 B2 JP H0770166B2 JP 62063701 A JP62063701 A JP 62063701A JP 6370187 A JP6370187 A JP 6370187A JP H0770166 B2 JPH0770166 B2 JP H0770166B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capture range
- range characteristic
- bit synchronization
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ディジタル信号再生装置に係り、特に回転ヘ
ッド方式磁気記録再生装置で、早送り巻もどし再生に好
適なビット同期回路に関する。
ッド方式磁気記録再生装置で、早送り巻もどし再生に好
適なビット同期回路に関する。
［従来の技術］ 従来ビット同期回路は、通常再生において、誤り率が良
くなるように、フェーズロックドループ（PLL回路）を
設計しており、これに関しては、特開昭59−124013号広
報で挙げられているような回路が使用されている。
くなるように、フェーズロックドループ（PLL回路）を
設計しており、これに関しては、特開昭59−124013号広
報で挙げられているような回路が使用されている。
［発明が解決しようとする問題点］ 上記従来技術は、特に回転ヘッド方式磁気記録再生装置
において、高速サーチ時に、データ伝送レートが大幅に
変動することについては考慮されておらず、従来設計で
は、この時、データを再生できないという欠点があっ
た。
において、高速サーチ時に、データ伝送レートが大幅に
変動することについては考慮されておらず、従来設計で
は、この時、データを再生できないという欠点があっ
た。
本発明の目的は、高速サーチ時等、通常再生に比べ大幅
に伝送レートが変動する場合においても、通常再生時の
性能劣化なしに、データを再生することにある。
に伝送レートが変動する場合においても、通常再生時の
性能劣化なしに、データを再生することにある。
［問題点を解決するための手段］ 上記目的は、PLL回路のループフィルタの定数を高周波
側に切り換える手段を設けることにより達成される。
側に切り換える手段を設けることにより達成される。
［作用］ 通常再生時はループフィルタは低周波側に選択すること
から、位相比較器等のパルス状の内乱に対するジッタ発
生を抑圧でき、データの誤りをすくなくでき、高速サー
チ時はループフィルタを高周波側に選択することから、
キャプチャレンジが大となり、伝送レートの大幅な変動
に対し追従しデータを取り込むことができる。
から、位相比較器等のパルス状の内乱に対するジッタ発
生を抑圧でき、データの誤りをすくなくでき、高速サー
チ時はループフィルタを高周波側に選択することから、
キャプチャレンジが大となり、伝送レートの大幅な変動
に対し追従しデータを取り込むことができる。
［実施例］ 以下、本発明の一実施例を第１図により説明する。第１
図は、本発明による回転ヘッド方式磁気記録再生装置の
構成図を示したものである。第１図の１はシリンダで、
アジマス角の相異なる２つのヘッド2A、2Bが取付けら
れ、シリンダ１が回転することにより、テープ３上にデ
ータを記録再生するもので、送り側リール４、巻取り側
リール５及び図示していないキャプスタンによりテープ
３を送る構成となっている。ヘッド2A、2Bの信号は、図
示していないロータリートランスを介しスイッチ12と結
合されている。記録時の処理は、6L、6Rに加わったアナ
ログ信号は、オーデイオ回路７で、エンファシスの有無
等のアナログ的な処理を行ない、S/H8L、8Rで一定の標
本化周波数でサンプルされ、A/D変換器９でディジタル
データに変換される。記録信号処理回路10では、このPC
Mオーディオデータと、マイクロコンピューター21から
の曲番、時間、曲のスタート信号等の制御信号を入力と
して、誤り訂正符号の付加や、同期信号の付加といった
一定フォーマットに従った処理を行い記録アンプ11を介
してスイッチに加わる。スイッチ12では、記録時、記録
アンプ11側を選択し、ヘッド2A、2Bに信号を加え、テー
プ３上に信号を記録する。
図は、本発明による回転ヘッド方式磁気記録再生装置の
構成図を示したものである。第１図の１はシリンダで、
アジマス角の相異なる２つのヘッド2A、2Bが取付けら
れ、シリンダ１が回転することにより、テープ３上にデ
ータを記録再生するもので、送り側リール４、巻取り側
リール５及び図示していないキャプスタンによりテープ
３を送る構成となっている。ヘッド2A、2Bの信号は、図
示していないロータリートランスを介しスイッチ12と結
合されている。記録時の処理は、6L、6Rに加わったアナ
ログ信号は、オーデイオ回路７で、エンファシスの有無
等のアナログ的な処理を行ない、S/H8L、8Rで一定の標
本化周波数でサンプルされ、A/D変換器９でディジタル
データに変換される。記録信号処理回路10では、このPC
Mオーディオデータと、マイクロコンピューター21から
の曲番、時間、曲のスタート信号等の制御信号を入力と
して、誤り訂正符号の付加や、同期信号の付加といった
一定フォーマットに従った処理を行い記録アンプ11を介
してスイッチに加わる。スイッチ12では、記録時、記録
アンプ11側を選択し、ヘッド2A、2Bに信号を加え、テー
プ３上に信号を記録する。
再生時には、ヘッド2A、2Bで再生された信号をスイッチ
12を介して再生アンプ13に加え、増幅し波形等化処理を
おこなう。その後、波形整形回路14で１、０のパルス波
形に整形し、ビット同期回路15に加わる。ビット同期回
路の出力データ及びクロックは、再生処理回路16に加わ
り、PCMオーディオデータ及び制御信号のデータ誤りの
検出、訂正処理を行いオーディオデータは、D/A変換器1
7へ、制御信号は、マイクロコンピューター21に加え
る。D/A変換器17の出力は、S/H回路18L、18R及びオーデ
ィオ回路19を介して20L、20Rにアナログ信号を出力す
る。
12を介して再生アンプ13に加え、増幅し波形等化処理を
おこなう。その後、波形整形回路14で１、０のパルス波
形に整形し、ビット同期回路15に加わる。ビット同期回
路の出力データ及びクロックは、再生処理回路16に加わ
り、PCMオーディオデータ及び制御信号のデータ誤りの
検出、訂正処理を行いオーディオデータは、D/A変換器1
7へ、制御信号は、マイクロコンピューター21に加え
る。D/A変換器17の出力は、S/H回路18L、18R及びオーデ
ィオ回路19を介して20L、20Rにアナログ信号を出力す
る。
このような構成の中で、ビット同期回路15は、フリップ
フロップ100でデータを取り込む動作を行なうもので、
そのクロックは、波形整形回路14のデータと、電圧制御
発振器101のクロックを位相比較回路103、ループフィル
タを構成する抵抗104、106、107、コンデンサ105及びア
ンプ102からなるPLL回路で生成するものである。ここで
ループフィルタは、抵抗106に直列にトランジスタ108を
設け、そのトランジスタのベースをアンド回路110、抵
抗109を介してON/OFF制御するよう構成する。サーボ回
路22は、テープ送りやシリンダ回転数を制御する回路
で、21Fが０で早送り、21Rが０で巻戻しとなり、双方と
も１のときプレー状態である。また、21Sは、プレー状
態からストップ状態か制御する信号で、これらの制御信
号はマイクロコンピューター21により制御される。上記
構成で、通常プレー状態では、21F、21Rがともに１であ
ることから、アンド回路110は１レベルとなりトランジ
スタ108はONとなり、ループフィルタを構成する。抵抗1
07に並列に抵抗106が挿入される。よって抵抗104は変化
しないことから高域における利得が減り、キャプチャレ
ンジは低下するが、高域のノイズによる位相ずれが生じ
ず、ビット同期回路としては、誤り率の良い構成とな
る。また、早送り、巻戻し時は、21F,21Rどちらか一方
が０レベルとなり、これにより、トランジスタ108は、O
FFする。よって抵抗104、107、容量105によって構成さ
れるラグリードフィルタとなる。これは、通常再生時に
比べ広域のゲインを上げたことになり、キャプチャレン
ジが広がる。高速サーチ時には、音楽信号を忠実再生す
るわけでなく、制御信号を確実に読みだすことが必要で
あり、キャプチャレンジを広くすることによって誤動作
なくデータをとりこめる。
フロップ100でデータを取り込む動作を行なうもので、
そのクロックは、波形整形回路14のデータと、電圧制御
発振器101のクロックを位相比較回路103、ループフィル
タを構成する抵抗104、106、107、コンデンサ105及びア
ンプ102からなるPLL回路で生成するものである。ここで
ループフィルタは、抵抗106に直列にトランジスタ108を
設け、そのトランジスタのベースをアンド回路110、抵
抗109を介してON/OFF制御するよう構成する。サーボ回
路22は、テープ送りやシリンダ回転数を制御する回路
で、21Fが０で早送り、21Rが０で巻戻しとなり、双方と
も１のときプレー状態である。また、21Sは、プレー状
態からストップ状態か制御する信号で、これらの制御信
号はマイクロコンピューター21により制御される。上記
構成で、通常プレー状態では、21F、21Rがともに１であ
ることから、アンド回路110は１レベルとなりトランジ
スタ108はONとなり、ループフィルタを構成する。抵抗1
07に並列に抵抗106が挿入される。よって抵抗104は変化
しないことから高域における利得が減り、キャプチャレ
ンジは低下するが、高域のノイズによる位相ずれが生じ
ず、ビット同期回路としては、誤り率の良い構成とな
る。また、早送り、巻戻し時は、21F,21Rどちらか一方
が０レベルとなり、これにより、トランジスタ108は、O
FFする。よって抵抗104、107、容量105によって構成さ
れるラグリードフィルタとなる。これは、通常再生時に
比べ広域のゲインを上げたことになり、キャプチャレン
ジが広がる。高速サーチ時には、音楽信号を忠実再生す
るわけでなく、制御信号を確実に読みだすことが必要で
あり、キャプチャレンジを広くすることによって誤動作
なくデータをとりこめる。
第２図は、本発明による高速サーチ時のヘッド軌跡を示
した図でテープ３上に記録されているトラック30B,31A,
…33Aに対してヘッド2Aは、図の様に横断しながらトレ
ースする。30B,31B,…はアジマス角が異なることから再
生されず、30A,31A,32A…が、ヘッド2Aで読みだすこと
ができる。
した図でテープ３上に記録されているトラック30B,31A,
…33Aに対してヘッド2Aは、図の様に横断しながらトレ
ースする。30B,31B,…はアジマス角が異なることから再
生されず、30A,31A,32A…が、ヘッド2Aで読みだすこと
ができる。
第３図は、ヘッド2Aで読みだした信号のタイミングを示
す図で、シリンダ回転に対し30A…39Aのトラック信号を
再生することができる。このなかに、記録されている制
御信号を読みだし、希望とする曲の頭だし信号が、検出
されるか、再生信号処理回路16及びマイクロコンピュー
タ21が、判断する。
す図で、シリンダ回転に対し30A…39Aのトラック信号を
再生することができる。このなかに、記録されている制
御信号を読みだし、希望とする曲の頭だし信号が、検出
されるか、再生信号処理回路16及びマイクロコンピュー
タ21が、判断する。
第４図は、第１図のサーチ動作中のタイミング図で、マ
イクロコンピュータ21は、21S,21R,21Fを全て１レベル
としプレー状態とする。ここで、曲のサーチを行う為、
21Fを０レベルにし、高速早送り動作をおこなう。信号
処理回路16は、制御信号を読みだし、希望とする曲の頭
だし信号が検出されたタイミング16Sにより、マイクロ
コンピュータ21は、21Fを１にし、早送り動作をやめ
る。テープのオーバーランを補正する為に21Rを０とし
て、再度曲の頭だし信号が検出されるまで巻戻す。よっ
て、サーチ動作中は、アンド回路110を０とすることが
できサーチ動作中はキャプチャレンジを拡大できる。
イクロコンピュータ21は、21S,21R,21Fを全て１レベル
としプレー状態とする。ここで、曲のサーチを行う為、
21Fを０レベルにし、高速早送り動作をおこなう。信号
処理回路16は、制御信号を読みだし、希望とする曲の頭
だし信号が検出されたタイミング16Sにより、マイクロ
コンピュータ21は、21Fを１にし、早送り動作をやめ
る。テープのオーバーランを補正する為に21Rを０とし
て、再度曲の頭だし信号が検出されるまで巻戻す。よっ
て、サーチ動作中は、アンド回路110を０とすることが
できサーチ動作中はキャプチャレンジを拡大できる。
第５図は、第１図の実施例において、トランジスタ108
をOFFとした場合の抵抗107の値とキャプチャレンジを関
係を示す特性図である。このように、抵抗107の値が大
きいほどキャプチャレンジは広くなる。そこで、本発明
では、トランジスタ108がOFFとなる高速サーチ時に所望
のキャプチャレンジが得られるように、この抵抗107の
値を大きく設定した。
をOFFとした場合の抵抗107の値とキャプチャレンジを関
係を示す特性図である。このように、抵抗107の値が大
きいほどキャプチャレンジは広くなる。そこで、本発明
では、トランジスタ108がOFFとなる高速サーチ時に所望
のキャプチャレンジが得られるように、この抵抗107の
値を大きく設定した。
第６図は、同様に、トランジスタ108をOFFとした場合の
抵抗107の値と誤り率の関係を示す特性図である。この
ように、キャプチャレンジの場合とは逆に、抵抗107の
値が大きいほど誤り率は劣化する。ただ、通常再生時に
は高速サーチ時ほど広いキャプチャレンジは不要であ
る。そこで、本発明では、この点に着目し、トランジス
タ108がONとなってこの抵抗107に並列接続される抵抗10
6の値を小さく設定した。これにより、通常再生時の誤
り率を最良にすることができる。
抵抗107の値と誤り率の関係を示す特性図である。この
ように、キャプチャレンジの場合とは逆に、抵抗107の
値が大きいほど誤り率は劣化する。ただ、通常再生時に
は高速サーチ時ほど広いキャプチャレンジは不要であ
る。そこで、本発明では、この点に着目し、トランジス
タ108がONとなってこの抵抗107に並列接続される抵抗10
6の値を小さく設定した。これにより、通常再生時の誤
り率を最良にすることができる。
［発明の効果］ 以上、本発明によれば、プレー中と、高速サーチ中で、
ループフィルタを切り換える回路を設けたことにより、
通常再生時は、誤り率の良い状態で再生でき、忠実に音
楽信号を再生でき、高速サーチ中は、キャプチャレンジ
を拡大し、データ伝送速度の変動に追従して、誤り無く
PLL回路がロックできることから制御信号を誤動作なく
検出することができる効果がある。
ループフィルタを切り換える回路を設けたことにより、
通常再生時は、誤り率の良い状態で再生でき、忠実に音
楽信号を再生でき、高速サーチ中は、キャプチャレンジ
を拡大し、データ伝送速度の変動に追従して、誤り無く
PLL回路がロックできることから制御信号を誤動作なく
検出することができる効果がある。
第１図は本発明による回転ヘッド方式磁気記録再生装置
の構成図、第２図は、高速サーチ中のヘッド軌跡を示す
図、第３図は高速サーチ中の再生信号を示す図、第４図
は、第１図のタイミング図、第５図は、第１図のキャプ
チャレンジを示す図、第６図は、第１図の誤り率を示す
図である。 15……ビット同期回路、 16……再生信号処理回路、 21……マイクロコンピュータ、 22……サーボ回路、 110……アンド回路、108……トランジスタ
の構成図、第２図は、高速サーチ中のヘッド軌跡を示す
図、第３図は高速サーチ中の再生信号を示す図、第４図
は、第１図のタイミング図、第５図は、第１図のキャプ
チャレンジを示す図、第６図は、第１図の誤り率を示す
図である。 15……ビット同期回路、 16……再生信号処理回路、 21……マイクロコンピュータ、 22……サーボ回路、 110……アンド回路、108……トランジスタ
Claims (3)
- 【請求項１】ディジタル信号を記録媒体に記録、再生す
る手段と、該記録媒体から通常再生時のデータに対し、
間欠的にデータを取り出し早送り再生する手段とを有す
るディジタル信号再生装置において、 再生されたデータを取り出しビット同期を行なうフェー
ズロックドループ回路と、 該フェーズロックドループ回路のキャプチャレンジ特性
として、第１のキャプチャレンジ特性と該レンジより広
い第２のキャプチャレンジ特性とを切り換える手段と、
を備え、 上記早送り再生する手段により通常再生から早送り再生
に遷移する際に、これに同期して、上記切り換える手段
により、上記フェーズロックドループ回路のキャプチャ
レンジ特性を上記第１のキャプチャレンジ特性から上記
第２のキャプチャレンジ特性に切り換えることを特徴と
するビット同期回路。 - 【請求項２】上記切り換える手段は、上記フェーズロッ
クドループ回路の高域周波数帯でのループゲインを切り
換えるように構成されることを特徴とする特許請求の範
囲第１項記載のビット同期回路。 - 【請求項３】上記フェーズロックドループ回路はラグリ
ード型のループフィルタを備え、 該ループフィルタは、その入出力端子間に接続された第
１の抵抗と、出力端子と基準電位との間に接続されたコ
ンデンサ及び第２の抵抗の直列回路と、該第２の抵抗に
並列に接続された第３の抵抗及びスイッチの直列回路か
ら成り、 上記切り換える手段は、通常再生時には該スイッチを閉
じ、上記早送り再生する手段を動作させる時には該スイ
ッチを開くことを特徴とする特許請求の範囲第１項もし
くは第２項記載のビット同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063701A JPH0770166B2 (ja) | 1987-03-20 | 1987-03-20 | ビツト同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063701A JPH0770166B2 (ja) | 1987-03-20 | 1987-03-20 | ビツト同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63231769A JPS63231769A (ja) | 1988-09-27 |
| JPH0770166B2 true JPH0770166B2 (ja) | 1995-07-31 |
Family
ID=13236941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62063701A Expired - Lifetime JPH0770166B2 (ja) | 1987-03-20 | 1987-03-20 | ビツト同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770166B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584322B2 (ja) * | 1989-09-19 | 1997-02-26 | 三洋電機株式会社 | Ｆｍ変調回路の中心周波数安定化回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2138227B (en) * | 1983-04-12 | 1987-02-04 | Sony Corp | Digital video tape recorder apparatus |
| JPH0427015Y2 (ja) * | 1985-12-10 | 1992-06-29 |
-
1987
- 1987-03-20 JP JP62063701A patent/JPH0770166B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63231769A (ja) | 1988-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4947272A (en) | Signal reproducing device which offsets the tracking error signal for a digital tape player | |
| US5003411A (en) | Method for recording/reproducing and searching digital signals using a helical scan type rotary head | |
| US5045956A (en) | Data reproducing apparatus | |
| US4920435A (en) | Magnetic recording and reproducing device with improved track servo | |
| JPH0271419A (ja) | ヘリカルスキャン方式テープ再生装置のトラッキング制御回路 | |
| US4930031A (en) | Apparatus for recording and reproducing digital signals using a helical scan | |
| JP2661062B2 (ja) | データ再生装置 | |
| JPH0279246A (ja) | 回転ヘッド型再生装置 | |
| JPH0770166B2 (ja) | ビツト同期回路 | |
| KR0141213B1 (ko) | 디지탈 브이시알의 가변속도 재생장치 | |
| JPH0231381A (ja) | ディジタル信号再生装置 | |
| JP2766065B2 (ja) | ディジタル信号記録再生装置 | |
| JP2658076B2 (ja) | データー再生装置 | |
| JP2633341B2 (ja) | 追跡装置 | |
| JP2814771B2 (ja) | ディジタル信号再生装置 | |
| JP2656920B2 (ja) | 回転ヘツド型記録装置 | |
| JPS6358645A (ja) | デイジタル磁気記録再生装置 | |
| JPH031306A (ja) | デジタルオーディオテーププレーヤ | |
| JPH01224975A (ja) | 信号再生装置 | |
| JPH07118157B2 (ja) | デジタル信号再生装置 | |
| JPH0261851A (ja) | トラッキング制御装置 | |
| JPH0586127U (ja) | ディジタルオーディオテーププレーヤ | |
| JPS61162847A (ja) | 回転ヘツド型記録または再生装置 | |
| JPH04209308A (ja) | 再生装置 | |
| JPS6254875A (ja) | クロツク再生回路 |