JPH0770609B2 - Protection circuit for complementary MIS integrated circuit - Google Patents
Protection circuit for complementary MIS integrated circuitInfo
- Publication number
- JPH0770609B2 JPH0770609B2 JP62137487A JP13748787A JPH0770609B2 JP H0770609 B2 JPH0770609 B2 JP H0770609B2 JP 62137487 A JP62137487 A JP 62137487A JP 13748787 A JP13748787 A JP 13748787A JP H0770609 B2 JPH0770609 B2 JP H0770609B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- potential
- side power
- mis transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、CMOS回路等の相補型MIS(Metal Insulator S
emiconductor)集積回路の保護回路に関し、特に、逆方
向耐圧及びブレークダウン後の抵抗を小さくできるよう
にした保護回路に関する。The present invention relates to a complementary MIS (Metal Insulator S / S) such as a CMOS circuit.
The present invention relates to a protection circuit for an integrated circuit, and more particularly to a protection circuit capable of reducing reverse breakdown voltage and resistance after breakdown.
[従来の技術] 従来、例えば静電気ストレスからの電源端子の保護及び
ネットワーク化を図るための保護回路は、第6図に示す
ように、チップ1の内部回路2の高電位側電源端子3と
低電位側電源端子4との間にPN接合ダイオード5を逆方
向接続して構成するのが一般的であった。[Prior Art] Conventionally, for example, as shown in FIG. 6, a protection circuit for protecting a power supply terminal from static electricity stress and for forming a network is provided with a low potential side power supply terminal 3 and a low potential side power supply terminal 3 of an internal circuit 2 of a chip 1. In general, a PN junction diode 5 is reversely connected to the power source terminal 4 on the potential side.
[発明が解決しようとする問題点] しかしながら、上述した従来の保護手段では、PN接合ダ
イオード5の逆方向耐圧が高いため、高電位電源端子3
を高電位とする高い電界が印加された場合には、保護素
子として十分に機能しないという欠点があった。しか
も、PN接合ダイオードは、ブレークダウン後の直列抵抗
が高いことからも保護能力が低いという欠点があった。[Problems to be Solved by the Invention] However, in the above-described conventional protection means, since the reverse breakdown voltage of the PN junction diode 5 is high, the high potential power supply terminal 3
When a high electric field with a high electric potential is applied, there is a drawback that it does not function sufficiently as a protective element. Moreover, the PN junction diode has a drawback that it has a low protection ability because of high series resistance after breakdown.
本発明は、かかる問題点に鑑みてなされたものであっ
て、PN接合ダイオードに代り、逆方向耐圧が低く、ブレ
ークダウン後の直列抵抗も小さい相補型MIS集積回路の
保護回路を提供することを目的とする。The present invention has been made in view of the above problems, and provides a protection circuit for a complementary MIS integrated circuit, which has a low reverse breakdown voltage and a small series resistance after breakdown, instead of a PN junction diode. To aim.
[問題点を解決するための手段] 本発明に係る相補型MIS集積回路の保護回路は、保護素
子として前述のPN接合ダイオードの代に、NチャネルMI
Sトランジスタによるダイオードを主体として構成され
ている。[Means for Solving Problems] A protective circuit for a complementary MIS integrated circuit according to the present invention uses an N-channel MI instead of the above-mentioned PN junction diode as a protective element.
It is composed mainly of diodes by S-transistors.
即ち、本発明に係る保護回路は、ドレインが高電位側電
源端子に接続されソース及びバックゲートが低電位側電
源端子に接続されたNチャネルMISトランジスタと、こ
のNチャネルMISトランジスタのゲートと前記低電位側
電源端子との間に介装された抵抗体とを具備したことを
特徴とする。That is, the protection circuit according to the present invention includes an N-channel MIS transistor having a drain connected to the high-potential-side power supply terminal and a source and a back gate connected to the low-potential-side power supply terminal, and a gate of the N-channel MIS transistor and the low-voltage side MIS transistor. And a resistor interposed between the power source terminal and the potential side power supply terminal.
[作用] 第2図は従来用いられていたPN接合ダイオードと、本発
明で用いるNチャネルMISトランジスタによるダイオー
ド(以下、BVDSNダイオードと称す)の逆方向電圧−電
流特性である。通常、逆方向の耐圧はPN接合ダイオード
のそれ(以下、BVJと記す)とBVDSNダイオードのそれ
(BVDS)とを比較すると、ドレイン部ゲート近傍の電界
集中のために、BVDS<BVJなる関係が成立する。またBV
DSNダイオードは、逆方向ブレークダウン後、ドレイン
をコレクタ、ソースをエミッタ、バックゲートをベース
とする寄生NPNトランジスタがオンし、負性抵抗特性を
示した後、極めて低インピーダンスの特性を示す。ダイ
オードとしてのオン抵抗として見ると、同一面積でBV
DSNダイオードがPN接合ダイオードの1/10〜1/20の抵抗
値を示す。このため、BVDSNダイオードは、保護素子と
して要求される低インピーダンス及び低クランプ電圧と
いう点から、PN接合ダイオードに比してはるかに優れた
利点を有しており、保護能力を格段に向上させることが
できる。また、保護回路のネットワーク化という観点か
らいっても、電源間ダイオードの特性は重要であり、上
述の利点が集積回路の高信頼度化大きく寄与する。ま
た、本発明においては、保護回路を構成するMISトラン
ジスタのゲートに抵抗体又はインバータが接続されてい
るため、電源端子を介して印加される静電気ストレスに
よるゲート電界の増大を抑制することができる。これに
より、保護回路自体の破損を確実に防止できるという効
果を奏する。[Operation] FIG. 2 shows reverse voltage-current characteristics of a conventionally used PN junction diode and a diode (hereinafter, referred to as a BV DSN diode) including an N-channel MIS transistor used in the present invention. Normally, comparing the reverse breakdown voltage with that of a PN junction diode (hereinafter referred to as BV J ) and that of a BV DSN diode (BV DS ), BV DS <BV due to electric field concentration near the drain gate. The relationship J is established. Also BV
After reverse breakdown, the DSN diode turns on a parasitic NPN transistor whose drain is a collector, source is an emitter, and back gate is a base, and after showing negative resistance characteristics, shows extremely low impedance characteristics. When viewed as the on resistance as a diode, BV
The DSN diode has a resistance value that is 1/10 to 1/20 that of the PN junction diode. Therefore, the BV DSN diode has far superior advantages over the PN junction diode from the viewpoint of low impedance and low clamp voltage required as a protection element, and can significantly improve the protection capability. You can Further, the characteristics of the inter-power supply diode are important from the viewpoint of networking the protection circuit, and the above-mentioned advantages greatly contribute to the high reliability of the integrated circuit. Further, in the present invention, since the resistor or the inverter is connected to the gate of the MIS transistor forming the protection circuit, it is possible to suppress the increase of the gate electric field due to the electrostatic stress applied through the power supply terminal. As a result, it is possible to reliably prevent damage to the protection circuit itself.
[実施例] 次に本発明の実施例について、添付の図面を参照して説
明する。第1図は1個のMISトランジスタにより構成さ
れた保護回路のブロック図である。保護回路11はチップ
1の内部回路2の高電位側電源端子3と、低電位側電源
端子4との間に接続されている。この保護回路11は、ド
レインが高電位側電源端子(VDD)3に接続され、ソー
ス、ゲート及びバックゲートが低電位側電源端子
(VSS)4に接続されたNチャネルMISトランジスタ12を
有する。この実施例においては、NチャネルMISトラン
ジスタ12が第1の手段を構成し、同トランジスタ12のゲ
ートと端子4との間の金属配線5が第2の手段を構成し
ている。[Examples] Next, examples of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a block diagram of a protection circuit composed of one MIS transistor. The protection circuit 11 is connected between the high potential side power supply terminal 3 and the low potential side power supply terminal 4 of the internal circuit 2 of the chip 1. The protection circuit 11 has an N-channel MIS transistor 12 whose drain is connected to the high potential side power supply terminal (V DD ) 3 and whose source, gate and back gate are connected to the low potential side power supply terminal (V SS ) 4. . In this embodiment, the N-channel MIS transistor 12 constitutes the first means, and the metal wiring 5 between the gate of the transistor 12 and the terminal 4 constitutes the second means.
このような保護回路11においては、第2図に示したよう
に、逆方向電圧が低く、ブレークダウン後のインピーダ
ンスが低いので、保護素子として良好に機能する。In such a protection circuit 11 , as shown in FIG. 2, since the reverse voltage is low and the impedance after breakdown is low, it functions well as a protection element.
第3図は本発明の第1の実施例を示す。第3図におい
て、第1図と同一物には同一符号を付して説明を省略す
る。この実施例において、トランジスタ12のゲートと低
電位側電源端子4との間に接続された抵抗体13を用いる
ことにより、静電気ストレス印加時のゲート電界による
破壊を防止している。抵抗体としては、多結晶シリコン
等の非整合型抵抗体、又は、ソース・ドレイン拡散層、
基板、もしくは反対導電型ウエル等の接合型抵抗体を用
いることができる。FIG. 3 shows a first embodiment of the present invention. In FIG. 3, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. In this embodiment, by using the resistor 13 connected between the gate of the transistor 12 and the low-potential-side power supply terminal 4, destruction by the gate electric field when electrostatic stress is applied is prevented. As the resistor, a non-matching resistor such as polycrystalline silicon, or a source / drain diffusion layer,
A substrate or a junction type resistor such as a well of opposite conductivity type can be used.
第4図に第2の実施例を示す。この実施例は、Nチャネ
ルMISトランジスタ12のゲートを、同一電源系のインバ
ータ14により、高インピーダンス化し、かつ、インバー
タ14の入力を前述の抵抗体13により保護した例である。A second embodiment is shown in FIG. This embodiment is an example in which the gate of the N-channel MIS transistor 12 has a high impedance by an inverter 14 of the same power supply system, and the input of the inverter 14 is protected by the resistor 13 described above.
第5図は本発明の第3の実施例を示すブロック図であ
る。この実施例では、第4図に示す回路11に対し、更に
PチャネルMISトランジスタ15と、そのゲート保護用イ
ンバータ16と、抵抗体17とを追加している。Pチャネル
MISトランジスタ15は、ソース及びバックゲートが高電
位側電源端子3に接続され、ドレインが低電位側電源端
子4に接続されている。FIG. 5 is a block diagram showing a third embodiment of the present invention. In this embodiment, a P-channel MIS transistor 15, a gate protection inverter 16 thereof, and a resistor 17 are added to the circuit 11 shown in FIG. P channel
The MIS transistor 15 has a source and a back gate connected to the high potential side power supply terminal 3, and a drain connected to the low potential side power supply terminal 4.
この回路によれば、PチャネルMISトランジスタ15によ
るダイオード(以下、BVDSPダイオードと称す)が並列
に入るため、逆方向のストレスが加わった場合、まず、
BVDSNダイオード及びBVDSPダイオードのうちのいずれか
逆方向耐圧が低い方でクランプが可能となる。また、P
型基板の場合、N型ウエルをベースとするPNP縦形トラ
ンジスタも保護素子として動作をし、N型基板の場合、
P型ウエルをベースとするNPN縦形トランジスタも保護
素子として動作しうるため、保護能力が更に一層向上す
るという利点がある。According to this circuit, the diode formed by the P-channel MIS transistor 15 (hereinafter referred to as "BV DSP diode") is connected in parallel. Therefore, when a reverse stress is applied, first,
Clamping is possible with either the BV DSN diode or BV DSP diode, whichever has the lower reverse breakdown voltage. Also, P
In the case of the N-type substrate, the PNP vertical transistor based on the N-type well also operates as a protective element, and in the case of the N-type substrate,
Since the NPN vertical transistor based on the P-type well can also operate as a protection element, there is an advantage that the protection capability is further improved.
[発明の効果] 以上説明したように、本発明によれば、電源間の保護素
子として、NチャネルMISトランジスタをダイオードと
して使用することにより、低クランプ電圧及び低オン抵
抗の保護能力を有し、従来に比して信頼度が著しく向上
した相補型MIS集積回路を得ることができる。[Effect of the Invention] As described above, according to the present invention, by using an N-channel MIS transistor as a diode as a protection element between power supplies, it has a low clamp voltage and a low on-resistance protection capability. It is possible to obtain a complementary MIS integrated circuit whose reliability is remarkably improved as compared with the conventional one.
第1図は1個のMISトランジスタにより構成された保護
回路を示すブロック図、第2図は従来のPN接合ダイオー
ドと本発明で用いるNチャネルMISトランジスタを用い
たダイオードの逆方向電圧−電流特性図、第3図乃至第
5図は本発明の第1乃至第3の実施例を夫々示すブロッ
ク図、第6図は従来の保護手段を示すブロック図であ
る。 1:チップ、2;内部回路、3;高電位側電源端子、4;低電位
側電源端子、5;PN接合ダイオード、11;保護回路、12;N
チャネルMISトランジスタ(BVDSNダイオード)、13,17;
抵抗体、14,16;インバータ、15;PチャネルMISトランジ
スタ(BVDSPダイオード)FIG. 1 is a block diagram showing a protection circuit composed of one MIS transistor, and FIG. 2 is a reverse voltage-current characteristic diagram of a conventional PN junction diode and a diode using an N-channel MIS transistor used in the present invention. 3 to 5 are block diagrams showing the first to third embodiments of the present invention, respectively, and FIG. 6 is a block diagram showing a conventional protection means. 1: Chip, 2; Internal circuit, 3; High potential side power supply terminal, 4; Low potential side power supply terminal, 5; PN junction diode, 11 ; Protection circuit, 12; N
Channel MIS transistor (BV DSN diode), 13,17;
Resistors, 14, 16; Inverter, 15; P-channel MIS transistor (BV DSP diode)
Claims (5)
ース及びバックゲートが低電位側電源端子に接続された
NチャネルMISトランジスタと、このNチャネルMISトラ
ンジスタのゲートと前記低電位側電源端子との間に介装
された抵抗体とを具備したことを特徴とする相補型MIS
集積回路の保護回路。1. An N-channel MIS transistor having a drain connected to a high potential side power supply terminal and a source and a back gate connected to a low potential side power supply terminal, a gate of the N channel MIS transistor and the low potential side power supply terminal. Complementary MIS, comprising a resistor interposed between
Integrated circuit protection circuit.
型抵抗体であることを特徴とする特許請求の範囲第1項
に記載の相補型MIS集積回路の保護回路。2. The protection circuit for a complementary MIS integrated circuit according to claim 1, wherein the resistor is a non-junction type resistor made of polycrystalline silicon or the like.
板、及び反対導電型ウエルのいずれかによる接合型抵抗
体であることを特徴とする特許請求の範囲第1項に記載
の相補型MIS集積回路の保護回路。3. The complementary MIS according to claim 1, wherein the resistor is a junction-type resistor formed by any one of a source / drain diffusion layer, a substrate, and a well of opposite conductivity type. Integrated circuit protection circuit.
ース及びバックゲートが低電位側電源端子に接続された
NチャネルMISトランジスタと、前記高電位側電源端子
の電位を反転させて、前記NチャネルMISトランジスタ
のゲートに与えるインバータとを有することを特徴とす
る相補型MIS集積回路の保護回路。4. An N-channel MIS transistor having a drain connected to a high-potential-side power supply terminal and a source and a back gate connected to a low-potential-side power supply terminal, and the potential of the high-potential-side power supply terminal is inverted to reverse the N-channel MIS transistor. A protection circuit for a complementary MIS integrated circuit, comprising: an inverter applied to the gate of a channel MIS transistor.
源端子に接続されドレインが低電位側電源端子に接続さ
れたPチャネルMISトランジスタと、前記低電位側電源
端子の電位を反転させて前記PチャネルMISトランジス
タのゲートに与える第2のインバータを有することを特
徴とする特許請求の範囲第4項に記載の相補型MIS集積
回路の保護回路。5. A P-channel MIS transistor having a source and a back gate connected to the high-potential-side power supply terminal and a drain connected to the low-potential-side power supply terminal, and the P-channel MIS transistor inverting the potential of the low-potential-side power supply terminal. The protection circuit for a complementary MIS integrated circuit according to claim 4, further comprising a second inverter provided to the gate of the channel MIS transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137487A JPH0770609B2 (en) | 1987-05-31 | 1987-05-31 | Protection circuit for complementary MIS integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137487A JPH0770609B2 (en) | 1987-05-31 | 1987-05-31 | Protection circuit for complementary MIS integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63301557A JPS63301557A (en) | 1988-12-08 |
| JPH0770609B2 true JPH0770609B2 (en) | 1995-07-31 |
Family
ID=15199791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62137487A Expired - Lifetime JPH0770609B2 (en) | 1987-05-31 | 1987-05-31 | Protection circuit for complementary MIS integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770609B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653419A (en) * | 1992-07-31 | 1994-02-25 | Kawasaki Steel Corp | Power supply protective circuit for semiconductor device |
-
1987
- 1987-05-31 JP JP62137487A patent/JPH0770609B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63301557A (en) | 1988-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (en) | Diode structure to protect pads against electrostatic discharge in integrated circuits | |
| JPH0888323A (en) | Semiconductor integrated circuit device | |
| JPH037144B2 (en) | ||
| EP1046193A1 (en) | An integrated circuit provided with esd protection means | |
| US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
| JP3559075B2 (en) | Polarity reversal protection device for integrated electronic circuits in CMOS technology | |
| US6894320B2 (en) | Input protection circuit | |
| JP2753191B2 (en) | Semiconductor device | |
| JPH0770609B2 (en) | Protection circuit for complementary MIS integrated circuit | |
| JP3018417B2 (en) | Integrated circuit protection device | |
| JPH05315552A (en) | Semiconductor protective device | |
| JPS6360547B2 (en) | ||
| JPH0590520A (en) | Semiconductor protective device | |
| JPH08504297A (en) | Circuit structure for integrated circuit protection biasing | |
| JPH06177662A (en) | Input output protection circuit | |
| JPH01185971A (en) | Insulated gate semiconductor device | |
| JPS62115764A (en) | Semiconductor integrated circuit device | |
| JPS6146987B2 (en) | ||
| JPS6276815A (en) | Output buffer circuit for semiconductor integrated circuit | |
| JPH0346273A (en) | input protection device | |
| JPS6290963A (en) | Mos semiconductor circuit | |
| JPS62165353A (en) | Semiconductor integrated circuit device | |
| JPS62287659A (en) | Semiconductor integrated circuit device | |
| JPS5843560A (en) | Bipolar integrated circuit device | |
| JPS6024594B2 (en) | Complementary MOS transistor protection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |