JPH0770609B2 - 相補型ｍｉｓ集積回路の保護回路 - Google Patents
相補型ｍｉｓ集積回路の保護回路Info
- Publication number
- JPH0770609B2 JPH0770609B2 JP62137487A JP13748787A JPH0770609B2 JP H0770609 B2 JPH0770609 B2 JP H0770609B2 JP 62137487 A JP62137487 A JP 62137487A JP 13748787 A JP13748787 A JP 13748787A JP H0770609 B2 JPH0770609 B2 JP H0770609B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- potential
- side power
- mis transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、CMOS回路等の相補型MIS（Metal Insulator S
emiconductor）集積回路の保護回路に関し、特に、逆方
向耐圧及びブレークダウン後の抵抗を小さくできるよう
にした保護回路に関する。
emiconductor）集積回路の保護回路に関し、特に、逆方
向耐圧及びブレークダウン後の抵抗を小さくできるよう
にした保護回路に関する。
［従来の技術］ 従来、例えば静電気ストレスからの電源端子の保護及び
ネットワーク化を図るための保護回路は、第６図に示す
ように、チップ１の内部回路２の高電位側電源端子３と
低電位側電源端子４との間にPN接合ダイオード５を逆方
向接続して構成するのが一般的であった。
ネットワーク化を図るための保護回路は、第６図に示す
ように、チップ１の内部回路２の高電位側電源端子３と
低電位側電源端子４との間にPN接合ダイオード５を逆方
向接続して構成するのが一般的であった。
［発明が解決しようとする問題点］ しかしながら、上述した従来の保護手段では、PN接合ダ
イオード５の逆方向耐圧が高いため、高電位電源端子３
を高電位とする高い電界が印加された場合には、保護素
子として十分に機能しないという欠点があった。しか
も、PN接合ダイオードは、ブレークダウン後の直列抵抗
が高いことからも保護能力が低いという欠点があった。
イオード５の逆方向耐圧が高いため、高電位電源端子３
を高電位とする高い電界が印加された場合には、保護素
子として十分に機能しないという欠点があった。しか
も、PN接合ダイオードは、ブレークダウン後の直列抵抗
が高いことからも保護能力が低いという欠点があった。
本発明は、かかる問題点に鑑みてなされたものであっ
て、PN接合ダイオードに代り、逆方向耐圧が低く、ブレ
ークダウン後の直列抵抗も小さい相補型MIS集積回路の
保護回路を提供することを目的とする。
て、PN接合ダイオードに代り、逆方向耐圧が低く、ブレ
ークダウン後の直列抵抗も小さい相補型MIS集積回路の
保護回路を提供することを目的とする。
［問題点を解決するための手段］ 本発明に係る相補型MIS集積回路の保護回路は、保護素
子として前述のPN接合ダイオードの代に、ＮチャネルMI
Sトランジスタによるダイオードを主体として構成され
ている。
子として前述のPN接合ダイオードの代に、ＮチャネルMI
Sトランジスタによるダイオードを主体として構成され
ている。
即ち、本発明に係る保護回路は、ドレインが高電位側電
源端子に接続されソース及びバックゲートが低電位側電
源端子に接続されたＮチャネルMISトランジスタと、こ
のＮチャネルMISトランジスタのゲートと前記低電位側
電源端子との間に介装された抵抗体とを具備したことを
特徴とする。
源端子に接続されソース及びバックゲートが低電位側電
源端子に接続されたＮチャネルMISトランジスタと、こ
のＮチャネルMISトランジスタのゲートと前記低電位側
電源端子との間に介装された抵抗体とを具備したことを
特徴とする。
［作用］ 第２図は従来用いられていたPN接合ダイオードと、本発
明で用いるＮチャネルMISトランジスタによるダイオー
ド（以下、BVDSNダイオードと称す）の逆方向電圧−電
流特性である。通常、逆方向の耐圧はPN接合ダイオード
のそれ（以下、BVJと記す）とBVDSNダイオードのそれ
（BVDS）とを比較すると、ドレイン部ゲート近傍の電界
集中のために、BVDS＜BVJなる関係が成立する。またBV
DSNダイオードは、逆方向ブレークダウン後、ドレイン
をコレクタ、ソースをエミッタ、バックゲートをベース
とする寄生NPNトランジスタがオンし、負性抵抗特性を
示した後、極めて低インピーダンスの特性を示す。ダイ
オードとしてのオン抵抗として見ると、同一面積でBV
DSNダイオードがPN接合ダイオードの1/10〜1/20の抵抗
値を示す。このため、BVDSNダイオードは、保護素子と
して要求される低インピーダンス及び低クランプ電圧と
いう点から、PN接合ダイオードに比してはるかに優れた
利点を有しており、保護能力を格段に向上させることが
できる。また、保護回路のネットワーク化という観点か
らいっても、電源間ダイオードの特性は重要であり、上
述の利点が集積回路の高信頼度化大きく寄与する。ま
た、本発明においては、保護回路を構成するMISトラン
ジスタのゲートに抵抗体又はインバータが接続されてい
るため、電源端子を介して印加される静電気ストレスに
よるゲート電界の増大を抑制することができる。これに
より、保護回路自体の破損を確実に防止できるという効
果を奏する。
明で用いるＮチャネルMISトランジスタによるダイオー
ド（以下、BVDSNダイオードと称す）の逆方向電圧−電
流特性である。通常、逆方向の耐圧はPN接合ダイオード
のそれ（以下、BVJと記す）とBVDSNダイオードのそれ
（BVDS）とを比較すると、ドレイン部ゲート近傍の電界
集中のために、BVDS＜BVJなる関係が成立する。またBV
DSNダイオードは、逆方向ブレークダウン後、ドレイン
をコレクタ、ソースをエミッタ、バックゲートをベース
とする寄生NPNトランジスタがオンし、負性抵抗特性を
示した後、極めて低インピーダンスの特性を示す。ダイ
オードとしてのオン抵抗として見ると、同一面積でBV
DSNダイオードがPN接合ダイオードの1/10〜1/20の抵抗
値を示す。このため、BVDSNダイオードは、保護素子と
して要求される低インピーダンス及び低クランプ電圧と
いう点から、PN接合ダイオードに比してはるかに優れた
利点を有しており、保護能力を格段に向上させることが
できる。また、保護回路のネットワーク化という観点か
らいっても、電源間ダイオードの特性は重要であり、上
述の利点が集積回路の高信頼度化大きく寄与する。ま
た、本発明においては、保護回路を構成するMISトラン
ジスタのゲートに抵抗体又はインバータが接続されてい
るため、電源端子を介して印加される静電気ストレスに
よるゲート電界の増大を抑制することができる。これに
より、保護回路自体の破損を確実に防止できるという効
果を奏する。
［実施例］ 次に本発明の実施例について、添付の図面を参照して説
明する。第１図は１個のMISトランジスタにより構成さ
れた保護回路のブロック図である。保護回路11はチップ
１の内部回路２の高電位側電源端子３と、低電位側電源
端子４との間に接続されている。この保護回路11は、ド
レインが高電位側電源端子（VDD）３に接続され、ソー
ス、ゲート及びバックゲートが低電位側電源端子
（VSS）４に接続されたＮチャネルMISトランジスタ12を
有する。この実施例においては、ＮチャネルMISトラン
ジスタ12が第１の手段を構成し、同トランジスタ12のゲ
ートと端子４との間の金属配線５が第２の手段を構成し
ている。
明する。第１図は１個のMISトランジスタにより構成さ
れた保護回路のブロック図である。保護回路11はチップ
１の内部回路２の高電位側電源端子３と、低電位側電源
端子４との間に接続されている。この保護回路11は、ド
レインが高電位側電源端子（VDD）３に接続され、ソー
ス、ゲート及びバックゲートが低電位側電源端子
（VSS）４に接続されたＮチャネルMISトランジスタ12を
有する。この実施例においては、ＮチャネルMISトラン
ジスタ12が第１の手段を構成し、同トランジスタ12のゲ
ートと端子４との間の金属配線５が第２の手段を構成し
ている。
このような保護回路11においては、第２図に示したよう
に、逆方向電圧が低く、ブレークダウン後のインピーダ
ンスが低いので、保護素子として良好に機能する。
に、逆方向電圧が低く、ブレークダウン後のインピーダ
ンスが低いので、保護素子として良好に機能する。
第３図は本発明の第１の実施例を示す。第３図におい
て、第１図と同一物には同一符号を付して説明を省略す
る。この実施例において、トランジスタ12のゲートと低
電位側電源端子４との間に接続された抵抗体13を用いる
ことにより、静電気ストレス印加時のゲート電界による
破壊を防止している。抵抗体としては、多結晶シリコン
等の非整合型抵抗体、又は、ソース・ドレイン拡散層、
基板、もしくは反対導電型ウエル等の接合型抵抗体を用
いることができる。
て、第１図と同一物には同一符号を付して説明を省略す
る。この実施例において、トランジスタ12のゲートと低
電位側電源端子４との間に接続された抵抗体13を用いる
ことにより、静電気ストレス印加時のゲート電界による
破壊を防止している。抵抗体としては、多結晶シリコン
等の非整合型抵抗体、又は、ソース・ドレイン拡散層、
基板、もしくは反対導電型ウエル等の接合型抵抗体を用
いることができる。
第４図に第２の実施例を示す。この実施例は、Ｎチャネ
ルMISトランジスタ12のゲートを、同一電源系のインバ
ータ14により、高インピーダンス化し、かつ、インバー
タ14の入力を前述の抵抗体13により保護した例である。
ルMISトランジスタ12のゲートを、同一電源系のインバ
ータ14により、高インピーダンス化し、かつ、インバー
タ14の入力を前述の抵抗体13により保護した例である。
第５図は本発明の第３の実施例を示すブロック図であ
る。この実施例では、第４図に示す回路11に対し、更に
ＰチャネルMISトランジスタ15と、そのゲート保護用イ
ンバータ16と、抵抗体17とを追加している。Ｐチャネル
MISトランジスタ15は、ソース及びバックゲートが高電
位側電源端子３に接続され、ドレインが低電位側電源端
子４に接続されている。
る。この実施例では、第４図に示す回路11に対し、更に
ＰチャネルMISトランジスタ15と、そのゲート保護用イ
ンバータ16と、抵抗体17とを追加している。Ｐチャネル
MISトランジスタ15は、ソース及びバックゲートが高電
位側電源端子３に接続され、ドレインが低電位側電源端
子４に接続されている。
この回路によれば、ＰチャネルMISトランジスタ15によ
るダイオード（以下、BVDSPダイオードと称す）が並列
に入るため、逆方向のストレスが加わった場合、まず、
BVDSNダイオード及びBVDSPダイオードのうちのいずれか
逆方向耐圧が低い方でクランプが可能となる。また、Ｐ
型基板の場合、Ｎ型ウエルをベースとするPNP縦形トラ
ンジスタも保護素子として動作をし、Ｎ型基板の場合、
Ｐ型ウエルをベースとするNPN縦形トランジスタも保護
素子として動作しうるため、保護能力が更に一層向上す
るという利点がある。
るダイオード（以下、BVDSPダイオードと称す）が並列
に入るため、逆方向のストレスが加わった場合、まず、
BVDSNダイオード及びBVDSPダイオードのうちのいずれか
逆方向耐圧が低い方でクランプが可能となる。また、Ｐ
型基板の場合、Ｎ型ウエルをベースとするPNP縦形トラ
ンジスタも保護素子として動作をし、Ｎ型基板の場合、
Ｐ型ウエルをベースとするNPN縦形トランジスタも保護
素子として動作しうるため、保護能力が更に一層向上す
るという利点がある。
［発明の効果］ 以上説明したように、本発明によれば、電源間の保護素
子として、ＮチャネルMISトランジスタをダイオードと
して使用することにより、低クランプ電圧及び低オン抵
抗の保護能力を有し、従来に比して信頼度が著しく向上
した相補型MIS集積回路を得ることができる。
子として、ＮチャネルMISトランジスタをダイオードと
して使用することにより、低クランプ電圧及び低オン抵
抗の保護能力を有し、従来に比して信頼度が著しく向上
した相補型MIS集積回路を得ることができる。
第１図は１個のMISトランジスタにより構成された保護
回路を示すブロック図、第２図は従来のPN接合ダイオー
ドと本発明で用いるＮチャネルMISトランジスタを用い
たダイオードの逆方向電圧−電流特性図、第３図乃至第
５図は本発明の第１乃至第３の実施例を夫々示すブロッ
ク図、第６図は従来の保護手段を示すブロック図であ
る。 1:チップ、2;内部回路、3;高電位側電源端子、4;低電位
側電源端子、5;PN接合ダイオード、11；保護回路、12;N
チャネルMISトランジスタ（BVDSNダイオード）、13,17;
抵抗体、14,16;インバータ、15;PチャネルMISトランジ
スタ（BVDSPダイオード）
回路を示すブロック図、第２図は従来のPN接合ダイオー
ドと本発明で用いるＮチャネルMISトランジスタを用い
たダイオードの逆方向電圧−電流特性図、第３図乃至第
５図は本発明の第１乃至第３の実施例を夫々示すブロッ
ク図、第６図は従来の保護手段を示すブロック図であ
る。 1:チップ、2;内部回路、3;高電位側電源端子、4;低電位
側電源端子、5;PN接合ダイオード、11；保護回路、12;N
チャネルMISトランジスタ（BVDSNダイオード）、13,17;
抵抗体、14,16;インバータ、15;PチャネルMISトランジ
スタ（BVDSPダイオード）
Claims (5)
- 【請求項１】ドレインが高電位側電源端子に接続されソ
ース及びバックゲートが低電位側電源端子に接続された
ＮチャネルMISトランジスタと、このＮチャネルMISトラ
ンジスタのゲートと前記低電位側電源端子との間に介装
された抵抗体とを具備したことを特徴とする相補型MIS
集積回路の保護回路。 - 【請求項２】前記抵抗体は、多結晶シリコン等の非接合
型抵抗体であることを特徴とする特許請求の範囲第１項
に記載の相補型MIS集積回路の保護回路。 - 【請求項３】前記抵抗体は、ソースドレイン拡散層、基
板、及び反対導電型ウエルのいずれかによる接合型抵抗
体であることを特徴とする特許請求の範囲第１項に記載
の相補型MIS集積回路の保護回路。 - 【請求項４】ドレインが高電位側電源端子に接続されソ
ース及びバックゲートが低電位側電源端子に接続された
ＮチャネルMISトランジスタと、前記高電位側電源端子
の電位を反転させて、前記ＮチャネルMISトランジスタ
のゲートに与えるインバータとを有することを特徴とす
る相補型MIS集積回路の保護回路。 - 【請求項５】ソース及びバックゲートが前記高電位側電
源端子に接続されドレインが低電位側電源端子に接続さ
れたＰチャネルMISトランジスタと、前記低電位側電源
端子の電位を反転させて前記ＰチャネルMISトランジス
タのゲートに与える第２のインバータを有することを特
徴とする特許請求の範囲第４項に記載の相補型MIS集積
回路の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137487A JPH0770609B2 (ja) | 1987-05-31 | 1987-05-31 | 相補型ｍｉｓ集積回路の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137487A JPH0770609B2 (ja) | 1987-05-31 | 1987-05-31 | 相補型ｍｉｓ集積回路の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63301557A JPS63301557A (ja) | 1988-12-08 |
| JPH0770609B2 true JPH0770609B2 (ja) | 1995-07-31 |
Family
ID=15199791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62137487A Expired - Lifetime JPH0770609B2 (ja) | 1987-05-31 | 1987-05-31 | 相補型ｍｉｓ集積回路の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770609B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653419A (ja) * | 1992-07-31 | 1994-02-25 | Kawasaki Steel Corp | 半導体装置の電源保護回路 |
-
1987
- 1987-05-31 JP JP62137487A patent/JPH0770609B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63301557A (ja) | 1988-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH0888323A (ja) | 半導体集積回路装置 | |
| JPH037144B2 (ja) | ||
| EP1046193A1 (en) | An integrated circuit provided with esd protection means | |
| US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US6894320B2 (en) | Input protection circuit | |
| JP2753191B2 (ja) | 半導体装置 | |
| JPH0770609B2 (ja) | 相補型ｍｉｓ集積回路の保護回路 | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JPH05315552A (ja) | 半導体保護装置 | |
| JPS6360547B2 (ja) | ||
| JPH0590520A (ja) | 半導体保護装置 | |
| JPH08504297A (ja) | 集積回路保護バイアシングのための回路構造 | |
| JPH06177662A (ja) | 入出力保護回路 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPS62115764A (ja) | 半導体集積回路装置 | |
| JPS6146987B2 (ja) | ||
| JPS6276815A (ja) | 半導体集積回路の出力バツフア回路 | |
| JPH0346273A (ja) | 入力保護装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS62165353A (ja) | 半導体集積回路装置 | |
| JPS62287659A (ja) | 半導体集積回路装置 | |
| JPS5843560A (ja) | バイポ−ラ集積回路装置 | |
| JPS6024594B2 (ja) | 相補型ｍｏｓトランジスタの保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |