JPH0770643B2 - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH0770643B2 JPH0770643B2 JP25166586A JP25166586A JPH0770643B2 JP H0770643 B2 JPH0770643 B2 JP H0770643B2 JP 25166586 A JP25166586 A JP 25166586A JP 25166586 A JP25166586 A JP 25166586A JP H0770643 B2 JPH0770643 B2 JP H0770643B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal
- wafer
- present
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ストライプ状の複数の導体を表面に有するウ
ェハを複数積層し、熱圧接し当該圧接体をその軸方向に
切断することにより構成され、前記導体よりなる複数の
電極を有して成る配線基板における、その縦方向と横方
向との熱膨張係数を一致させて成る当該配線基板の形成
技術に関する。
ェハを複数積層し、熱圧接し当該圧接体をその軸方向に
切断することにより構成され、前記導体よりなる複数の
電極を有して成る配線基板における、その縦方向と横方
向との熱膨張係数を一致させて成る当該配線基板の形成
技術に関する。
本発明者らは、先に、ストライプ状の複数の例えばAlよ
り成る導体を表面に有する例えばシリコン単結晶より成
るウェハを複数積層し、当該シリコンウェハがAlを介在
させることにより接合されることを利用して、これらウ
ェハを熱圧接し、当該熱圧接体を圧接方向にスライスす
ることにより構成された、当該Al導体がスルーホール内
に埋設された形の基板を提案した。
り成る導体を表面に有する例えばシリコン単結晶より成
るウェハを複数積層し、当該シリコンウェハがAlを介在
させることにより接合されることを利用して、これらウ
ェハを熱圧接し、当該熱圧接体を圧接方向にスライスす
ることにより構成された、当該Al導体がスルーホール内
に埋設された形の基板を提案した。
しかるに、この基板にあっては、そのスライス(切断)
方向如何により、当該基板の縦方向と横方向において熱
膨張係数が異なることがある。すなわち、当該基板にあ
ってはシリコンウェハが使用されており、シリコンの結
晶にあっては、その結晶面の方向を指定するのに用いら
れるミラー指数において、例えば(111)の方向と(10
0)の方向では電気的特性や化学的性質などが異なるこ
とが知られており(例えば、昭和57年4月25日日刊工業
新聞社発行相良岩男著「SCIENCE AND TECHNOLOGY、LS
Iのはなし」参照)、その結晶軸により熱膨張係数が異
なり、基板に好ましからざる影響を与える。
方向如何により、当該基板の縦方向と横方向において熱
膨張係数が異なることがある。すなわち、当該基板にあ
ってはシリコンウェハが使用されており、シリコンの結
晶にあっては、その結晶面の方向を指定するのに用いら
れるミラー指数において、例えば(111)の方向と(10
0)の方向では電気的特性や化学的性質などが異なるこ
とが知られており(例えば、昭和57年4月25日日刊工業
新聞社発行相良岩男著「SCIENCE AND TECHNOLOGY、LS
Iのはなし」参照)、その結晶軸により熱膨張係数が異
なり、基板に好ましからざる影響を与える。
本発明は上記した基板における熱膨張係数を縦方向,横
方向一致させることのできる技術を提供することを目的
とする。
方向一致させることのできる技術を提供することを目的
とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明においては、当該切断に際し、切断方向に対する
結晶軸と、当該切断方向に対する面内方向の結晶軸とを
一致させるようにした。
結晶軸と、当該切断方向に対する面内方向の結晶軸とを
一致させるようにした。
これにより、基板における縦方向と横方向との結晶軸が
一致してくるので、これら方向における熱膨張係数も一
致させることができる。
一致してくるので、これら方向における熱膨張係数も一
致させることができる。
次に、本発明を図面に示す実施例に基づいて説明する。
第2図に示すような表面にストライプ状のAl導体(1)
を有するシリコンウェハ(2)を、第4図に示すよう
に、複数枚積層し、熱圧接して、第5図に示すような圧
接体(3)を形成する。当該ウェハ(2)は、一般に、
基板として使用されるウェハ本体(4)表面に、Al配線
(5)を形成し、該配線(5)の上に、絶縁膜(6)を
被覆し、該絶縁膜(6)上に、前記Al導体(1)を複数
適宜間隔をおいて並設する。当該ウェハ(2)の断面例
は、第3図に示す通りである。ウェハ本体(4)は、上
記のように、例えばシリコン単結晶基板から成り、周知
の技術によってこのウェハ内には多数の回路素子が形成
され、1つの回路機能が与えられている。回路素子の具
体例は、例えばMOSトランジスタから成り、これらの回
路素子によって、例えば論理回路およびメモリの回路機
能が形成されている。
を有するシリコンウェハ(2)を、第4図に示すよう
に、複数枚積層し、熱圧接して、第5図に示すような圧
接体(3)を形成する。当該ウェハ(2)は、一般に、
基板として使用されるウェハ本体(4)表面に、Al配線
(5)を形成し、該配線(5)の上に、絶縁膜(6)を
被覆し、該絶縁膜(6)上に、前記Al導体(1)を複数
適宜間隔をおいて並設する。当該ウェハ(2)の断面例
は、第3図に示す通りである。ウェハ本体(4)は、上
記のように、例えばシリコン単結晶基板から成り、周知
の技術によってこのウェハ内には多数の回路素子が形成
され、1つの回路機能が与えられている。回路素子の具
体例は、例えばMOSトランジスタから成り、これらの回
路素子によって、例えば論理回路およびメモリの回路機
能が形成されている。
熱圧接は、例えば温度600℃内外、高真空下で行われ
る。
る。
第5図、切断線(7)で例示するように、圧接体(3)
の軸方向(圧接方向)に、切断する。切断後に、研磨工
程などを経て、第6図や第7図に示すような基板(8)
を経る。
の軸方向(圧接方向)に、切断する。切断後に、研磨工
程などを経て、第6図や第7図に示すような基板(8)
を経る。
なお、第7図は、第6図に示す基板(8)を倒した状態
を示す。
を示す。
第6図に示すように、基板(8)の厚さ方向に、前記Al
導体(1)が複数適宜間隔をおいて配設されている。各
シリコンウェハ(2)には、第4図に示すように、スト
ライプ状のAl導体(1)が形成されているので、基板
(8)の縦方向(A)には段階的に当該Al導体(1)が
配されている。
導体(1)が複数適宜間隔をおいて配設されている。各
シリコンウェハ(2)には、第4図に示すように、スト
ライプ状のAl導体(1)が形成されているので、基板
(8)の縦方向(A)には段階的に当該Al導体(1)が
配されている。
当該Al導体(1)の末端部はそれぞれ基板(8)のピン
電極(9)となる。
電極(9)となる。
当該第7図に示すような多ピン電極(9)を有する配線
基板(8)において、前記第3図におけるAl配線(5)
は当該基板(8)の内部配線となる。
基板(8)において、前記第3図におけるAl配線(5)
は当該基板(8)の内部配線となる。
このような基板(8)において、当該基板(8)の縦方
向(A)と横方向(B)との熱膨張係数が異なることが
ある。
向(A)と横方向(B)との熱膨張係数が異なることが
ある。
例えばA方向の熱膨張係数がB方向のそれに比して大き
い場合があり、基板(8)において熱歪を生ずることが
ある。
い場合があり、基板(8)において熱歪を生ずることが
ある。
本発明はこれを解決しようとするもので、第1図に示
す、シリコンウェハ(2)の複数枚より成る圧接体
(3)の切断に際し、例えばA方向の結晶軸が(111)
としたら、その切断に際し、B方向の結晶軸も同様の
(111)とし、両者を一致させるように、B方向の結晶
軸を適宜選択して切断を行なうようにする。これを第8
図〜第10図に基づいて詳述する。
す、シリコンウェハ(2)の複数枚より成る圧接体
(3)の切断に際し、例えばA方向の結晶軸が(111)
としたら、その切断に際し、B方向の結晶軸も同様の
(111)とし、両者を一致させるように、B方向の結晶
軸を適宜選択して切断を行なうようにする。これを第8
図〜第10図に基づいて詳述する。
半導体結晶については、周知のように、結晶面や結晶軸
の位置や方向を表わすのに、一般に、ミラー指数が用い
られる。
の位置や方向を表わすのに、一般に、ミラー指数が用い
られる。
第9図(a),(b),および(c)は、立方格子結晶
に対する代表的な結晶面(結晶軸)を示す。図中(a)
は(111)面〔〔111〕軸〕を、(b)は(110)面〔〔1
10〕軸〕を、また(c)は(100)面〔〔100〕軸〕を示
す。
に対する代表的な結晶面(結晶軸)を示す。図中(a)
は(111)面〔〔111〕軸〕を、(b)は(110)面〔〔1
10〕軸〕を、また(c)は(100)面〔〔100〕軸〕を示
す。
第10図はシリコンウェハ本体(2)のチップ(10)へス
クライブする際の(100)面をもつ当該ウェハ本体
(2)の結晶面と劈開面との関係を図示したものであ
る。
クライブする際の(100)面をもつ当該ウェハ本体
(2)の結晶面と劈開面との関係を図示したものであ
る。
MOS半導体集積回路では、一般に、(100)面すなわちウ
ェハ表面に垂直なベクトルが〔100〕方向と一致する面
を持つSiウェハが用いられる。これは(100)面におい
て、他の例えば(111)や(110)面と比べたとき、MOS
トランジスタのSiO2−Si界面電荷密度が最小となり、も
っとも安定した界面状態が得られるからである。
ェハ表面に垂直なベクトルが〔100〕方向と一致する面
を持つSiウェハが用いられる。これは(100)面におい
て、他の例えば(111)や(110)面と比べたとき、MOS
トランジスタのSiO2−Si界面電荷密度が最小となり、も
っとも安定した界面状態が得られるからである。
(100)Siウェハを用いることは、シリコンの劈開性を
利用して、正方形や長方形のチップにスクライブするの
にも好都合である。第10図に示したウェハにおいては、
(100)面内には第10図に示すように、〔011〕,〔01
〕の互いに直交する二つのベクトルがある。それぞれ
のベクトルに垂直な(011),(01)面が劈開面であ
る。
利用して、正方形や長方形のチップにスクライブするの
にも好都合である。第10図に示したウェハにおいては、
(100)面内には第10図に示すように、〔011〕,〔01
〕の互いに直交する二つのベクトルがある。それぞれ
のベクトルに垂直な(011),(01)面が劈開面であ
る。
本発明のスライス方法は第8図により、より一層明らか
である。
である。
第8図(a)〜(c)は、第10図と同様にシリコンウェ
ハ(2)からチップ(10)をスクライブする場合の結晶
面や結晶軸の関係を示したもので、同図(c)に示すよ
うに、同図右側におけるチップ(10)においては、チッ
プ(10)の縦方向の結晶面(111)と横方向の結晶面(1
11)とが一致している。これは、第9図や第10図に示す
ように、結晶軸を合わせることにより可能であり、した
がって、第1図に示す、本発明に係るシリコンウェハよ
り成る圧接体(3)において、A方向に対する結晶軸と
一致するような、B方向(面内方向)の切断しようとす
る結晶軸を選択することにより、前記基板(8)におい
てA方向,B方向のそれぞれの熱膨張係数が一致した基板
(8)を得ることが可能となる。
ハ(2)からチップ(10)をスクライブする場合の結晶
面や結晶軸の関係を示したもので、同図(c)に示すよ
うに、同図右側におけるチップ(10)においては、チッ
プ(10)の縦方向の結晶面(111)と横方向の結晶面(1
11)とが一致している。これは、第9図や第10図に示す
ように、結晶軸を合わせることにより可能であり、した
がって、第1図に示す、本発明に係るシリコンウェハよ
り成る圧接体(3)において、A方向に対する結晶軸と
一致するような、B方向(面内方向)の切断しようとす
る結晶軸を選択することにより、前記基板(8)におい
てA方向,B方向のそれぞれの熱膨張係数が一致した基板
(8)を得ることが可能となる。
次に、本発明の基板を使用した半導体装置(マルチチッ
プモジュール)の構造例を第11図を参照しつつ説明す
る。
プモジュール)の構造例を第11図を参照しつつ説明す
る。
第11図にて、上記で得られた基板(8)上に、半導体チ
ップ(11)をマルチに搭載する。該基板(8)と当該チ
ップ(11)との接合は、例えばハンダバンプ(12)をリ
フローさせることにより行なうことができる。半導体素
子(チップ)11は、例えばシリコン単結晶基板から成
り、周知の技術によってこのチップ内には多数の回路素
子が形成され、1つの回路機能が与えられている。回路
素子の具体例は、例えばMOSトランジスタから成り、こ
れらの回路素子によって、例えば論理回路およびメモリ
の回路機能が形成されている。
ップ(11)をマルチに搭載する。該基板(8)と当該チ
ップ(11)との接合は、例えばハンダバンプ(12)をリ
フローさせることにより行なうことができる。半導体素
子(チップ)11は、例えばシリコン単結晶基板から成
り、周知の技術によってこのチップ内には多数の回路素
子が形成され、1つの回路機能が与えられている。回路
素子の具体例は、例えばMOSトランジスタから成り、こ
れらの回路素子によって、例えば論理回路およびメモリ
の回路機能が形成されている。
該基板(8)のAl導体(1)とハンダバンプ(12)とが
接続され、当該Al導体(1)はAl配線(内層配線)
(5)と接続され、該Al配線(5)はAl導体(1)を介
して、当該基板(8)下部の配線基板(13)表面の表面
配線(14)と接続している。
接続され、当該Al導体(1)はAl配線(内層配線)
(5)と接続され、該Al配線(5)はAl導体(1)を介
して、当該基板(8)下部の配線基板(13)表面の表面
配線(14)と接続している。
当該配線基板(13)も上記と同様の手法により製造する
ことができ、その厚さ方向にAl導体(1)を有する。
ことができ、その厚さ方向にAl導体(1)を有する。
当該配線基板(13)の裏面にハンダバンプ(15)を形成
し、プリント基板などの実装用基板(16)と、当該バン
プ(15)をリフローすることにより実装できるようにし
ておく。
し、プリント基板などの実装用基板(16)と、当該バン
プ(15)をリフローすることにより実装できるようにし
ておく。
半導体チップ(11)の封止のために、キャップ(17)を
取付けする。キャップ(17)は例えばセラミック材によ
り構成される。
取付けする。キャップ(17)は例えばセラミック材によ
り構成される。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、熱歪の低減された基板を得ることがで
き、シリコン単結晶からなる場合、シリコンチップとの
熱膨張係数を合せることができ、熱歪の低減されたマル
チチップモジュールを得るのに非常に有効となる。
き、シリコン単結晶からなる場合、シリコンチップとの
熱膨張係数を合せることができ、熱歪の低減されたマル
チチップモジュールを得るのに非常に有効となる。
第1図は本発明の実施例の説明図、 第2図は本発明に使用されるウェハの一実施例を示す平
面図、 第3図は第2図I−I線断面図、 第4図は本発明の実施例工程を示す説明図、 第5図は本発明の実施例工程を示す説明図、 第6図は本発明の実施例を示す基板の斜視図、 第7図は本発明の実施例を示す基板の斜視図、 第8図(a)〜(c)はそれぞれウェハをスクライブし
てチップにする場合の結晶軸と結晶面との関係を示す説
明図、 第9図(a)〜(c)はそれぞれ立方格子結晶に対する
結晶面および結晶軸の説明図、 第10図はシリコンウェハの結晶面と劈開面との関係を示
す説明図、 第11図は本発明の基板を使用したマルチチップモジュー
ルの構成断面図である。 1……ストライプ状の導体、2……ウェハ、3……圧接
体、4……ウェハ本体、5……配線、6……絶縁膜、7
……切断線、8……配線基板、9……電極、10……チッ
プ、11……チップ、12……ハンダバンプ、13……配線基
板、14……表面配線、15……ハンダバンプ、16……実装
用基板、17……キャップ
面図、 第3図は第2図I−I線断面図、 第4図は本発明の実施例工程を示す説明図、 第5図は本発明の実施例工程を示す説明図、 第6図は本発明の実施例を示す基板の斜視図、 第7図は本発明の実施例を示す基板の斜視図、 第8図(a)〜(c)はそれぞれウェハをスクライブし
てチップにする場合の結晶軸と結晶面との関係を示す説
明図、 第9図(a)〜(c)はそれぞれ立方格子結晶に対する
結晶面および結晶軸の説明図、 第10図はシリコンウェハの結晶面と劈開面との関係を示
す説明図、 第11図は本発明の基板を使用したマルチチップモジュー
ルの構成断面図である。 1……ストライプ状の導体、2……ウェハ、3……圧接
体、4……ウェハ本体、5……配線、6……絶縁膜、7
……切断線、8……配線基板、9……電極、10……チッ
プ、11……チップ、12……ハンダバンプ、13……配線基
板、14……表面配線、15……ハンダバンプ、16……実装
用基板、17……キャップ
Claims (2)
- 【請求項1】ストライプ状の複数の導体を表面に有する
ウェハを複数積層し、熱圧接し、当該圧接体をその軸方
向に切断することにより構成され、前記導体よりなる複
数の電極を有して成る配線基板において、前記切断に際
し、当該切断方向における当該基板の結晶軸と当該切断
方向に対する面内方向の結晶軸とを一致させて成り、以
って当該基板の縦方向と横方向との熱膨張係数を一致さ
せて成ることを特徴とする配線基板。 - 【請求項2】ウェハが、シリコン結晶より成り、導体
が、Al導体より成る、特許請求の範囲第1項記載の配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25166586A JPH0770643B2 (ja) | 1986-10-24 | 1986-10-24 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25166586A JPH0770643B2 (ja) | 1986-10-24 | 1986-10-24 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63107048A JPS63107048A (ja) | 1988-05-12 |
| JPH0770643B2 true JPH0770643B2 (ja) | 1995-07-31 |
Family
ID=17226198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25166586A Expired - Lifetime JPH0770643B2 (ja) | 1986-10-24 | 1986-10-24 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770643B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5060038B2 (ja) * | 2005-10-07 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 電子回路装置およびその製造方法 |
-
1986
- 1986-10-24 JP JP25166586A patent/JPH0770643B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63107048A (ja) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4722914A (en) | Method of making a high density IC module assembly | |
| US4630096A (en) | High density IC module assembly | |
| US5851845A (en) | Process for packaging a semiconductor die using dicing and testing | |
| TW544902B (en) | Semiconductor device and manufacture the same | |
| JP2660299B2 (ja) | 複合ウェーハ型集積回路チップの製造方法 | |
| JP2818390B2 (ja) | 電子モジュール | |
| JP2660300B2 (ja) | 集積回路チップの製造方法 | |
| JP2005294842A (ja) | 段差型ダイを有する半導体パッケージとその製造方法 | |
| JP2001168131A (ja) | 薄型相互接続構造 | |
| JP3770631B2 (ja) | 半導体装置の製造方法 | |
| US6124149A (en) | Method of making stackable semiconductor chips to build a stacked chip module | |
| US4530001A (en) | High voltage integrated semiconductor devices using a thermoplastic resin layer | |
| JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
| US20170179101A1 (en) | Bridge structure for embedding semiconductor die | |
| JP2003124262A5 (ja) | ||
| JP2003282817A (ja) | 半導体装置およびその製造方法 | |
| JPH0770643B2 (ja) | 配線基板 | |
| JP2002100707A (ja) | 半導体装置およびその製造方法 | |
| US5463245A (en) | Semiconductor integrated circuit device having sealing means | |
| US7253025B2 (en) | Multiple substrate microelectronic devices and methods of manufacture | |
| US20200381320A1 (en) | Semiconductor device with a dielectric between portions | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| EP0032565A1 (en) | Mounting and packaging of silicon devices on ceramic substrates, and packaged silicon devices | |
| JPH0241906B2 (ja) | ||
| JPS61253826A (ja) | 半導体装置およびその製造方法 |