JPH0770800B2 - プリント基板部品取付法 - Google Patents
プリント基板部品取付法Info
- Publication number
- JPH0770800B2 JPH0770800B2 JP59164865A JP16486584A JPH0770800B2 JP H0770800 B2 JPH0770800 B2 JP H0770800B2 JP 59164865 A JP59164865 A JP 59164865A JP 16486584 A JP16486584 A JP 16486584A JP H0770800 B2 JPH0770800 B2 JP H0770800B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- package
- mounting
- package component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はプリント基板へのパッケージ部品の実装に関す
る。
る。
近年LSI容量の増大により、そのパッケージも大形化
し、引出しピンの数も増し100ピンを有するフラットパ
ッケージのものも普通になった。しかし現在のところそ
れらのLSIは機能的には同じであっても、そのパッケー
ジを見るとメーカ毎に大きさ、ピンの配列、ピン間隔が
異なるものが多く、これらをプリント基板上にマウント
する側からすれば同じ機能のLSIだからといって、どれ
でも取付け可能というわけに行かず、１つの型のLSIだ
けを用いた基板へのマウント設計では、この種LSIの受
給不足の状況もあり、マウント生産上に不都合があっ
た。そのためプリント基板上でパッケージの異なる同一
機能部品のどちらもマンウト出来るよう、それぞれに対
しマウント可能な専用スペースを設けプリント配線の引
廻しも行っていた。その結果は機能上必要な１つのパッ
ケージのために２つ分のスペースを占有され、プリント
配線の引廻しにも多くのスペースを必要としプリント基
板上のスペースの利用に無駄が大きい欠点があった。
し、引出しピンの数も増し100ピンを有するフラットパ
ッケージのものも普通になった。しかし現在のところそ
れらのLSIは機能的には同じであっても、そのパッケー
ジを見るとメーカ毎に大きさ、ピンの配列、ピン間隔が
異なるものが多く、これらをプリント基板上にマウント
する側からすれば同じ機能のLSIだからといって、どれ
でも取付け可能というわけに行かず、１つの型のLSIだ
けを用いた基板へのマウント設計では、この種LSIの受
給不足の状況もあり、マウント生産上に不都合があっ
た。そのためプリント基板上でパッケージの異なる同一
機能部品のどちらもマンウト出来るよう、それぞれに対
しマウント可能な専用スペースを設けプリント配線の引
廻しも行っていた。その結果は機能上必要な１つのパッ
ケージのために２つ分のスペースを占有され、プリント
配線の引廻しにも多くのスペースを必要としプリント基
板上のスペースの利用に無駄が大きい欠点があった。
本発明上記欠点を除去できる部品取付法を提供すること
を目的とする。
を目的とする。
本発明は、機能的には互換性があるが構造的に互換性の
ない、かつ同数のピンを備えた第１、第２のパッケージ
部品のいずれかを採用するパッケージ部品のプリント基
板への実装において、プリント基板の表面と裏面に分け
て第１又は第２のパッケージ取付用ランドを第１のピン
を基準にしてそれぞれ左右逆回りに設けておき、採用し
たパッケージ部品に応じて表面又は裏面に実装する構成
としたので、機能的に互換性を有するLSIの２つのパッ
ケーシに対する取付用ランドをプリント基板の表と裏に
別々に設けて基板上のスペースを１パッケージ分でよく
し、表裏の縦の接続も利用できて基板上での配線の引廻
しスペースの減少も可能としたものである。
ない、かつ同数のピンを備えた第１、第２のパッケージ
部品のいずれかを採用するパッケージ部品のプリント基
板への実装において、プリント基板の表面と裏面に分け
て第１又は第２のパッケージ取付用ランドを第１のピン
を基準にしてそれぞれ左右逆回りに設けておき、採用し
たパッケージ部品に応じて表面又は裏面に実装する構成
としたので、機能的に互換性を有するLSIの２つのパッ
ケーシに対する取付用ランドをプリント基板の表と裏に
別々に設けて基板上のスペースを１パッケージ分でよく
し、表裏の縦の接続も利用できて基板上での配線の引廻
しスペースの減少も可能としたものである。
第１図は本発明の一実施例を示す側面図、第２図はプリ
ント基板の一方の面にマウントされたパッケージの平面
図、第３図はプリント基板の他方の面にマウントされた
パッケージの平面図である。これらの図に於て、（１）
及び（２）はそれぞれ機能的には同じでパッケージが異
なるLSI、（３）はこれらLSI（１）（２）が表裏両面に
分けてマウントされるプリント基板、（４）はパッケー
ジ本体、（５）接続ピンである。これら両パッケージの
ピンから入出力する信号の配置は第一のピンを基準にし
てそれぞれが左右逆まわり、即ち、重ねて透視した場合
の同まわりになるようにしてプリント基板の表裏で同一
信号の接続を容易にすることにより配置線の引廻しを少
くするようランドの配置を考慮することが望ましい。
ント基板の一方の面にマウントされたパッケージの平面
図、第３図はプリント基板の他方の面にマウントされた
パッケージの平面図である。これらの図に於て、（１）
及び（２）はそれぞれ機能的には同じでパッケージが異
なるLSI、（３）はこれらLSI（１）（２）が表裏両面に
分けてマウントされるプリント基板、（４）はパッケー
ジ本体、（５）接続ピンである。これら両パッケージの
ピンから入出力する信号の配置は第一のピンを基準にし
てそれぞれが左右逆まわり、即ち、重ねて透視した場合
の同まわりになるようにしてプリント基板の表裏で同一
信号の接続を容易にすることにより配置線の引廻しを少
くするようランドの配置を考慮することが望ましい。
本発明は以上のようになるものであって、LSI特に１社
の製品について部品欠品の対象となり易いものを機能上
採用した場合においても欠品の場合他社のLSIを使用し
てマウント生産上の事故を回避でき、しかもプリント基
板上に格別のスペースを必要としない効果がある。
の製品について部品欠品の対象となり易いものを機能上
採用した場合においても欠品の場合他社のLSIを使用し
てマウント生産上の事故を回避でき、しかもプリント基
板上に格別のスペースを必要としない効果がある。
第１図は本発明の一実施例を示す側面図、第２図及び第
３図はプリント基板のそれぞれ表裏にマウントされたパ
ッケージの平面図である。 1:第１のパッケージ部品、2:第２のパッケージ部品、 3:プリント基板、4:パッケージ本体、5:接続ピン。
３図はプリント基板のそれぞれ表裏にマウントされたパ
ッケージの平面図である。 1:第１のパッケージ部品、2:第２のパッケージ部品、 3:プリント基板、4:パッケージ本体、5:接続ピン。
Claims (1)
- 【請求項１】機能的には互換性があるが構造的に互換性
のない、かつ同数のピンを備えた第１、第２のパッケー
ジ部品のいずれかを採用するパッケー部品のプリント基
板への実装において、プリント基板の表面と裏面に分け
て第１又は第２のパッケージ取付用ランドを第１のピン
を基準にしてそれぞれ左右逆回りに設けておき、採用し
たパッケージ部品に応じて表面又は裏面に実装すること
を特徴とするプリント基板部品取付法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164865A JPH0770800B2 (ja) | 1984-08-08 | 1984-08-08 | プリント基板部品取付法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164865A JPH0770800B2 (ja) | 1984-08-08 | 1984-08-08 | プリント基板部品取付法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143496A JPS6143496A (ja) | 1986-03-03 |
| JPH0770800B2 true JPH0770800B2 (ja) | 1995-07-31 |
Family
ID=15801388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164865A Expired - Lifetime JPH0770800B2 (ja) | 1984-08-08 | 1984-08-08 | プリント基板部品取付法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770800B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11548356B2 (en) | 2020-03-10 | 2023-01-10 | Racing Optics, Inc. | Protective barrier for safety glazing |
| US11490667B1 (en) | 2021-06-08 | 2022-11-08 | Racing Optics, Inc. | Low haze UV blocking removable lens stack |
| US11709296B2 (en) | 2021-07-27 | 2023-07-25 | Racing Optics, Inc. | Low reflectance removable lens stack |
| US11808952B1 (en) | 2022-09-26 | 2023-11-07 | Racing Optics, Inc. | Low static optical removable lens stack |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849654Y2 (ja) * | 1978-07-31 | 1983-11-12 | 東芝テック株式会社 | 両面パタ−ン付印刷配線板 |
-
1984
- 1984-08-08 JP JP59164865A patent/JPH0770800B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6143496A (ja) | 1986-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600364B1 (en) | Active interposer technology for high performance CMOS packaging application | |
| EP0324244B1 (en) | Tape automated bonding package for a semiconductor chip with decoupling | |
| JPH0770800B2 (ja) | プリント基板部品取付法 | |
| US4785141A (en) | Wiring structure of termination circuit | |
| JP2646710B2 (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| CN217546414U (zh) | 一种Layout封装的印刷电路板 | |
| JPH0642365Y2 (ja) | 電子部品の実装構造 | |
| JPS63147355A (ja) | 半導体パツケ−ジ | |
| JPS6020932Y2 (ja) | 半導体装置 | |
| JPS59769Y2 (ja) | 多層プリント基板 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH04329692A (ja) | 両面実装型メモリパッケージ | |
| JP2694804B2 (ja) | ピングリッドアレイ半導体パッケージ | |
| JPS58175889A (ja) | 容量性多層プリント基板 | |
| JPH0193157A (ja) | プラグイン型パッケージ | |
| JPS62265797A (ja) | バツクボ−ド構造 | |
| JPS5939087A (ja) | 電子回路装置 | |
| JPS59180470U (ja) | プリント基板の接続構造 | |
| JPS6240460Y2 (ja) | ||
| JPS6260293A (ja) | 配線基板 | |
| JPS6298691A (ja) | 配線基板 | |
| JPH02101768A (ja) | 複合電子部品 | |
| JPH04283955A (ja) | 半導体装置 | |
| JPS59151448U (ja) | マルチパツケ−ジ | |
| JPS613492A (ja) | 電子部品高密度搭載パツケ−ジ |