JPH0772964B2

JPH0772964B2 - コントロール信号用ヘッドアンプ

Info

Publication number: JPH0772964B2
Application number: JP63037990A
Authority: JP
Inventors: 和雄木塚
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-02-19
Filing date: 1988-02-19
Publication date: 1995-08-02
Anticipated expiration: 2010-08-02
Also published as: JPH01211304A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、ビデオテープからのコントロール信号を増幅
するコントロール信号用ヘッドアンプに関するもので、
特にコントロール信号を正確に検出することが出来るコ
ントロール信号用ヘッドアンプに関する。

（ロ）従来の技術一般に、ビデオテープのコントロール（以下CTLと称
す）トラックにはデューティ50％から60％程度のCTL信
号が記録されており、再生時前記CTL信号は回転ヘッド
又はキャプスタンの制御に使われている。ところが、最
近前記CTL信号のデューティを所定の比に変えてビデオ
テープの頭出し信号として利用するものが登場してい
る。前記頭出し信号は、VTRの記録開始時に常に記録さ
せることも可能であるし、又一旦記録されたCTL信号の
上に重畳して記録させることも出来る。第２図は、頭出
し信号をCTL信号上に再記録する場合のVTRの示す回路図
で、まず第１のスイッチ（１）が図示の側に切換わって
いると、CTLヘッド（２）からのCTL信号が前記第１のス
イッチ（１）を介してCTLアンプ（３）及び正極性アン
プ（４）に印加され、増幅される。前記正極性アンプ
（４）の出力信号は回転ヘッド又はキャプスタンの制御
信号として使用される一方、ゲートパルス発生回路
（５）に印加される。すると、前記ゲートパルス発生回
路（５）からは、CTL信号より一定期間遅れて発生し、
次のCTL信号の手前で終了するゲートパルスが発生す
る。前記ゲートパルスは、第２のスイッチ（６）に印加
され第２のスイッチ（６）が端子（７）からの頭出し信
号を入力すべき指令となる書き込み命令によってオンに
なると、ゲートパルスが第２のスイッチ（６）を介して
第１のスイッチ（１）に印加され、スイッチ（11）の可
動端子を切換える。すると、ゲートパルス発生回路
（５）の出力信号に応じて動作する頭出し信号記録回路
（８）からの頭出し信号が第１のスイッチ（１）を介し
てCTLヘッド（２）に印加され、CTLトラックのCTL信号
のデューティを書き換える。従って、第２図の回路に依
れば、CTLトラックの所望の位置に頭出し信号を記録す
ることが出来る。

尚、第２図の如き回路は、特公昭60−48811号公報に記
載されている。

（ハ）発明が解決しようとする課題ところで、第２図のCTLヘッド（２）からのCTL信号のレ
ベルは、通常数mV程度あり、非常に微小な信号である。
その為、CTLアンプ（３）としては60dB程度の高い利得
が必要となる。この状態で、第１のスイッチ（１）とし
てバイポーラトランジスタを用いるとベース電流が流れ
るので、オフセットが生じ出力に大なるスイッチングノ
イズが発生してしまう。すると、前記スイッチングノイ
ズが、CTL信号であると誤判別されてしまう恐れがあっ
た。その為、第１のスイッチ（１）としては、通常MOS
型のトランジスタが用いられていた。ところが、第２図
の他の回路は、全てバイポーラトランジスタで構成され
１つの集積回路に内蔵されている為、ヘッドアンプ全体
を単一の集積回路に構成出来ないという問題があった。

（ニ）課題を解決するための手段本発明は、上述の点に鑑み成されたのもで、コントロー
ルヘッドからのコントロール信号を増幅する電流出力型
の増幅回路と、読み出し書き込みパルスに応じて前記増
幅回路にバイアスを供給するバイアス供給回路と、前記
増幅回路の出力端子に抵抗を介して電圧を印加する電源
とから成ることを特徴とする。

（ホ）作用本発明に依れば、バイポーラトランジスタで構成された
電流出力型の増幅回路の出力端子に抵抗を介して一定電
圧を加え、コントロール信号の再生時、前記増幅回路へ
のバイアスを供給するようにしているので、前記出力端
子の直流レベルを読み出し書き込みの切換動作に関わら
ず一定とすることが出来る。

（ヘ）実施例第１図は、本発明の一実施例を示す回路図で、（９）は
ビデオテープ（図示せず）のCTLトラックにCTL信号を記
録・再生するCTLヘッド、（10）及び（11）は、前記CTL
ヘッド（９）からのCTL信号がベースに印加されるトラ
ンジスタ、（12）及び（13）はベースに共通のバイアス
が加えられ、エミッタにCTL信号が印加されるトランジ
スタ、（14）は前記トランジスタ（12）及び（13）から
の入力電流の差電流を検出する電流ミラー回路、（15）
は前記トランジスタ（10），（11），（12）、及び（1
3）と電流ミラー回路（14）から成る増幅回路、（16）
は前記増幅回路（15）の出力端子、（17）は前記出力端
子（16）に抵抗（18）を介して一定電圧を印加する電
源、（19）は前記出力端子（16）からの入力信号を増幅
するオペアンプ、（20）は抵抗（21）及び（22）とコン
デンサ（23）から成る前記オペアンプ（19）の帰還回
路、（24）は前記オペアンプ（19）の出力信号を波形整
形する波形整形回路、（25）は前記波形整形回路（24）
の出力信号に応じて３つのタイミングパルスP₁,P₂及びP
₃を発生する第１タイミングパルス発生回路、（26）は
遅延回路（27）、アンドゲート（28）及びオアゲート
（29）から成り、第１タイミングパルスP₁に応じて２つ
の読み出し書き込みパルスを発生する第２タイミングパ
ルス発生回路、（30）は前記オアゲード（29）の出力信
号（第１の読み出し書き込みパルス）に応じて、前記ト
ランジスタ（12）及び（13）にバイアスを供給するバイ
アス供給回路、（31）は前記アンドゲート（28）の出力
信号（第２の読み出し書き込みパルス）に応じて前記オ
ペアンプ（19）の利得を制御する利得制御手段、及び
（32）は第１タイミングパルス発生回路（25）からの第
２及び第３タイミングパルスP₂及びP₃に応じて、CTLヘ
ッド（９）に頭出し信号に相当するCTL信号を記録するC
TL信号記録回路である。

まず、デューティ50％でCTLトラックに記録されたCTL信
号を再生する場合について説明する。再生する場合には
第１タイミングパルス発生回路（25）の動作を停止させ
る。すると、バイアス供給回路（30）のトランジスタ
（33）がオフし、差動増幅回路（34）のトランジスタ
（35）がオフ、トランジスタ（36）がオンする。する
と、前記トランジスタ（36）のコレクタから一定電圧が
バイアスとして増幅回路（15）のトランジスタ（12）及
び（13）のベースに印加され、前記増幅回路（15）は動
作状態となる。すると、CTLヘッド（９）からのCTL信号
がトランジスタ（10）及び（11）のベースに印加され、
そのエミッタからそれぞれ抵抗（37）及び（38）を介し
てトランジスタ（12）及び（13）のエミッタに印加され
る。その為、前記トランジスタ（12）及び（13）のコレ
クタには前記CTL信号に応じた電流が流れ、出力端子（1
6）には２つの電流の差電流が発生する。そして、前記
差電流即ち増幅されたCTL信号は、出力端子（16）を介
してオペアンプ（19）に印加され更に増幅されて出力端
子（39）に導出される。前記出力端子（39）に導出され
たCTL信号は、回転ヘッド又はキャプスタンの制御に使
われる。

次に一旦デューティ50％のCTL信号が第３図（イ）の如
く記録されたCTLトラックに頭出し信号を記録する場合
について説明する。この場合、VTRの再生状態で、視聴
者からの命令により第１タイミングパルス発生回路（2
5）が動作を開始する。この時は、再生状態であるから
前記出力端子（39）には第３図（ロ）の如きデューティ
50％のCTL信号が発生しており、波形整形回路（24）に
印加されている。前記波形整形回路（24）の出力端には
第３図（ハ）の如き出力信号が発生し、第１タイミング
パルス発生回路（25）に印加される。すると、前記第１
タイミングパルス発生回路（25）から３つのタイミング
パルスP₁,P₂及びP₃が発生し、第３図（ニ）の信号より
遅れて発生する第１タイミングパルスP₁（第３図
（ホ））が第２タイミングパルス発生回路（26）に印加
される。すると、遅延回路（27）の出力端には第３図
（ホ）の如き出力信号が発生し、アンドゲート（28）及
びオアゲート（29）の入力端には第３図（ニ）及び
（ホ）の信号が印加される。そして、前記オアゲート
（29）の出力端には読み出し書き込みパルスに相当する
第３図（ヘ）の信号が発生しインバータ（40）で反転さ
れた後、トランジスタ（33）のベースに印加される。一
方、CTL信号記録回路（32）には、第１タイミングパル
ス発生回路（25）から頭出し信号の記録タイミングを定
める為の第３図（チ）の如き第２タイミングパルスP₂と
記録すべきCTL信号のデューティを定める為に極性反転
用の第３図に（リ）の如き第３タイミングパルスP₃とが
印加される。第３図（ヘ）の期間T₁は、CTL信号の読み
出し期間となり、期間T₁中はトランジスタ（33）がオフ
する。すると、差動増幅回路（34）のトランジスタ（3
5）がオフ、トランジスタ（36）がオンするので、前記
トランジスタ（12）及び（13）のベースにバイアスが加
えられ増幅回路（15）は動作状態となる。この為、CTL
ヘッド（９）からのCTL信号が増幅回路（15）で増幅さ
れ出力端子（16）を介してオペアンプ（19）に印加され
る。この時、出力端子（16）の直流電位は、増幅回路
（15）の出力に依っては定まらず、電源（17）の電圧に
規定される。そして、増幅されたCTL信号が出力端子（3
9）に導出される。次に第３図（ヘ）の期間T₂は、頭出
し信号の書き込み期間となり、期間T₂中はトランジスタ
（33）がオンする。すると、差動増幅回路（34）のトラ
ンジスタ（35）がオン、トランジスタ（36）がオフする
ので、前記トランジスタ（12）及び（13）にバイアスが
加えられなくなり、増幅回路（15）は不動作状態とな
る。この為、CTLヘッド（９）及びCTL信号記録回路（3
2）からの信号は、増幅回路（15）の出力端子（16）に
伝わらなくなり、前記出力端子（16）の直流電位は電源
（17）の電圧に規定される。従って、前記出力端子（1
6）の直流電位は、CTL信号の読み出し期間T₁、頭出し信
号の書き込み期間T₂に関わらず常に一定とすることが出
来る。頭出し信号の書き込みは、CTL信号記録回路（3
2）によって行なわれる。前記CTL信号記録回路（32）
は、第３図（チ）の第２タイミングパルスP₂の立ち上が
りに応じてCTLトラックがＮ極となるような記録電流をC
TLヘッド（９）に供給する。そして、第３図（リ）の第
３タイミングパルスP₃の立ち下がり以降、前記CTLトラ
ックがＳ極となるような記録電流がCTLヘッド（９）に
供給される。その為、前記CTLトラックは、第３図
（ヌ）の如き磁化パターンとなる。

従って、第１図の回路に依ればCTL信号をスイッチング
ノイズの影響を受けずに正確に検出することが出来ると
ともに頭出し信号を再記録することが出来る。

ところで、前述の実施例において増幅回路（15）のオフ
セット電流が零の場合について説明したが、実際にはト
ランジスタ（12）及び（13）のベースに等しい電圧を加
えても等しい電流が流れない。つまり、増幅回路（15）
が動作している時の出力端子（16）の直流レベルと、不
動作の時の前記出力端子（16）の直流レベルとが異なっ
てしまう。そして、その変化分が、オペアンプ（19）で
増幅されると再生CTL信号がレベルシフトされ、極端な
場合CTL信号の検出が出来なくなる可能性がある。そこ
で、本発明に依れば前記オペアンプ（19）を可変利得型
で構成し、増幅回路（15）の動作開始直後の利得は小と
し、CTL信号の読み出し期間は、その利得を大としてい
る。そうすれば、オフセット電流に起因する変化分は、
CTL信号のレベルに比べ相対的に無視し得る大きさとな
り、見掛け上レベルシフトをほぼ零とすることが出来
る。その様子を第３図（ル）を参照しながら説明する。
今、第１図の増幅回路（15）がバイアス状態で、トラン
ジスタ（12）のコレクタ電流に比べトランジスタ（13）
のコレクタ電流が大であるとする。すると、前記増幅回
路（15）の出力端子（16）に現われるCTL信号は、第３
図（ル）の如くなり、記録されたCTL信号の読み出し期
間T₁の直流レベルは、頭出し信号の書き込み期間T₂の直
流レベルに比べて小となってしまう。頭出し信号の再書
き込み時、第３図（ニ）の第１タイミングパルスP₁が第
２タイミングパルス発生回路（26）に印加されると、ア
ンドゲート（28）の出力端には第３図（ト）の如き出力
信号が発生し、インバータ（41）を介してトランジスタ
（42）のベースに印加される。すると、第３図（ト）の
期間T₃では、トランジスタ（43）及び（44）がオンし、
コンデンサ（23）の一端は電源（17）に接続される。こ
の時のオペアンプ（19）の利得G₁はとなり、利得G₁は通常50〜60dB程度に設定される。従っ
て、CTL信号を非常に大なるレベルで増幅出来る。

次に第３図（ト）の期間T₄では、トランジスタ（43）及
び（44）がオフし、コンデンサ（23）の一端は開放状態
となりオペアンプ（19）の利得G₂は G₂＝１ ……（２）となり、時刻t₁及びt₂における直流のレベルシフトに起
因する変化分をそのままの大きさで通過させることが出
来る。

その結果、オペアンプ（19）の出力端には第３図（オ）
の如くレベルシフトのない大レベルに増幅されたCTL信
号が得られる。

尚、第１図の実施例においては、利得制御手段（31）の
切換えタイミング（第３図（ト））を第３図（ヘ）の信
号に比べ狭くしたので、回路のバラツキに対して安定に
なっているが、理想的な回路の場合には第３図（ト）の
信号を第３図（ヘ）の信号の同一にしても良い。

（ト）発明の効果以上述べた如く、本発明に依ればCTL信号を増幅する増
幅回路の出力端子の直流レベルをCTL信号の読み出し
時、書き込み時に関わらず常に一定レベルとすることが
出来る。その為、CTL信号を誤検出すること無く正確に
検出することが出来る。又、本発明に依れば、記録と再
生の切換動作を前記増幅回路にバイアスを加えるか否か
に応じて行なっているので、MOSトランジスタのスイッ
チを必要とせず切換手段の全てバイポーラトランジスタ
で構成出来る。

更に本発明に依れば増幅回路の後段に可変利得増幅回路
を設け、前記増幅回路の動作開始時及び動作停止時は、
前記可変利得増幅回路の利得を小に設定しているので、
オフセットを有する増幅回路を用いたとしても出力信号
の直流レベル変動を防止することが出来、CTL信号の誤
判別を防止することが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のコントロール信号用ヘッドアンプを示す回路図及び
第３図は第１図の説明に供する為の波形図である。（９）……CTLヘッド、（10）乃至（13）……トランジ
スタ、（14）……電流ミラー回路、（15）……増幅回
路、（16）……出力端子、（17）……電源、（18）……
抵抗、（19）……オペアンプ、（20）……帰還回路、
（24）……波形整形回路、（25）……第１タイミングパ
ルス発生回路、（26）……第２タイミングパルス発生回
路、（30）……バイアス供給回路、（31）……利得制御
手段、（32）CTL信号記録回路。

Claims

【特許請求の範囲】

【請求項１】ビデオテープからのコントロール信号を検
出するコントロールヘッドと、該コントロールヘッドか
らのコントロール信号を増幅する電流出力型の増幅回路
と、読み出し書き込みパルスに応じて前記増幅回路にバ
イアスを供給するバイアス供給回路と、前記増幅回路の
出力端子に抵抗を介して電圧を供給する電源と、前記増
幅回路の出力端子からの信号に応じて所定のデユーテイ
を有する前記読み出し書き込みパルスを発生する読み出
し書き込みパルス発生回路とを設け、前記増幅回路の出
力端子から直流レベルが一定のコントロール信号を得る
ようにしたことを特徴とするコントロール信号用ヘッド
アンプ。
【請求項２】請求項第１項において、前記増幅回路の出
力端子からの信号を増幅する可変利得増幅回路を設け、
前記可変利得増幅回路の利得を読み出し書き込みパルス
に応じて切り換えるようにしたことを特徴とする請求項
１項記載のコントロール信号用ヘッドアンプ。