JPH0773431B2 - 補償器 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フィーバック制御のループ内で使用される補
償器に関するものである。

従来の技術 フィードバック制御の一例として、たとえば、モータの
回転速度を速度検出器により検出して、その検出信号に
よってモータへの供給電力を制御するモータの速度制御
装置は、ビデオテープレコーダのキャプスタンモータや
シリンダモータ等に広く利用されている（たとえば、本
出願人が提案した特願昭56−142724号を参照）。しかし
ながら、このような速度制御装置のなかで使用する補償
器では、従来から利用されている比例・積分・微分補償
を行っているだけであり、負荷トルク変動による回転速
度の変動を十分に抑制することができなかった。

このような問題を解決するために、本出願人は特願昭60
−229143号および特願昭60−229144号において、新しい
構成の補償器を使用して、負荷トルク変動に対して非常
に強くした高性能なモータの速度制御装置を提案した。
すなわち、特願昭60−229143号や特願昭60−229144号で
は、モータの回転速度に応じた周期の交流信号を生じる
回転センサと、回転センサの交流信号によりモータの１
回転当たり複数回の検出を行う速度検出手段と、速度検
出手段の検出信号にもとずき演算・記憶して制御信号を
作り出す補償手段と、補償手段の制御信号に応じた電力
を前記モータに供給する電力増幅手段（駆動手段）によ
って速度制御系を構成している。さらに、速度検出手段
の検出信号に応動した回転誤差を得る回転誤差検出手段
と、NxL個（複数個）のメモリ値群Ｍ［０］からＭ［NxL
−１］を格納するメモリ手段と、メモリ手段のＬ間隔ず
つ離れたNx個のメモリ値群を使って合成計算される合成
値を実質的に演算する合成値算出手段（メモリ出力値作
成手段）と、合成値算出手段の合成値と回転誤差検出手
段の回転誤差を演算合成した値に対応した更新値によっ
てメモリ手段のメモリ値を実質的に順番に更新保存する
更新保存手段と、合成値算出手段の合成値と回転誤差検
出手段の回転誤差を演算合成して制御信号を作り出す制
御信号作成手段とを有する補償手段（補償器）を使用す
ることによって、高性能なモータの速度制御装置を実現
している。

発明が解決しようとする問題点 しかしながら、特願昭60−229143号や特願昭60−229144
号で使用した補償器の構成では、多数のデジタルメモリ
を使用することが必要不可欠であり、通常、16bits×10
00words＝16kbits程度のメモリが必要とされる。近年の
半導体製造技術の向上によってメモリ用のIC素子が急速
に低価格化しているとはいえ、16kbitsものメモリを使
用することはコストの大幅な上昇を招き、好ましくな
い。

本発明は、このような点を考慮して、上記の例に示され
るような多くのメモリを使用する補償器について検討
し、制御性能を悪化させることなく、必要メモリ数を大
幅に削減したものである。

問題点を解決するための手段 本発明の補償器では、所定タイミング毎、もしくは略所
定タイミング毎にデジタル誤差を得る誤差検出手段と、
Nx・Ｌ個（ここに、Nxは１以上の整数、Ｌは４以上の整
数）の順序づけられたメモリ値を格納保存するメモリ手
段と、前記誤差検出手段の複数個のデジタル誤差を演算
合成した合成誤差を作り出す合成誤差作成手段と、前記
所定タイミングのＱ倍（ここに、Ｑは２以上の整数）の
更新タイミング毎に、前記Nx・Ｌ個のメモリ値を順番に
前記合成誤差作成手段の合成誤差とメモリ出力値作成手
段のメモリ出力値を演算合成した更新値によって更新保
存する更新保存手段と、Nxが１の場合には少なくとも１
個のメモリ値を使い、Nxが２以上の場合には更新間隔が
前記更新タイミングのＬ倍以上離れたNx個のメモリ値群
を少なくとも１組使って、前記更新タイミングに同期し
て前記メモリ出力値を作り出す前記メモリ出力値作成手
段と、前記所定タイミング毎に前記誤差検出手段のデジ
タル誤差と前記メモリ出力値作成手段のメモリ出力値を
演算合成して制御信号を作り出す制御信号作成手段を具
備したことにより、上記の問題点を解決したものであ
る。

作用 本発明では、上記の構成にすることによって、例えばモ
ータの速度制御装置に応用した場合に、特願昭60−2291
43号や特願昭60−229144号に示したように、特定の周波
数の負荷トルク変動の影響を大幅に低減させることがで
きた。すなわち、少数（Ｑ分の１）のメモリ数を使用し
て経済的に高性能な補償器を実現している。もちろん、
本発明の補償器は、モータの速度制御装置以外の多くの
制御装置に応用することは可能であり、それらにおいて
も特定の周波数における特性改善効果は得られるもので
ある。また、誤差検出手段の複数個のデジタル誤差を合
成した合成誤差を合成誤差作成手段により作成し、合成
誤差とメモリ出力値を演算合成してメモリ値を更新保存
しているので、デジタル誤差に含まれる不要なノイズ成
分によって補償器の出力（制御信号）が乱されたり、制
御系全体の動作が不安定になることを防止できる。

実施例 以下、本発明の一実施例の補償器について、図面を参照
しながら説明する。第２図に本発明の補償器を使用した
モータの速度制御装置の例を表す構成図を示す。第２図
において、直流モータ１は回転センサ２と負荷10を直接
回転駆動する。回転センサ２はモータ１の回転に伴って
１回転当たりZq回（Zqは２以上の整数であり、ビデオテ
ープレコーダのキャプスタンモータでは、通常、Zq＝35
7）の交流信号ａを発生する。回転センサ２の交流信号
ａは速度検出器３に入力され、交流信号ａの周期に応じ
たデジタル信号ｂを得ている。

速度検出器３の具体的な構成例を第３図に示す。交流信
号ａは波形整形回路31によって波形整形され、整形信号
ｇを得ている。整形信号ｇはアンド回路33とフリップフ
ロップ35に入力されている。アンド回路33の入力側に
は、さらに、発振回路32のクロックパルスｐとカウンタ
34のオーバフロー出力信号ｗも入力されている。発振回
路32は水晶発振器と分周器等によって構成され、整形信
号ｇの周波数よりもかなり高周波のクロックパルスｐ
（500kHz程度）を発生している。カウンタ34は、アンド
回路33の出力パルスｈの到来毎にその内容をカウントア
ップする12ビットのアップカウンタになっている。ま
た、オーバフロー出力信号ｗはカウンタ34のカウンタ内
容が所定値以下の時には“H"であり、カウンタ34のカウ
ント内容が所定値以上になるとｗは“L"に変化する（こ
こに、“H"は高電位状態を表し、“L"は低電位状態を表
している）。データ入力型フリップフロップ35は、整形
信号ｇの立ち下がりエッジをトリガ信号としてデータ入
力端子に入力された“H"を取り込み、その出力Ｑを“H"
にする（ｑ＝“H"）。また、補償器４からのリセット信
号ｒが“H"になると、カウンタ34とフリップフロップ35
の内部状態がリセットされる（ｂ＝“LLLLLLLLLLLL"、
ｗ＝“H"、ｑ＝“L"）。

次に、第３図の速度検出器３の動作について説明する。
いま、カウンタ34とフリップフロップ35がリセット信号
ｒによってリセットされているものとする。波形整形回
路31の出力信号ｇが“L"から“H"に変わると、アンド回
路33の出力信号ｈとして発振回路32のクロックパルスｐ
が出力される。カウンタ34は出力信号ｈをカウントし、
その内部状態を変化させていく。波形整形回路31の出力
信号ｇが“H"から“L"に変わると、アンド回路33の出力
信号ｈは“L"になり、カウンタ34はその内部状態を保持
する。また、フリップフロップ35は信号ｇの立ち下がり
エッジによってデータ“H"を取り込み、その出力信号ｑ
を“L"から“H"に変化させる。カウンタ34のデジタル信
号ｂは、回転センサ２の交流信号ａの（半）周期長に比
例した値であり、モータ１の回転速度に反比例してい
る。後述の補償器４は、フリップフロップ35の出力信号
ｑを見て、ｑが“H"になるとカウンタ34のデジタル信号
ｂを入力し、その後にリセット信号ｒを所定の短時間の
間“H"にして、カウンタ34とフリップフロップ35を初期
状態にリセットし、次の速度検出動作に備えている。な
お、モータ１の回転速度が遅過ぎるときには、波形整形
回路31の出力信号ｇの周期が長いためにカウンタ34の内
部状態が所定値以上になり、オーバフロー出力信号ｗが
“H"から“L"に変わり、アンド回路33の出力信号ｈが
“L"になり、カウンタ34が所定の大きな値を保持するこ
ともある。

第２図の補償器４は、演算器５とメモリ６とD/A変換器
７によって構成され、速度検出器３のデジタル信号ｂを
後述する内蔵のプログラムによって計算加工し、制御信
号ｃを出力する。補償器４の制御信号ｃは電力増幅器８
（駆動手段）に入力され、電力増幅された駆動信号ｄ
（制御信号ｃに比例した電流）がモータ１に供給され
る。従って、モータ１と回転センサ２と速度検出器３と
補償器４と電力増幅器８（駆動手段）によって速度制御
系が構成され、モータ１の回転速度が所定の値に制御さ
れる。

補償器４のメモリ６は、所定のプログラムと定数が格納
されたロム領域（ROM:リードオンリーメモリ）と随時必
要な値を格納するラム領域（RAM:ランダムアクセスメモ
リ）に別れている。演算器５はロム領域内のプログラム
に従って所定の動作や演算を行っている。第１図にその
プログラムの具体的な一例を示す。次に、その動作につ
いて詳細に説明する。

（１） ＜誤差検出手段1A＞ まず、演算器５は速度検出器３のフリップフロップ35の
出力信号ｑを入力し、信号ｑが“H"となるのを待ってい
る。すなわち、速度検出器３が交流信号ａの（半）周期
を検出し、新しいデジタル信号ｂを出力するのをモニタ
している。ｑが“H"になると、速度検出器３のデジタル
信号ｂを読み込んで、デジタル信号ｂに対応する速度検
出器Ｓ（デジタル値）に直すと共に、リセット信号ｒを
所定時間“H"にして速度検出器３のカウンタ34とフリッ
プフロップ35をリセットする。所定の基準値Srefから速
度検出器Ｓを引いて、その値をＲ倍（ここに、Ｒは所定
の正の定数）し、モータ１の現時点での回転誤差Ｅ（デ
ジタル誤差）を計算する［Ｅ＝Ｒ・（Sref−Ｓ）］。す
なわち、所定タイミング毎（速度検出器３が新しいデジ
タル信号ｂを出力する毎）、もしくは略所定タイミング
毎に新しいデジタル誤差Ｅを得ている。

（２） ＜制御信号作成手段1B＞ 後述するメモリ出力値V0と現時点のデジタル誤差Ｅを所
定の比率D:1（ここに、Ｄは0.5≦Ｄ≦１なる定数で、好
ましくはＤ＝１）にて演算合成し、制御信号値Ｙを計算
する（Ｙ＝Ｅ＋Ｄ・V0）。制御信号値ＹをD/A変換器７
に出力し、Ｙの値に対応した直流的な電圧（制御信号）
に変換する。

（３） ＜デジタル誤差時系列の保存1C＞ 後述の第１のカウント変数I1に対応したメモリ値Ｆ［I
1］に現時点の新しいデジタル誤差Ｅを格納保存してお
く（Ｆ［I1］＝Ｅ）。

（４） ＜第１のカウント手段1D＞ Ｑ（ここに、Ｑは２以上の整数）をmod（法）として、
新しいデジタル誤差Ｅを得る毎に第１のカウント変数I1
をカウントアップしていく。すなわち、I1＝I1＋１（I1
＋１を新しくI1にする）にした後に、I1＝ＱならばI1を
０にリセットする。このような演算をするならば、I1は
０からＱ−１の間の整数になる。なお、I1の初期値は０
とする。I1が０ならば（５）以降の動作を実行し、I1が
０でないならば（１）の動作に復帰する。

（５） ＜合成誤差作成手段1E＞ 前述のデジタル誤差時系列の保存動作によってＦ［ｍ］
（ｍ＝0,1,・・・,Q−１）には連続するＱ個のデジタル
誤差が保存されている。このなかのFd個（ここに、Fdは
２以上でＱ以下の整数）の最新のデジタル誤差Ｆ［Ｑ−
ｍ］（ｍ＝1,2,・・・,Fd）にそれぞれ所定の比率Bm
（ｍ＝1,2,・・・,Fd）を掛けた値を加算合成して、合
成誤差Egを作り出す。すなわち、 ここに、係数Bmには Bm＝ＢFd−ｍ＋１（ｍ＝1,2,・・・,Fd） ……（２） なる関係がある。さらに、 に規格化している。

（６） ＜第２のカウント手段1F＞ Nx・Ｌ（一般に、Nxは１以上の整数、Ｌは４以上の整
数。しかし、Nxが２以上の整数、Ｌが（Zq/Q）の整数倍
の整数であることが好ましいので、以後このような場合
について説明する。）をmod（法）として、第１のカウ
ント変数I1が０になる毎に（新しいデジタル誤差ＥをＱ
個得る毎に）第２のカウント変数I2をカウントアップし
ていく。すなわち、I2＝I2＋１にした後に、I2＝NxLな
らばI2を０にリセットする。このような演算をするなら
ば、I2は０からNxL−１の間の整数になる。なお、I2の
初期値はNxL−１とする。

（７） ＜メモリ出力値作成手段1G＞ 整数ＪをI2に等しくし（Ｊ＝I2）、ラム領域内のＬ間隔
ずつ離れたNx個のメモリ値群Ｍ［Ｊ−nL（mod NxL）］
（ｎ＝1,・・・,Nx）を使って、次式によりメモリ出力
値X0を作り出す。

ここに、比率Wnの値は、 ０＜Wn＜2/Nx（ｎ＝1,・・・,Nx） ……（５） であり、さらに、 と規格化している。具体的には、Nx≧２の場合に Wn＝1/Nx（ｎ＝1,・・・,Nx） ……（７） にすると、（４）式はメモリ値群Ｍ［Ｊ−nL（mod Nx
L）］（ｎ＝1,・・・,Nx）を単純に加算合成した後にNx
（整数）で割ることになり、演算が非常に簡単になる。

（８） ＜更新保存手段1H＞ メモリ出力値V0と合成誤差Egを1:1の比率にて演算合成
して更新値を計算し、第２のカウント変数I2に対応した
ラム領域内のメモリ値Ｍ［I2］を更新し（Ｍ［I2］＝Eg
＋V0）、次の更新時まで格納保存する。その後に（１）
の動作に復帰する。

本実施例に示した本発明の補償器を使用したモータの速
度制御装置は、第２図の負荷10の生じる負荷トルク変動
の特定の周波数成分に対して極めて強くなることは、先
願の特許（特願昭60−229143,60−229144）と同様であ
る。さらに、本実施例に示すように、誤差検出手段1Aが
新しいデジタル誤差を得る毎に制御信号作成手段1Bは新
しい制御信号を作り出すようにし、かつ、誤差検出手段
1Aが新しいデジタル誤差ＥをＱ個得る毎に更新保存手段
1Hが１個のメモリ値を更新するようになすことにより、
更新保存手段1Hによって更新保存されるメモリ数（必要
メモリ数）がＱ分の１に削減できた。このようにメモリ
数を大幅に削減しても、負荷トルク変動の特定の周波数
成分に対して極めて強くなる効果（回転速度変動が生じ
ない効果）は確保することができた。これは、Ｌの値を
大きくすると、上述の補償器によって改善される周波数
成分が速度検出器の検出周波数に較べてかなり低くなる
ことがわかり、複数個のデジタル誤差Ｅから合成誤差Eg
を作り、この合成誤差Egを使ってメモリ値を更新保存さ
せることにより、更新保存手段1Hの更新頻度をＱ分の１
に少なくしても、制御系の安定性及び上述の改善効果に
悪影響を生じさせないようにできたことによるものであ
る。

さらに、本実施例に示したように、連続するFd個のデジ
タル誤差を合成して合成誤差Egを求め、合成誤差Egとメ
モリ出力値V₀の合成値によってメモリ値Ｍ［I2］を更新
するならば、デジタル誤差Ｅに含まれる不要なノイズ成
分によってフィードバック制御系の動作が不安定になる
ことを防止できることもわかった。これは、デジタル誤
差Ｅに含まれるかなり高周波の変動分の影響が更新保存
手段1Hのメモリ値やメモリ出力値作成手段1Gのメモリ出
力値に入り込むことを、合成誤差作成手段1Eによって防
止する効果を得ることができたからである。

また、本発明の補償器を使用したモータの速度制御装置
の場合には、上述のＬの値をＬ＝（Zq/Q）・ｋ（ここ
に、ｋは１以上の整数）とするならば、モータ１の１回
転周期のｋ倍（整数倍）の周期の負荷トルク変動による
回転速度変動を大幅に抑制する効果がある。このような
効果は、ビデオテープレコーダのキャプスタンモータの
場合、非常に好ましいものである。これについて説明す
る。キャプスタンモータの負荷は磁気テープやピンチロ
ーラであるので、負荷10の発生する負荷変動はモータ１
の回転に同期している成分（モータ１の１回転を基本周
期とした周期的な負荷変動）以外に、モータ１の回転周
波数よりも低い周波数の負荷変動成分が生じることが多
い。このような負荷変動はキャプスタンモータの回転速
度変動の原因であり、テープ速度のワウ・フラッタを生
じさせる。ところで、このような負荷変動はモータ１の
１回転の周期の整数倍の周期を持つ周期的な変動が多い
ことがわかった。従って、上述の効果によって、負荷ト
ルク変動によるモータ１の回転速度のかなり低周波の変
動分を効果的に低減できる。

第４図に制御系全体の安定性を考慮にいれた本発明の補
償器４のプログラム例を示す。ここでは、更新保存手段
における更新値の計算と仕方と、メモリ出力値作成手段
におけるメモリ出力値の準備の個数と、制御信号作成手
段におけるメモリ出力値作成手段のメモリ出力値の利用
の仕方を改良している。次に、その動作について詳細に
説明する（モータの速度制御装置の全体の構成は第２図
と同じであり、説明を省略する）。

（11） ＜誤差検出手段4A＞ まず、演算器５は速度検出器３のフリップフロップ35の
出力信号ｑを入力し、信号ｑが“H"となるのを待ってい
る。すなわち、速度検出器３が交流信号ａの（半）周期
を検出し、新しいデジタル信号ｂを出力するのをモニタ
している。ｑが“H"になると、速度検出器３のデジタル
信号ｂを読み込んで、デジタル信号ｂに対応する速度検
出値Ｓ（デジタル値）に直すと共に、リセット信号ｒを
所定時間“H"にして速度検出器３のカウンタ34とフリッ
プフロップ35をリセットする。所定の基準値Srefから速
度検出値Ｓを引いて、その値をＲ倍（ここに、Ｒは所定
の正の定数）し、モータ１の現時点での回転誤差Ｅ（デ
ジタル誤差）を計算する［Ｅ＝Ｒ・（Sref−Ｓ）］。す
なわち、所定タイミング毎、もしくは略所定タイミング
毎に新しいデジタル誤差Ｅを得ている。

（12） ＜制御信号作成手段4B＞ 後述するメモリ出力値V0と現時点のデジタル誤差Ｅを所
定の比率D:1にて演算合成し、制御信号値Ｙを計算する
（Ｙ＝Ｅ＋Ｄ・V0）。制御信号値ＹをD/A変換器７に出
力し、Ｙの値に対応した直流的な電圧（制御信号）に変
換する。

（13） ＜デジタル誤差時系列の保存4C＞ 後述の第１のカウント変数I1に対応したメモリ値Ｆ［I
1］に現時点の新しいデジタル誤差Ｅを格納保存してお
く（Ｆ［I1］＝Ｅ）。

（14） ＜第１のカウント手段4D＞ Ｑをmad（法）として、新しいデジタル誤差Ｅを得る毎
に第１のカウント変数I1をカウントアップしていく。I1
がQa（ここに、QaはＱよりも小さい整数）に等しくなる
とメモリ出力値V0を後述のＶ［Px］に変更し、I1がQaに
等しくない場合にはこのような変更動作を行わない。こ
れにより、I1＜Qaの範囲ではV0＝Ｖ［Px−１］（後述）
になり、I1≧Qaの範囲ではV0＝Ｖ［Px］になっている。
さらに、I1が０ならば（15）以降の動作を実行し、I1が
０でないならば（11）の動作に復帰する。

（15） ＜合成誤差作成手段4E＞ 前述のデジタル誤差時系列の保存動作によってＦ［ｍ］
（ｍ＝0,1,・・・,Q−１）には連続するＱ個のデジタル
誤差が保存されている。このなかのFd個の最新のデジタ
ル誤差Ｆ［Ｑ−ｍ］（ｍ＝1,2,・・・,Fd）にそれぞれ
所定の比率Bm（ｍ＝1,2,・・・,Fd）を掛けた値を加算
合成して、合成誤差Egを作り出す［（１），（２），
（３）式］。

（16） ＜第２のカウント手段4F＞ Nx・Ｌをmod（法）として、第１のカウント変数I1が０
になる毎に（新しいデジタル誤差ＥをＱ個得る毎に）第
２のカウント変数I2をカウントアップしていく。

（17） ＜メモリ出力値作成手段4G＞ レジスタ変数Ｖ［ｍ＋１］の内容をＶ［ｍ］に順番に転
送した後に（ｍ＝0,1,・・・,Px−１）、NxLをmodとし
て第２のカウント変数12にPx（ここに、Pxは１以上で３
以下の整数であり、Px＝１が好ましい）を足した整数Ｊ
を計算する［Ｊ＝I2＋Px（mod NxL）］。ラム領域内の
メモリ値群Ｍ［Ｊ−nL（mod NxL）］（ｎ＝1,・・・,N
x）を使って次の式によって計算される最新のメモリ出
力値をＶ［Px］に入れる。

ここに、Wnの値は（５），（６）式および（７）式を満
たしている。すなわち、Ｖ［Px］からＶ［０］に連続す
るPx＋１個のメモリ出力値群を得る。このとき、Ｖ［P
x］を計算する時の（８）式中の整数ＪをJ1とし、Ｖ
［０］を計算する時の（８）式中の整数ＪをJ2とする
と、J1＝J2＋Pxの関係がある。次に、制御信号作成手段
において最初に利用されるメモリ出力値V0をＶ［Px−
１］にする（V0＝Ｖ［Px−１］）。

（18） ＜更新保存手段4H＞ レジスタ変数Ｘ［ｍ＋１］の内容をＸ［ｍ］に順番に転
送した後に（ｍ＝0,1,2,・・・,2Kd−１）、Ｘ［2Kd］
（ここに、Kdは整数であり、Kd＝３が好ましい）にメモ
リ出力値作成手段によって作成された古いメモリ出力値
Ｖ［０］と合成誤差Egを1:1の比率にて演算合成した合
成値を入れる（Ｘ［2Kd］＝Eg＋Ｖ［０］）。すなわ
ち、Ｘ［2Kd］からＸ［０］に連続する2Kd＋１個の加算
値（メモリ出力値と合成誤差の加算値）を得る。NxLをm
odとして第２のカウント変数I2からKdを引いた整数Ｋを
計算する［Ｋ＝I2−Kd（mod NxL）］。次に、Ｘ［ｍ］
に所定の正の比率Cm（ｍ＝0,1,・・・,2Kd）を掛けた値
を加算合成した新しい更新値を得て、ラム領域内のメモ
リ値Ｍ［Ｋ］として次の更新時まで格納保存する。すな
わち、 とする。ここに、比率Cmには次の関係がある。

Cm＝C2Kd−ｍ（ｍ＝0,1,・・・,Kd） ……（10） その後に、（11）の動作に復帰する。

本実施例のように、更新保存手段4Hに加重平均を取る演
算を挿入したり、制御信号作成手段4Bにおいて使用する
メモリ出力値作成手段4Gの第一のメモリ出力値V0（Ｖ
［Px］）と更新保存手段4Hにおいて使用するメモリ出力
値作成手段4Gの第二のメモリ出力値Ｖ［０］の間の所定
のズレ（Ｖ［Px］がＶ［０］よりも進んでいる）を設け
るならば、制御系全体の動作も安定になることを確認し
た。特に、その利用タイミングに関係するPxやQaの値は
合成誤差作成手段4Eの演算項数Fdに深く関係し、（QPx
−Qa）≧（Ｑ＋Fd）/2にしたほうが良いこともわかっ
た。これは、メモリ出力値作成手段4Gの同一のメモリ出
力値（たとえば、Ｖ［０］）の更新保存手段4Hにおける
利用タイミングに較べて制御信号作成手段4Bにおける利
用タイミングを、誤差検出手段4Aの検出回数に換算した
ときに、（Ｑ＋Fd）/2回以上早くすることを意味する。

第５図に制御系全体の安定性を考慮にいれた本発明の補
償器４の他のプログラム例を示す。ここでは、メモリ出
力値作成手段におけるメモリ出力値の計算の仕方および
準備の個数と、制御信号作成手段におけるメモリ出力値
作成手段のメモリ出力値の利用の仕方を改良している。
次に、その動作について詳細に説明する（モータの速度
制御装置の全体の構成は第２図と同じであり、説明を省
略する）。

（21） ＜誤差検出手段5A＞ まず、演算器５は速度検出器３のフリップフロップ35の
出力信号ｑを入力し、信号ｑが“H"となるのを待ってい
る。すなわち、速度検出器３が交流信号ａの（半）周期
を検出し、新しいデジタル信号ｂを出力するのをモニタ
している。ｑが“H"になると、速度検出器３のデジタル
信号ｂを読み込んで、デジタル信号ｂに対応する速度検
出値Ｓ（デジタル値）に直すと共に、リセット信号ｒを
所定時間“H"にして速度検出器３のカウンタ34とフリッ
プフロップ35をリセットする。所定の基準値Srefから速
度検出値Ｓを引いて、その値をＲ倍（ここに、Ｒは所定
の正の定数）し、モータ１の現時点での回転誤差Ｅ（デ
ジタル誤差）を計算する［Ｅ＝Ｒ・（Sref−Ｓ）］。す
なわち、所定タイミング毎、もしくは略所定タイミング
毎に新しいデジタル誤差Ｅを得ている。

（22） ＜制御信号作成手段5B＞ 後述するメモリ出力値V0と現時点のデジタル誤差Ｅを所
定の比率D:1にて演算合成し、制御信号値Ｙを計算する
（Ｙ＝Ｅ＋Ｄ・V0）。制御信号値ＹをD/A変換器７に出
力し、Ｙの値に対応した直流的な電圧（制御信号）に変
換する。

（23） ＜デジタル誤差時系列の保存5C＞ 後述の第１のカウント変数I1に対応したメモリ値Ｆ［I
1］に現時点の新しいデジタル誤差Ｅを格納保存してお
く（Ｆ［I1］＝Ｅ）。

（24） ＜第１のカウント手段5D＞ Ｑをmod（法）として、新しいデジタル誤差Ｅを得る毎
に第１のカウント変数I1をカウントアップしていく。I1
がQa（ここに、QaはＱよりも小さい整数）に等しくなる
とメモリ出力値V0を後述のＶ［Px］に変更し、I1がQaに
等しくない場合にはこのような変更動作を行わない。こ
れにより、I1＜Qaの範囲ではV0＝Ｖ［Px−１］（後述）
になり、I1≧Qaの範囲ではV0＝Ｖ［Px］になっている。
さらに、I1が０ならば（25）以降の動作を実行し、I1が
０でないならば（21）の動作に復帰する。

（25） ＜合成誤差作成手段5E＞ 前述のデジタル誤差時系列の保存動作によってＦ［ｍ］
（ｍ＝0,1,・・・,Q−１）には連続するＱ個のデジタル
誤差が保存されている。このなかのFd個の最新のデジタ
ル誤差Ｆ［Ｑ−ｍ］（ｍ＝1,2,・・・,Fd）にそれぞれ
所定の比率Bm（ｍ＝1,2,・・・,Fd）を掛けた値を加算
合成して、合成誤差Egを作り出す［（１），（２），
（３）式］。

（26） ＜第２のカウント手段5F＞ Nx・Ｌをmod（法）として、第１のカウント変数I1が０
になる毎に（新しいデジタル誤差ＥをＱ個得る毎に）第
２のカウント変数I2をカウントアップしていく。

（27） ＜メモリ出力値作成手段5G＞ レジスタ変数Ｘ［ｍ＋１］の内容をＸ［ｍ］に順番に転
送した後に（ｍ＝0,1,2,・・・,2Kd−１）、NxLをmodと
して第２のカウント変数I2にPx＋Kd（Pxは１以上で３以
下の整数であり、Kdは１以上の整数）を足した整数Ｊを
計算する（Ｊ＝I2＋Px＋Qx（mod NxL）］。ラム領域内
のNx個のメモリ値群Ｍ［Ｊ−nL（mod NxL）］（ｎ＝0,
・・・,Nx）を使って次式によって算出した算出値をＸ
［2Kd］に入れる。

ここに、Wnの値は（５），（６）式および（７）式を満
たしている。すなわち、Ｘ［2Kd］からＸ［０］に連続
する2Kd＋１個の算出値（Ｌ間隔ずつ離れたNx個のメモ
リ値から求めた算出値）を得ている。次に、レジスタ変
数Ｖ［ｍ＋１］の内容をＶ［ｍ］に順番に転送した後に
（ｍ＝0,1,・・・,Px−１）、Ｘ［ｍ］（ｍ＝0,1,・・
・,2Kd）に所定の正の比率Cm（ｍ＝0,1,・・・,2Kd）を
掛けた値を加算合成した最新のメモリ出力値を得て、Ｖ
［Px］に入れる。

ここに、比率Cmには（10），（11）式の関係がある。す
なわち、Ｖ［Px］からＶ［０］に連続するPx＋１個のメ
モリ出力値を得ている。このとき、実質的にＶ［Px］を
計算する時の（12）式中の整数ＪをJ1とし、実質的にＶ
［０］を計算する時の（12）式中の整数ＪをJ2とする
と、J1＝J2＋Pxの関係がある。すなわち、Ｖ［Px］とＶ
［０］の間には整数Pxに対応したズレがある。次に、メ
モリ出力値V0をＶ［Px−１］にする（V0＝Ｖ［Px−
１］）。

（28） ＜更新保存手段5H＞ メモリ出力値作成手段によって作成された古いメモリ出
力値Ｖ［０］と合成誤差Egを1:1の比率にて演算合成し
て更新値を計算し、第２のカウント変数I2に対応したラ
ム領域内のメモリ値Ｍ［I2］を更新し（Ｍ［I2］＝Eg＋
Ｖ［０］）、次の更新時まで格納保存する。その後に、
（21）の動作に復帰する。

本実施例のように、メモリ出力値作成手段5Gに加重平均
を取る演算および複数個のメモリ出力値を準備する演算
を挿入し、制御信号作成手段5Bにおいて使用するメモリ
出力値作成手段5Gの第一のメモリ出力値V₀（Ｖ［Px］）
と更新保存手段5Hにおいて使用するメモリ出力値作成手
段5Gの第二のメモリ出力値Ｖ［０］の間に所定のズレ
（Ｖ［Px］がＶ［０］よりも進んでいる）を設けておく
と、制御系全体の動作も安定になる。この場合も、（QP
x−Qa）≧（Ｑ＋Fd）/2にするほうが良い。

なお、比率WnやCmによる演算は上記の形に限られるもの
ではなく、上記のプログラムの内容を実質的に実現する
ものであればよく、各種の等価的な式変形が可能である
ことは言うまでもない。また、新しいデジタル誤差が得
られた時に、最初に制御信号作成手段による新しい制御
信号の出力動作を行い、その後に、メモリ出力値作成手
段によって次のサンプリング時点（タイミング）で使用
するメモリ出力値を計算するようになすならば、メモリ
出力値作成手段の演算時間を長くとれると共に、制御信
号の出力までの時間遅れを短くできるので、制御系の安
定性を確保し易い。

前述の各実施例では、補償器をソフトウェアプログラム
によって構成したが、本発明はそのような場合に限ら
ず、たとえばPLA（プログラマブル・ロジック・アレ
イ）等により完全なハードウェアによって構成し、前述
のプログラムによる動作と同じ動作をおこなわせるよう
にしてもよい。その他、本発明の主旨を変えずして種々
の変更が可能である。

発明の効果 本発明の補償器は、特定の複数の周波数の負荷トルク変
動の影響を大幅に低減し、かつ少数（Ｑ分の１）のメモ
リの使用により、経済的に高性能な補償器を実現でき
る。また、誤差検出手段の複数個のデジタル誤差を合成
した合成誤差を合成誤差作成手段により作成し、合成誤
差とメモリ出力値を演算合成してメモリ値を更新保存し
ているので、デジタル誤差に含まれる不要なノイズ成分
によって補償器の出力（制御信号）が乱されたり、制御
系全体の動作が不安定になることを防止できる。従っ
て、本発明の補償器をフィードバックループ内に使用し
て制御装置を構成するならば、極めて高性能な制御特性
を有する制御装置を安価に得ることができる。たとえ
ば、ビデオテープレコーダのキャプスタンモータ用のモ
ータの速度制御装置に使用するならば、高性能なモータ
の速度制御装置を経済的に構成できる。

【図面の簡単な説明】 第１図は第２図の本発明の補償器の内蔵プログラムの一
例を表すフローチャート図、第２図は本発明の補償器を
使用したモータの速度制御装置の一例の構成を表すブロ
ック図、第３図は第２図の速度検出器の具体的な構成例
を表すブロック図、第４図は本発明の補償器の内蔵プロ
グラムの他の例を表すフローチャート図、第５図は本発
明の補償器の内蔵プログラムの他の例を表すフローチャ
ート図である。 １……モータ、２……回転センサ、３……速度検出器、
４……補償器、５……演算器、６……メモリ、７……D/
A変換器、８……電力増幅器、10……負荷、1A,4A,5A…
…誤差検出手段、1B,4B,5B……制御信号作成手段、1E,4
E,5E……合成誤差作成手段、1G,4G,5G……メモリ出力値
作成手段、1H,4H,5H……更新保存手段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定タイミング毎、もしくは略所定タイミ
   ング毎にデジタル誤差を得る誤差検出手段と、Nx・Ｌ個
   （ここに、Nxは１以上の整数、Ｌは４以上の整数）の順
   序づけられたメモリ値を格納保存するメモリ手段と、前
   記誤差検出手段の複数個のデジタル誤差を演算合成した
   合成誤差を作り出す合成誤差作成手段と、前記所定タイ
   ミングのＱ倍（ここに、Ｑは２以上の整数）の更新タイ
   ミング毎に、前記Nx・Ｌ個のメモリ値を順番に前記合成
   誤差作成手段の合成誤差とメモリ出力値作成手段のメモ
   リ出力値を演算合成した更新値によって更新保存する更
   新保存手段と、Nxが１の場合には少なくとも１個のメモ
   リ値を使い、Nxが２以上の場合には更新間隔が前記更新
   タイミングのＬ倍以上離れたNx個のメモリ値群を少なく
   とも１組使って、前記更新タイミングに同期して前記メ
   モリ出力値を作り出す前記メモリ出力値作成手段と、前
   記所定タイミング毎に前記誤差検出手段のデジタル誤差
   と前記メモリ出力値作成手段のメモリ出力値を演算合成
   して制御信号を作り出す制御信号作成手段とを具備した
   補償器。