JPH0777268B2 - Surge absorber - Google Patents
Surge absorberInfo
- Publication number
- JPH0777268B2 JPH0777268B2 JP60100400A JP10040085A JPH0777268B2 JP H0777268 B2 JPH0777268 B2 JP H0777268B2 JP 60100400 A JP60100400 A JP 60100400A JP 10040085 A JP10040085 A JP 10040085A JP H0777268 B2 JPH0777268 B2 JP H0777268B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- voltage
- semiconductor
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000006096 absorbing agent Substances 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 408
- 230000015556 catabolic process Effects 0.000 claims description 87
- 239000000969 carrier Substances 0.000 claims description 33
- 238000010521 absorption reaction Methods 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 238000004080 punching Methods 0.000 claims description 3
- 230000001737 promoting effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、雷やスイッチング・サージ等、各種サージ要
因に基く異常電圧から電気回路系を保護するためのサー
ジ吸収素子に関し、特にパンチスルー現象を利用したサ
ージ吸収素子に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a surge absorbing element for protecting an electric circuit system from an abnormal voltage caused by various surge factors such as lightning, switching surge, etc., and particularly a punch through phenomenon. The present invention relates to a surge absorbing element using the.
〈従来の技術〉 サージ吸収素子とは、“降伏電圧”と呼ばれる規定電圧
値以上の高電圧が印加されたとき、以降の過程において
自身の内に等価的な低インピーダンス電流線路を形成す
ることにより、その高電圧に伴う大電流を吸収し、素子
両端電圧を一定電圧値以下にクランプして、保護すべき
電気回路系にそうした異常電圧の影響が及ばないようす
るものを言うが、従来において市場に供されているもの
のほとんどは、その動作メカニズムが雪崩(なだれ)降
伏原理によるものであった。<Prior Art> A surge absorbing element is formed by forming an equivalent low-impedance current line in itself in the subsequent process when a high voltage higher than a specified voltage value called “breakdown voltage” is applied. , Which absorbs a large current due to the high voltage and clamps the voltage across the element to a certain voltage value or less to prevent the influence of such abnormal voltage on the electric circuit system to be protected. Most of the equipment provided for the avalanche had a mechanism of avalanche breakdown.
すなわち、pn接合によるダイオード構造またはトランジ
スタのダイオード接続構造に逆バイアスを印加したとき
の雪崩降伏電圧をしてサージ吸収素子としての降伏電圧
を規定していた。That is, the avalanche breakdown voltage when a reverse bias is applied to the diode structure of the pn junction or the diode connection structure of the transistor is defined as the breakdown voltage as the surge absorbing element.
また、特公昭51-5913号公報等に認められるように、中
にはパンチ・スルー原理を利用するものもないではなか
ったが、そうしたものにおいても、上記した雪崩降伏型
共々、いわゆる定電圧ダイオードを提供するものでしか
なかった。Also, as can be seen in Japanese Examined Patent Publication No. 51-5913, there were some that utilize the punch-through principle, but even in such cases, the avalanche breakdown type and so-called constant voltage diodes described above were also used. Was only provided.
〈発明が解決しようとする問題点〉 従来の雪崩降伏原理によるサージ吸収素子においては、
上記のように、その雪崩降伏電圧そのものが、サージ吸
収素子としての特性を云々する場合に使われる“降伏電
圧”を直接に規定するものとなる。<Problems to be Solved by the Invention> In the conventional surge absorbing element based on the avalanche breakdown principle,
As described above, the avalanche breakdown voltage itself directly defines the "breakdown voltage" used when the characteristics as the surge absorbing element are called.
しかし一方、こうした従来素子における雪崩降伏電圧
は、pn接合を形成する両領域の中、高比抵抗側を形成す
る一方の半導体領域、従って一般に半導体基板の不純物
濃度の如何により、略ゞ一義的に定まってしまう。However, on the other hand, the avalanche breakdown voltage in such a conventional device is almost uniquely determined depending on the impurity concentration of one of the two regions forming the pn junction, which is the one of the semiconductor regions forming the high resistivity side, that is, the semiconductor substrate in general. It will be fixed.
そのため、こうした従来の雪崩降伏型サージ吸収素子で
は、同一の不純物濃度の半導体基板を用いる限り、その
降伏電圧を任意に変えることはできないか、極めて難し
く、異なる降伏電圧の製品を得ようとするなら、それに
応じて不純物濃度の異なった半導体基板を用いねばなら
ない。Therefore, in such a conventional avalanche breakdown type surge absorber, as long as semiconductor substrates with the same impurity concentration are used, the breakdown voltage cannot be arbitrarily changed or is extremely difficult, and if a product with a different breakdown voltage is to be obtained, Therefore, semiconductor substrates with different impurity concentrations must be used accordingly.
こうしたことは、それ自体、極めて不合理であるばかり
でなく、降伏電圧を変えると接合容量や直列抵抗等、降
伏電圧以外のその他の電気的特性も変わってしまうこと
になる。換言すれば、接合容量や直列抵抗等を降伏電圧
と独立には設計できないのである。This is not only extremely irrational in itself, but changes in the breakdown voltage also change other electrical characteristics other than the breakdown voltage, such as junction capacitance and series resistance. In other words, the junction capacitance and series resistance cannot be designed independently of the breakdown voltage.
また逆に考えれば、こうした従来素子では、意図的な場
合に限らず、例え各ロット毎には製作公差の範囲内にあ
るとは言え、異なるロット間では始めから不純物濃度に
バラ付きのある半導体基板が供給されてきたような場合
には、しかもそれが予め分かっていたにしても、簡単に
はこれを修正する術がなく、従ってその結果は、製品と
して完成された後のサージ吸収素子の降伏電圧に関する
ロット間変動乃至バラ付きとして、そのまま正直に反映
されてしまうことになる。In addition, conversely, such a conventional element is not limited to the intentional case, and even though it is within the manufacturing tolerance range for each lot, a semiconductor having different impurity concentrations from the beginning between different lots. In the case where the board has been supplied, and even if it is known in advance, there is no simple way to correct it, and the result is that the surge absorber after it is completed as a product has a The variation or variation between the lots regarding the breakdown voltage will be reflected honestly as it is.
さらにはまた、この種従来の雪崩降伏型サージ吸収素子
では、実際の物理的な構造上においても制約を生むこと
が多い。Furthermore, in this type of conventional avalanche breakdown type surge absorber, there are often restrictions on the actual physical structure.
というのも、この種サージ吸収素子において第一半導体
領域内への不純物拡散等により第二半導体領域を埋設的
に形成した場合、雪崩降伏は一般にその接合両端の電界
集中部分から起き易く、仮にそのようになると、降伏後
の入力電圧クランプ時において接合の全面積部分に亘り
均一に電流を流すことが極めて難しくなるからである。This is because, in this type of surge absorbing element, when the second semiconductor region is embedded in the first semiconductor region by impurity diffusion or the like, avalanche breakdown is generally likely to occur from the electric field concentrated portions at both ends of the junction. This is because it becomes extremely difficult to flow a current evenly over the entire area of the junction when the input voltage is clamped after breakdown.
これら欠点に加うるに、上記従来素子では、降伏後の入
力電圧クランプ時において、素子両端電圧(クランプ電
圧)がそれほどに低くはならないという欠点もある。む
しろ、こうした雪崩降伏型にしろ、先に少し述べたパン
チ・スルー型にしろ、いずれも定電圧特性であるので、
クランプ電圧の方が降伏電圧よりも高くなる。In addition to these drawbacks, the conventional element described above has a drawback that the voltage across the element (clamp voltage) does not become so low when the input voltage is clamped after breakdown. Rather, both the avalanche breakdown type and the punch-through type described above have constant voltage characteristics.
The clamp voltage is higher than the breakdown voltage.
そのため、降伏後、素子内にて消費される電力は、絶対
値において相当に高いこのクランプ電圧と吸収電流との
積になり、結果として素子に多大な発熱をもたらす。こ
れは言い換えれば、熱容量の観点からして、素子に許容
できる吸収電流にかなりな制限を生むことを意味する。Therefore, after breakdown, the power consumed in the device is the product of this clamp voltage and the absorption current, which is considerably high in absolute value, resulting in a large amount of heat generation in the device. In other words, this means that in terms of heat capacity, it creates a considerable limit on the absorption current that can be tolerated by the device.
本発明は以上のような従来の実情にかんがみて成された
もので、用いる半導体基板の不純物濃度乃至抵抗率や厚
味の如何に拘らず、相当程度以上の幅で設計性良く任意
の降伏電圧が得られ、従ってまた、降伏電圧の如何によ
らず、接合容量や直列抵抗等、その他の電気的特性を独
立に設計することもでき、しかもサージ吸収時には、ク
ランプ電圧を降伏電圧に比し、十分に低電圧化させ、も
って大きな吸収電流をも流し得るサージ吸収素子を提供
せんとするものである。The present invention has been made in view of the conventional circumstances as described above, and has an adequate breakdown width and a good designability regardless of the impurity concentration, the resistivity or the thickness of the semiconductor substrate used. Therefore, it is also possible to independently design other electrical characteristics such as junction capacitance and series resistance regardless of the breakdown voltage.Moreover, at the time of surge absorption, the clamp voltage is compared with the breakdown voltage, It is intended to provide a surge absorbing element capable of sufficiently lowering the voltage and flowing a large absorption current.
〈問題点を解決するための手段〉 上記目的を達成するため、本発明においては、従来の雪
崩降伏型に代え、新たな動作原理としてパルチスルー現
象を導入し、かつ、ブレーク・オーバする素子として、
それぞれ下記の構成によるサージ吸収素子A,Bを提案す
る。<Means for Solving Problems> In order to achieve the above object, in the present invention, instead of the conventional avalanche breakdown type, by introducing a parchthru phenomenon as a new operating principle, and as an element for breakover,
We propose surge absorbers A and B with the following configurations.
A:第一導電型の第一半導体領域と; 第一半導体領域の上下両表面の中、一方の表面側に形成
され、上記の第一導電型とは逆導電型であって第一半導
体領域との間でpn接合ダイオードを形成する第二の半導
体領域と; 第一半導体領域とは反対側から第二半導体領域に接触す
ることにより第一半導体領域との間の離間距離をして第
二半導体領域の実効厚味を規定し、かつ、第二半導体領
域とは逆導電型で第二半導体領域との間で上記pn接合ダ
イオードとは逆方向のpn接合を形成する第三半導体領域
と; 第一半導体領域の上記上下両表面の中、上記一方に対向
する他方の表面側に形成された第四領域と; 第四領域に接続した第一の端子と; 第二半導体領域と第三半導体領域とをそれらの表面にお
いて短絡する電極に接続した第二の端子とを有し; 上記第四領域は、上記pn接合ダイオードを逆バイアスす
る極性で降伏電圧以上の電圧のサージが印加されるに伴
い第一半導体領域と第三半導体領域間がパンチ・スルー
したとき以降、第一半導体領域中に第一半導体領域にと
っての少数キャリアを注入することにより第一、第二端
子間で上記サージ電流を吸収し始めるため、第一半導体
領域との間で少数キャリアの注入接合を形成する領域で
あり; 第三半導体領域は、上記サージ電流の吸収開始後におけ
る当該電流の増大により第二半導体領域中に第二半導体
領域と第三半導体領域との間の上記pn接合を順バイアス
する電圧が発生したとき以降、第二半導体領域に第二半
導体領域にとっての少数キャリアを注入することにより
第四領域から第一半導体領域への少数キャリアの注入を
促進し、上記吸収されるサージ電流のさらなる増大と共
に第一、第二端子間に負性特性としてのブレーク・オー
バ特性を生起させ、当該第一、第二端子間電圧を絶対値
において降伏電圧よりも低いクランプ電圧に移行させる
ため、第二半導体領域に対し少数キャリアを注入する領
域であること; を特徴とするサージ吸収素子。A: a first semiconductor region of the first conductivity type; formed on one surface side of the upper and lower surfaces of the first semiconductor region and having a conductivity type opposite to that of the first conductivity type described above. A second semiconductor region forming a pn junction diode between the first semiconductor region and the second semiconductor region; A third semiconductor region which defines an effective thickness of the semiconductor region and which has a conductivity type opposite to that of the second semiconductor region and forms a pn junction with the second semiconductor region in a direction opposite to the pn junction diode; Of the upper and lower surfaces of the first semiconductor region, a fourth region formed on the other surface side facing the one; a first terminal connected to the fourth region; a second semiconductor region and a third semiconductor A region and a second terminal connected to an electrode that shorts them at their surface; Note that the fourth region is the first semiconductor region after the first semiconductor region and the third semiconductor region are punched through as a surge having a voltage equal to or higher than the breakdown voltage is applied with a polarity that reversely biases the pn junction diode. A region for forming a minority carrier injection junction with the first semiconductor region to start absorbing the above surge current between the first and second terminals by injecting minority carriers for the first semiconductor region into the region. The third semiconductor region has a voltage that forward biases the pn junction between the second semiconductor region and the third semiconductor region in the second semiconductor region due to the increase in the current after the start of absorption of the surge current. From the time of occurrence, promoting the injection of minority carriers from the fourth region to the first semiconductor region by injecting minority carriers for the second semiconductor region into the second semiconductor region, Along with the further increase of the surge current to be accommodated, a breakover characteristic as a negative characteristic is generated between the first and second terminals, and the voltage between the first and second terminals in absolute value has a clamp voltage lower than the breakdown voltage. A surge absorbing element characterized by being a region for injecting minority carriers into the second semiconductor region in order to shift to.
B:第一導電型の第一半導体領域と; 第一半導体領域の上下両表面の中、一方の表面側に形成
され、上記の第一導電型とは逆導電型であって第一半導
体領域との間で第一のpn接合ダイオードを形成する第二
の半導体領域と; 第一半導体領域とは反対側から第二半導体領域に接触す
ることにより第一半導体領域との間の離間距離をして第
二半導体領域の実効厚味を規定し、かつ、第二半導体領
域とは逆導電型で第二半導体領域との間で上記第一のpn
接合ダイオードとは逆方向のpn接合を形成する第三半導
体領域と; 第一半導体領域の上記上下両表面の中、上記一方に対向
する他方の表面側に形成され、上記の第一導電型とは逆
導電型であって第一半導体領域との間で上記第一のpn接
合ダイオードとは逆向きの第二のpn接合ダイオードを形
成する第四の半導体領域と; 第一半導体領域とは反対側から第四半導体領域に接触す
ることにより第一半導体領域との間の離間距離をして第
四半導体領域の実効厚味を規定し、かつ、第四半導体領
域とは逆導電型で第四半導体領域との間で上記第二のpn
接合ダイオードとは逆方向のpn接合を形成する第五半導
体領域と; 第四半導体領域と第五半導体領域とをそれらの表面にお
いて短絡する第一の電極に接続した第一の端子と; 第二半導体領域と第三半導体領域とをそれらの表面にお
いて短絡する第二の電極に接続した第二の端子とを有
し; 上記第二のpn接合ダイオードは、上記第一のpn接合ダイ
オードを逆バイアスする極性で降伏電圧以上の電圧のサ
ージが印加されるに伴い第一半導体領域と第三半導体領
域間がパンチ・スルーしたとき以降、第一半導体領域中
に第一半導体領域にとっての少数キャリアを注入するこ
とにより第一、第二端子間で上記サージ電流を吸収し始
めるため、当該第一半導体領域に対し少数キャリアを注
入するダイオードであり; 上記第一のpn接合ダイオードは、上記第二のpn接合ダイ
オードを逆バイアスする極性で降伏電圧以上の電圧のサ
ージが印加されるに伴い第一半導体領域と第五半導体領
域間がパンチ・スルーしたとき以降、第一半導体領域中
に第一半導体領域にとっての少数キャリアを注入するこ
とにより第一、第二端子間で上記サージ電流を吸収し始
めるため、当該第一半導体領域に対し少数キャリアを注
入するダイオードであると共に; 第三半導体領域は、上記サージ電流の吸収開始後におけ
る当該電流の増大により第二半導体領域中に第二半導体
領域と第三半導体領域との間の上記pn接合を順バイアス
する電圧が発生したとき以降、第二半導体領域に第二半
導体領域にとっての少数キャリアを注入することにより
第四半導体領域から第一半導体領域への少数キャリアの
注入を促進し、上記吸収されるサージ電流のさらなる増
大と共に第一、第二端子間に負性特性としてのブレーク
・オーバ特性を生起させ、第一、第二端子間電圧を絶対
値において上記降伏電圧よりも低いクランプ電圧に移行
させるため、第二半導体領域に対し少数キャリアを注入
する領域である一方; 第五半導体領域は、上記サージ電流の吸収開始後におけ
る当該電流の増大により第四半導体領域中に第四半導体
領域と第五半導体領域との間の上記pn接合を順バイアス
する電圧が発生したとき以降、第四半導体領域に第四半
導体領域にとっての少数キャリアを注入することにより
第二半導体領域から第一半導体領域への少数キャリアの
注入を促進し、上記吸収されるサージ電流のさらなる増
大と共に第一、第二端子間に負性特性としてのブレーク
・オーバ特性を生起させ、第一、第二端子間電圧を絶対
値において上記降伏電圧よりも低いクランプ電圧に移行
させるため、第四半導体領域に対し少数キャリアを注入
する領域であること; を特徴とするサージ吸収素子。B: a first semiconductor region of a first conductivity type; formed on one of the upper and lower surfaces of the first semiconductor region and having a conductivity type opposite to that of the first conductivity type described above. A second semiconductor region forming a first pn junction diode between the first semiconductor region and the second semiconductor region; Define the effective thickness of the second semiconductor region, and have the opposite conductivity type to the second semiconductor region and the first pn
A third semiconductor region forming a pn junction in a direction opposite to that of the junction diode; formed on the other surface of the first semiconductor region opposite to the one of the upper and lower surfaces, and has the first conductivity type. A fourth semiconductor region having an opposite conductivity type and forming a second pn junction diode opposite to the first pn junction diode from the first semiconductor region; and opposite to the first semiconductor region. By contacting the fourth semiconductor region from the side, the distance between the first semiconductor region and the fourth semiconductor region is defined to define the effective thickness of the fourth semiconductor region, and the fourth semiconductor region has a conductivity type opposite to that of the fourth semiconductor region. The second pn between the semiconductor region
A fifth semiconductor region forming a pn junction in a direction opposite to that of the junction diode; a first terminal connecting the fourth semiconductor region and the fifth semiconductor region to a first electrode short-circuiting at their surfaces; A second terminal connecting a semiconductor region and a third semiconductor region to a second electrode that short-circuits the surfaces thereof; the second pn junction diode is a reverse bias of the first pn junction diode. Injecting minority carriers for the first semiconductor region into the first semiconductor region after punch-through between the first semiconductor region and the third semiconductor region due to the application of a surge of voltage equal to or higher than the breakdown voltage. The first pn junction diode is a diode for injecting minority carriers into the first semiconductor region in order to start absorbing the surge current between the first and second terminals. After the punch-through between the first semiconductor region and the fifth semiconductor region due to the application of a surge of a voltage equal to or higher than the breakdown voltage with the polarity of reverse biasing the second pn junction diode, the first semiconductor region is formed in the first semiconductor region. By injecting minority carriers for the semiconductor region to start absorbing the surge current between the first and second terminals, it is a diode that injects minority carriers into the first semiconductor region; and the third semiconductor region is After the start of absorption of the surge current, an increase in the current causes a voltage that forward-biases the pn junction between the second semiconductor region and the third semiconductor region in the second semiconductor region. By injecting minority carriers for the second semiconductor region into the region, injection of minority carriers from the fourth semiconductor region to the first semiconductor region is promoted, and the above absorption As the surge current is further increased, a break-over characteristic as a negative characteristic is generated between the first and second terminals, and the voltage between the first and second terminals becomes a clamp voltage lower in absolute value than the breakdown voltage. The fifth semiconductor region is a region in which minority carriers are injected into the second semiconductor region in order to make a transition; and the fifth semiconductor region is a fourth semiconductor region in the fourth semiconductor region due to an increase in the current after the start of absorption of the surge current. After the voltage for forward-biasing the pn junction with the fifth semiconductor region is generated, minority carriers for the fourth semiconductor region are injected into the fourth semiconductor region to inject from the second semiconductor region to the first semiconductor region. The injection of minority carriers is promoted, and a breakover characteristic as a negative characteristic is generated between the first and second terminals with further increase of the surge current absorbed. And a region for injecting minority carriers into the fourth semiconductor region in order to shift the voltage between the first and second terminals to a clamp voltage lower than the breakdown voltage in absolute value. .
〈作用〉 本願第一発明による上記のサージ吸収素子Aでは、サー
ジの印加に伴い第一半導体領域と第二半導体領域とによ
り構成されるpn接合ダイオードに逆バイアスが掛かると
当該pn接合に形成される空乏層は第一半導体領域中を第
四領域に向けて伸びると同時に第二半導体領域中を第三
半導体領域に向けて伸びて行く。そして、この空乏層が
サージ印加に伴う過渡的な電圧上昇過程において伸び続
け、やがて第三半導体領域にまで達すると第一半導体領
域と第三半導体領域とがパンチスルーし、このパンチス
ルー領域を介してサージ電流が吸収され始める。このパ
ルチスルー動作の開始電圧が、第2図中における「降伏
電圧」である。<Operation> In the above-described surge absorbing element A according to the first invention of the present application, when a reverse bias is applied to the pn junction diode composed of the first semiconductor region and the second semiconductor region due to the application of surge, the pn junction diode is formed in the pn junction. The depletion layer extends in the first semiconductor region toward the fourth region and at the same time in the second semiconductor region toward the third semiconductor region. Then, this depletion layer continues to expand in the transient voltage rise process accompanying the surge application, and when it reaches the third semiconductor region, the first semiconductor region and the third semiconductor region punch through, and the punch through region is passed through. The surge current begins to be absorbed. The start voltage of this pulse-through operation is the "breakdown voltage" in FIG.
第四領域は、要旨構成中に記したように、第一半導体領
域に対して少数キャリアを注入し得る材料(例えば第一
半導体領域とは逆導電型の半導体とかシリサイド、さら
にはまた第一半導体領域がp型の場合には電子注入の可
能な金属等)から構成されていれば良いが、ここでは本
素子の動作の理解を容易にするため、例えばp型半導体
であったとする。従ってこの場合、本願要旨構成中の各
領域の導電型関係に関する限定に従い、第一半導体領域
の導電型はn型、第二半導体領域の導電型はp型、第三
半導体領域の導電型はn型にすることになる。The fourth region is made of a material capable of injecting minority carriers into the first semiconductor region (for example, a semiconductor of a conductivity type opposite to that of the first semiconductor region, a silicide, or the first semiconductor, as described in the summary configuration). In the case where the region is p-type, it may be made of a metal capable of injecting electrons, etc., but here, in order to facilitate understanding of the operation of this element, it is assumed that it is a p-type semiconductor, for example. Therefore, in this case, the conductivity type of the first semiconductor region is n-type, the conductivity type of the second semiconductor region is p-type, and the conductivity type of the third semiconductor region is n-type, in accordance with the limitation regarding the conductivity type of each region in the gist configuration of the present application. It will be a mold.
しかるに、上記の降伏の開始と共に第四半導体領域から
注入された正孔は、第三半導体領域から第二半導体領域
をパンチスルーして第一半導体領域に流れ込んで来た電
子と一部は結合して消滅するが、多くは空間電荷層とな
っている第二半導体領域にも到達し、第二半導体領域の
表面に接触している電極との間でサージ印加による電界
の存在の下に電流経路が確立しているため、当該第二半
導体領域中を第三半導体領域の下面をなめるようにして
横方向に移動した後に第二半導体領域の表面電極に到達
し、素子電流(サージを吸収した電流)として取出され
始める。However, the holes injected from the fourth semiconductor region at the start of the above-mentioned breakdown are partially combined with the electrons that have flowed into the first semiconductor region by punching through the second semiconductor region from the third semiconductor region. However, most of them reach the second semiconductor region, which is a space charge layer, and the current path is generated in the presence of an electric field due to the surge application between the electrode and the electrode in contact with the surface of the second semiconductor region. Therefore, after moving laterally in the second semiconductor region so as to lick the lower surface of the third semiconductor region, it reaches the surface electrode of the second semiconductor region, and the device current (current absorbed surge) ) Begins to be taken out.
第二半導体領域の表面に設けられている電極は、本発明
に従うと第三半導体領域の表面にも接触してそれら第
二、第三半導体領域の表面相互を短絡しており、その結
果、当該第二、第三半導体領域の表面は共に同電位にな
っているが、上記のように第三半導体領域に沿って第二
半導体領域中を正孔が流れるため、この正孔流(電流)
の経路に沿った抵抗分の存在のために第二半導体領域の
内部では表面電位に対して電圧降下が生ずる。そして、
この電圧降下が、第二半導体領域と第三半導体領域とに
より形成されるpn接合の順バイアスに等しくなった個所
から当該pn接合のターンオンが始まり、第三半導体領域
から第二半導体領域を介し第一半導体領域に向けてパン
チスルーには依らない電子流が流れ始める。According to the present invention, the electrode provided on the surface of the second semiconductor region is in contact with the surface of the third semiconductor region to short-circuit the surfaces of the second and third semiconductor regions, and as a result, The surfaces of the second and third semiconductor regions are both at the same potential, but since holes flow in the second semiconductor region along the third semiconductor region as described above, this hole flow (current)
Due to the presence of the resistance component along the path of, the voltage drop occurs with respect to the surface potential inside the second semiconductor region. And
The turn-on of the pn junction starts at a point where this voltage drop becomes equal to the forward bias of the pn junction formed by the second semiconductor region and the third semiconductor region, and the turn-on of the pn junction starts from the third semiconductor region through the second semiconductor region. An electron flow that does not depend on punch-through begins to flow toward one semiconductor region.
このようにして第一半導体流域に注入された電子流は第
四半導体領域から第一半導体領域への少数キャリア(こ
こでの説明では正孔)の注入を促し、これに伴う素子電
流の増大により第二半導体領域と第三半導体領域とによ
り形成されるpn接合において順バイアスによりターンオ
ンする部位は増えて行き、益々もって第四半導体領域か
ら注入される正孔が増し、これに伴う第三半導体領域か
らの電子注入量も増して行く。In this way, the electron flow injected into the first semiconductor region promotes the injection of minority carriers (holes in this description) from the fourth semiconductor region into the first semiconductor region, and the device current increases accordingly. In the pn junction formed by the second semiconductor region and the third semiconductor region, the number of sites turned on by forward bias increases, and the number of holes injected from the fourth semiconductor region increases more and more. The electron injection amount from is also increasing.
このようなキャリア注入過程が連続的に繰返されて行く
ことにより、当該キャリア注入に関する正帰還現象が顕
著になり、素子としてのブレーク・オーバに至って素子
両端電圧(本発明要旨構成中に言う第一、第二端子間電
圧)は第2図中に示されるように極端に低い「クランプ
電圧」に移行する。このときの素子電流値が第2図中で
「ブレーク・オーバ電流」として示されている値であ
り、また、ブレーク・オーバ以降の状態では、吸収され
るサージ電流は殆ど全てが第一半導体領域から第二半導
体領域と第三半導体領域で構成されるpn接合のほぼ全領
域を介して流れることになる。By repeating such a carrier injection process continuously, a positive feedback phenomenon related to the carrier injection becomes remarkable, and a breakover as an element is reached, resulting in a voltage across the element (refer to the first term in the constitution of the present invention). , The voltage between the second terminals) shifts to an extremely low “clamp voltage” as shown in FIG. The element current value at this time is the value shown as "breakover current" in FIG. 2, and in the state after the breakover, almost all surge current is absorbed in the first semiconductor region. Therefore, the current flows through almost the entire pn junction formed by the second semiconductor region and the third semiconductor region.
このようにして、本発明のサージ吸収素子Aでは、吸収
し得るサージの極性に制約はあるものの(上記した導電
型の組み合せ例では第四半導体領域側が、第三半導体
領域側が)、単純な二端子素子でありながら素子の発
熱を抑え、大きなサージ電流を吸収することができる。
なお、ブレーク・オーバを呈する時の電圧値を第2図中
に示すように「ブレーク・オーバ電圧」と呼ぶことがで
き、一般にこのブレーク・オーバ電圧自体は降伏電圧よ
りも高くなる。As described above, in the surge absorbing element A of the present invention, although there is a restriction on the polarity of the surge that can be absorbed (in the above-described example of the combination of the conductive types, the fourth semiconductor region side is the third semiconductor region side), the simple two Although it is a terminal element, it is possible to suppress heat generation of the element and absorb a large surge current.
The voltage value at the time of exhibiting the breakover can be called "breakover voltage" as shown in FIG. 2, and this breakover voltage itself is generally higher than the breakdown voltage.
これに対し、本発明の教示とは異なり、第二半導体領域
の表面と第三半導体領域の表面とを短絡させずに二端子
素子として用いた場合にはブレーク・オーバ特性を示さ
ないが、示すにしてもブレーク・オーバ電流は極めて小
さな値になってしまう。On the other hand, unlike the teaching of the present invention, when the surface of the second semiconductor region and the surface of the third semiconductor region are used as a two-terminal element without being short-circuited, no breakover characteristic is shown, but Even so, the breakover current becomes extremely small.
例えば第二半導体領域の表面と第四半導体領域の表面と
にのみ電極を設け、これらから第一、第二の端子を取出
した場合には、サージ印加時のモデルとして第一、第二
半導体領域で構成されるpn接合に逆電圧を印加し、その
絶対値を増大させて行くと、まずは空間電荷領域が第一
半導体領域と第三半導体領域間の第二半導体領域中に広
がり、これが第三半導体領域にまで到達すると当該第三
半導体領域はそれまでのフローティング状態から電位固
定状態になる。その状態でさらに逆電圧の絶対値が増し
て行くと第二半導体領域と第三半導体領域とで構成され
るpn接合が「降伏」する電圧に至り、こうなると第二半
導体領域から第三半導体領域、パンチスルー領域、第一
半導体領域を順に経て第四半導体領域に至る経路に沿っ
て電流が流れ、二端子間電圧は「定電圧」となる。ブレ
ーク・オーバは、第二半導体領域と第三半導体領域とが
逆バイアスになるために起こりようがない。For example, when electrodes are provided only on the surface of the second semiconductor region and the surface of the fourth semiconductor region, and the first and second terminals are taken out from these, the first and second semiconductor regions are used as a model when a surge is applied. When a reverse voltage is applied to the pn junction composed of and the absolute value is increased, the space charge region first spreads in the second semiconductor region between the first semiconductor region and the third semiconductor region, and this When the third semiconductor region reaches the semiconductor region, the potential of the third semiconductor region changes from the floating state up to that point. When the absolute value of the reverse voltage further increases in that state, the pn junction formed by the second semiconductor region and the third semiconductor region reaches a voltage at which it "breaks down". In this case, the second semiconductor region moves to the third semiconductor region. , The punch-through region, the first semiconductor region, and then the fourth semiconductor region, the current flows along the route, and the voltage between the two terminals becomes a “constant voltage”. Breakover cannot occur because the second semiconductor region and the third semiconductor region are reverse biased.
また、仮に第三半導体領域の表面と第四半導体領域の表
面とにのみ電極を設け、二端子素子として動作させた場
合には、第一半導体領域と第二半導体領域とで構成され
るpn接合が逆バイアスとなる極性でサージ印加モデルと
しての電圧を印加し、その絶対値を増大させて行くと、
やがては第一半導体領域と第三半導体領域間がパンチス
ルーする。すると、第三半導体領域からのキャリアが第
二半導体領域を介して第一半導体領域に供給され、これ
により第四半導体領域から第一半導体領域への少数キャ
リアの注入が促される。ところが、第二半導体領域はフ
ローティング状態にあるから当該第二半導体領域と第三
半導体領域とはすぐにも順バイアスされてしまい、第三
半導体領域から第二半導体領域に対し、パンチスルーに
は依らないキャリア流が生じ、その結果、ブレーク・オ
ーバ特性を生ずるにしてもそのブレーク・オーバ電流は
極めて小さな値になってしまう。ブレーク・オーバ電流
の小さなデバイスには種々の問題が出る。Further, if an electrode is provided only on the surface of the third semiconductor region and the surface of the fourth semiconductor region and it is operated as a two-terminal element, a pn junction composed of the first semiconductor region and the second semiconductor region is formed. When a voltage as a surge application model is applied with a polarity that is a reverse bias and the absolute value is increased,
Eventually, punch-through occurs between the first semiconductor region and the third semiconductor region. Then, carriers from the third semiconductor region are supplied to the first semiconductor region via the second semiconductor region, which promotes injection of minority carriers from the fourth semiconductor region to the first semiconductor region. However, since the second semiconductor region is in a floating state, the second semiconductor region and the third semiconductor region are immediately forward-biased, and punch-through does not depend on the third semiconductor region to the second semiconductor region. Even if there is no carrier flow and, as a result, the breakover characteristic is generated, the breakover current becomes a very small value. Devices with low breakover current have various problems.
例えば、立ち上がりの鋭さがdV/dtで表されるサージの
印加に伴い、逆バイアスとなるpn接合の接合容量Cjを充
電しようとする変位電流idが流れるが、この大きさは id=Cj(dV/dt)…………(1) で表される。しかるに、ブレークオーバ電流が小さい
と、ピーク電圧の絶対値がデバイスの規格動作電圧より
小さく、本来ならば吸収する必要のない“小さなサー
ジ”であるにもかかわらず、しかもその立ち上がりdV/d
tも余り鋭くないのに、変位電流idによってデバイスが
ターンオンしてしまうことがある。さらにこの場合、ブ
レークオーバ電流が小さいのと同じ理由で保持電流も小
さいので、一旦ターンオンしてしまうとサージが消失し
ても素子電流をほぼ零にしないと回復しない(この分野
で周知の「続流効果」が生ずる)と言う欠点も生まれ
る。For example, the displacement current id that tries to charge the junction capacitance Cj of the reverse bias pn junction flows with the application of the surge whose rising sharpness is represented by dV / dt, and this magnitude is id = Cj (dV / dt) ………… It is expressed by (1). However, when the breakover current is small, the absolute value of the peak voltage is smaller than the standard operating voltage of the device, and although it is a “small surge” that should not normally be absorbed, its rise dV / d
Although t is not too sharp, the device may turn on due to the displacement current id. Further, in this case, since the holding current is also small for the same reason that the breakover current is small, once the device is turned on, the element current does not recover until the element current becomes almost zero even if the surge disappears (see A "flow effect" occurs).
このような考案を施すと明らかなように、本発明におい
て第二半導体領域と第三半導体領域とを短絡して二端子
サージ吸収素子を構成することの有効性は明らかで、dV
/dt耐性を得るに必要な高いブレーク・オーバ電流と、
続流効果を避けるための高い保持電流とを得ることがで
きる。As apparent from the above-mentioned invention, it is clear that the present invention is effective in constructing a two-terminal surge absorbing element by short-circuiting the second semiconductor region and the third semiconductor region.
High breakover current required to obtain / dt resistance,
It is possible to obtain a high holding current for avoiding the follow current effect.
しかも、ただ単に短絡させるのではなく、第二半導体領
域と第三半導体領域とをそれらの表面で短絡させている
ため、第二半導体領域と第三半導体領域の表面電位は何
等外部の影響を受けることなく同電位にすることができ
る。これはデバイス設計上、極めて有意義である。仮に
別途にリード線等により第二半導体領域と第三半導体領
域の表面からそれぞれ別途に端子を引き出し、これらを
素子外部で短絡させた場合には、サージ吸収素子の使用
目的からして、このリード線にノイズが乗ることは普通
に考えられる。また、リード線の持つインダクタンス成
分や接触抵抗等の存在、既述したサージのdV/dtが様々
であること等に鑑みると、二端子間でのブレークオーバ
特性がサージの印加ごとに不安定に変動する等の不都合
が考えられる。これに対し、本発明におけるように第
二、第三半導体領域の表面においてそれらを短絡する電
極を設け、そこから端子を取出すようにすれば、上記の
ような問題は解決、ないし少なくとも緩和される。Moreover, since the second semiconductor region and the third semiconductor region are short-circuited at their surfaces rather than simply short-circuited, the surface potentials of the second semiconductor region and the third semiconductor region are affected by external factors. Can be made to have the same electric potential. This is extremely significant in device design. If terminals are separately drawn from the surface of the second semiconductor region and the surface of the third semiconductor region by separate lead wires and these are short-circuited outside the device, this lead may be used for the purpose of the surge absorbing device. It is common for a line to be noisy. In addition, considering the existence of the inductance component and contact resistance of the lead wire, and the fact that the dV / dt of the surge described above varies, the breakover characteristics between the two terminals become unstable with each surge application. Inconveniences such as fluctuations are possible. On the other hand, as in the present invention, by providing electrodes for short-circuiting them on the surfaces of the second and third semiconductor regions and taking out terminals from them, the above problems are solved or at least alleviated. .
なお、上記ブレーク・オーバ電流の値は、第二半導体領
域の抵抗や第三領域と第一半導体領域に対する形状の如
何により決められ、また第四領域の第一半導体領域に対
する形状、さらには、後述するように第一半導体領域が
直接に外部端子に接続されている場合には、当該第一半
導体領域の抵抗と第四領域近傍の形状の如何によっても
決めることができる。The value of the break-over current is determined by the resistance of the second semiconductor region and the shape of the third region and the first semiconductor region, the shape of the fourth region with respect to the first semiconductor region, and further described below. As described above, when the first semiconductor region is directly connected to the external terminal, it can be determined depending on the resistance of the first semiconductor region and the shape of the vicinity of the fourth region.
一方、パンチスルー動作を開始せしめる降伏電圧につい
て考えると、本発明サージ吸収素子では、第一半導体領
域に対し、その反対側で第二半導体領域に接する第三半
導体領域の高さ位置をどの程度に設定するか、換言すれ
ば中間の第二半導体領域の実効厚味をどの程度に設定す
るかにより、第一、第三領域間のパンチスルー電圧、つ
まりは当該降伏電圧を任意に変更、制御できるものとな
る。On the other hand, considering the breakdown voltage that causes the punch-through operation to start, in the surge absorbing element of the present invention, what is the height position of the third semiconductor region, which is in contact with the second semiconductor region on the opposite side to the first semiconductor region ,? It is possible to arbitrarily change and control the punch-through voltage between the first and third regions, that is, the breakdown voltage, by setting or in other words, by setting the effective thickness of the intermediate second semiconductor region. Will be things.
例えば中間の第二半導体領域の実効厚味を厚く設定した
場合には、他の条件が同一であれば生成した空乏層が第
三領域にまで伸びるにはより大きな逆方向バイアスが必
要となり、これは結局、素子が降伏する降伏電圧を高め
たことになるし、逆に中間の第二半導体領域の実効厚味
を薄く設定すれば、生成した空乏層は比較的低い印加電
圧でも容易に第三領域に到達することになるから、降伏
電圧を低目に設定したことになる。For example, when the effective thickness of the intermediate second semiconductor region is set to be thick, if the other conditions are the same, a larger reverse bias is required to extend the generated depletion layer to the third region. Eventually, the breakdown voltage at which the device breaks down is increased, and conversely, if the effective thickness of the intermediate second semiconductor region is set to be thin, the generated depletion layer can easily be generated at a relatively low applied voltage. Since it reaches the region, the breakdown voltage is set to a low value.
勿論、こうした降伏電圧は、中間の第二半導体領域の不
純物濃度によっても制御し得るが、いづれにしても、上
記のことからすれば、本発明によった場合、第一半導体
領域として適当な市販の半導体基板ウエハをそのまま用
いても、そしてまた同一種類の半導体基板を出発部材と
しても、任意所望の降伏電圧のサージ吸収素子を得られ
ることが分かる。Of course, such a breakdown voltage can be controlled also by the impurity concentration of the intermediate second semiconductor region, but in any case, according to the present invention, according to the present invention, a suitable commercially available first semiconductor region is obtained. It can be seen that the surge absorbing element having any desired breakdown voltage can be obtained by using the semiconductor substrate wafer of 1) as it is, or by using the same type of semiconductor substrate as the starting member.
また、第二半導体領域の実効厚味の制御とその不純物濃
度の制御とを適当に操作すれば、降伏電圧の如何に対し
て接合容量や直列抵抗を独立にも設計できるようにな
る。Further, by appropriately controlling the control of the effective thickness of the second semiconductor region and the control of the impurity concentration thereof, the junction capacitance and series resistance can be designed independently of the breakdown voltage.
さらに、半導体基板そのもの、乃至半導体基板上に、ま
たは半導体基板内に形成された第一半導体領域に対し、
順次に第二半導体領域、第三領域を形成していく手法自
体は、既存のエピタキシャル成長技術によっても良い
し、イオン打込み、選択拡散等々によっても良いが、い
づれによるにしても、第二半導体領域の実効厚味とか不
純物濃度の制御は、現在の技術でも極めて高いものが得
られるから、結局は本発明により作成されるサージ吸収
素子は、要すればその精度を極めて高いものとすること
ができる。Furthermore, for the semiconductor substrate itself, or on the semiconductor substrate, or for the first semiconductor region formed in the semiconductor substrate,
The method itself of sequentially forming the second semiconductor region and the third region may be based on existing epitaxial growth technology, ion implantation, selective diffusion, or the like. Since the control of the effective thickness and the impurity concentration can be extremely high even with the current technology, the surge absorbing element manufactured according to the present invention can have extremely high accuracy if necessary.
構造的な観点からしても、第二半導体領域の実効厚味は
第一領域の厚味とは無関係に薄く設定できるから、第一
半導体領域としては市販の半導体基板ウエハに何等特殊
な前加工を施さず、厚いままにそのまま用いることもで
き(その方が一般的でもある)、従って工程の増加を招
かず、物理的な強度低下も招かないで済むし、一つの半
導体基板内に本発明素子を複数個、形成することもで
き、集積化が容易な効果もある。Even from a structural point of view, the effective thickness of the second semiconductor region can be set to be small regardless of the thickness of the first region. It can be used as it is without thickening (though it is more general), so that it does not cause an increase in the number of steps and does not cause a decrease in physical strength. It is also possible to form a plurality of elements, which has an effect of easy integration.
以上説明した本願第一発明としての上記サージ吸収デバ
イスAに対し、第二発明としての上記サージ吸収デバイ
スBは、両極性のサージ電流をも吸収可能としたもので
ある。In contrast to the above-described surge absorbing device A as the first invention of the present application, the surge absorbing device B as the second invention is capable of absorbing a bipolar surge current.
すなわち、第四領域が半導体に限定されたものとしてこ
れを第一発明における第二半導体領域相当の領域と考
え、同様に第五半導体領域(以下、単に第五領域とも言
う)を第一発明中の第三半導体領域(以下、単に第三領
域とも言う)相当の領域と考えれば、既述のように第一
半導体領域と第二半導体領域とにより構成された第一発
明中におけるpn接合ダイオードに相当する第二発明中の
第一のpn接合ダイオードにおいて生じ得るパンチスルー
現象は、逆極性のサージ電流に関して第一半導体領域と
第四半導体領域とで構成される第二のpn接合ダイオード
の逆バイアスの結果としても同様に生ずることになる。That is, assuming that the fourth region is limited to the semiconductor, this is considered to be a region corresponding to the second semiconductor region in the first invention, and similarly, the fifth semiconductor region (hereinafter, also simply referred to as the fifth region) is included in the first invention. Considering a region corresponding to the third semiconductor region (hereinafter, also simply referred to as a third region), the pn junction diode in the first invention composed of the first semiconductor region and the second semiconductor region as described above is used. The punch-through phenomenon that can occur in the corresponding first pn junction diode in the second invention is that the reverse bias of the second pn junction diode composed of the first semiconductor region and the fourth semiconductor region with respect to the surge current of opposite polarity. The same will occur as a result of.
すなわち、第一半導体領域と第四半導体領域との間の第
二のpn接合ダイオードにてパンチスルーが生起している
ときには、第二半導体領域が先の第一発明の説明中にお
いて半導体で構成した場合の第四領域がなした機能を営
むことになる。That is, when punch through occurs in the second pn junction diode between the first semiconductor region and the fourth semiconductor region, the second semiconductor region is made of a semiconductor in the description of the first invention above. The fourth area of the case will perform the function.
こうしたことから、第四半導体領域については第二半導
体領域に関しての、そして第五領域については第三領域
に関しての各説明がそのまま単なる読み代えで適用でき
るし、その他の配慮事項についてもまた然りとなる。Therefore, the respective explanations regarding the second semiconductor region regarding the fourth semiconductor region and regarding the third region regarding the fifth region can be applied as they are without any change, and also regarding other considerations. Become.
従って、クランプ電圧が十分に低いとか、降伏電圧の任
意設計性が良い等々、第一発明のサージ吸収素子が有し
ていた利点は、全く同様に、この第二発明のサージ吸収
素子においても発揮することができる。Therefore, the advantages of the surge absorbing element of the first invention, such as a sufficiently low clamp voltage and good designability of the breakdown voltage, are exhibited in the surge absorbing element of the second invention as well. can do.
〈実施例〉 以下、図示する本発明実施例の幾つかにつき詳記する。
勿論、第一発明と第二発明の個々に対してそれぞれの実
施例があるが、すでに述べたきたように、両者は極めて
密接な関連にあるので、互いに参考にすることができ
る。<Examples> Hereinafter, some of the illustrated examples of the present invention will be described in detail.
Of course, there are respective examples for the first invention and the second invention, but as already mentioned, since the two are extremely closely related, they can be referred to each other.
第1図に示すサージ吸収素子10は、第一発明による基本
的な実施例の一つであって、半導体基板を第一導電型の
第一半導体領域1としてそのまま用い、その上下両表面
の中、一方の表面に順次、第二半導体領域2、第三領域
3を二重拡散技術で形成し、他方の表面、すなわち裏面
には、第四領域4を半導体製に選び、これを拡散技術で
形成したものである。The surge absorbing element 10 shown in FIG. 1 is one of the basic embodiments according to the first invention, in which the semiconductor substrate is used as it is as the first semiconductor region 1 of the first conductivity type, and the upper and lower surfaces thereof are The second semiconductor region 2 and the third region 3 are sequentially formed on one surface by the double diffusion technique, and the fourth region 4 is made of a semiconductor on the other surface, that is, the back face, and this is formed by the diffusion technique. It was formed.
このような関係において、例えば半導体基板乃至第一半
導体領域1がn型半導体であった場合には、ホウ素等の
適当な不純物の拡散技術により、第二半導体領域2及び
第四半導体領域4はp型とする。In such a relationship, for example, when the semiconductor substrate to the first semiconductor region 1 is an n-type semiconductor, the second semiconductor region 2 and the fourth semiconductor region 4 are p-typed by an appropriate impurity diffusion technique such as boron. Use as a mold.
第三領域3は、パンチスルーを起こした際の主電流線路
の一端部を形成するので、望ましくは高導電率であるこ
とが良く、この実施例では高不純物濃度n型、すなわち
n+型領域として第二半導体領域2内への不純物の二重拡
散により形成されている。実際にはこれは高濃度燐拡散
等により得ることができる。Since the third region 3 forms one end of the main current line when punch-through occurs, it preferably has a high conductivity. In this embodiment, a high impurity concentration n type, that is,
The n + type region is formed by double diffusion of impurities into the second semiconductor region 2. In practice, this can be obtained by high-concentration phosphorus diffusion or the like.
各領域には、それぞれオーミックな引き出し端子を付し
て素子として完結させるが、第二半導体領域2の引き出
し端子2tと第三領域3の引き出し端子3tとは、図中では
仮想線の線路Lsで示されているが、実際には製作の段階
で短絡させておくもので、このような表面短絡線路Ls
は、第二半導体領域2の露出表面と第三領域3の露出表
面との上に一連に蒸着される等してオーミックに接触し
た金属層等で形成することができる。An ohmic lead terminal is attached to each region to complete the device, but the lead terminal 2t of the second semiconductor region 2 and the lead terminal 3t of the third region 3 are imaginary lines Ls in the figure. Although it is shown, it is actually short-circuited at the stage of production, and such a surface short circuit line Ls
Can be formed of a metal layer or the like that is in ohmic contact with the exposed surface of the second semiconductor region 2 and the exposed surface of the third region 3 by vapor deposition in series.
ここではまず、両端子2t,3tがこのように線路Lsで短絡
されており、それらと第四半導体領域4の引き出し端子
4tとの間にサージ電圧が印加されるものとして説明す
る。Here, first, both terminals 2t and 3t are thus short-circuited by the line Ls, and they and the lead terminal of the fourth semiconductor region 4 are connected.
The description will be made assuming that the surge voltage is applied between 4 tons.
このようなサージ吸収素子10においては、すでに作用の
項で詳説したのでここではその動作につき簡単に述べる
と、第一半導体領域1と第二半導体領域2との間のpn接
合に逆バイアスが印加されると、それにより生ずる空乏
層は第一半導体領域1の側へのみならず、第三領域3の
側に向けても伸びて行く。In such a surge absorbing element 10, since it has already been described in detail in the section of the operation, its operation will be briefly described here. A reverse bias is applied to the pn junction between the first semiconductor region 1 and the second semiconductor region 2. Then, the depletion layer generated thereby extends not only toward the first semiconductor region 1 side but also toward the third region 3 side.
従って、端子2t,3tと端子4t間にサージ電圧が印加さ
れ、それが上記pn接合に逆バイアスを印加する位相で相
当程度に大きいものであると、当該空乏層の上方端部が
第三領域3に達することが起こり得る。Therefore, if a surge voltage is applied between the terminals 2t, 3t and the terminal 4t, and it is considerably large in the phase of applying a reverse bias to the pn junction, the upper end of the depletion layer becomes the third region. It is possible to reach 3.
この状態が、第一半導体領域1と第三領域3との間での
パンチスルー状態の開始であり、大電流を流し得る低イ
ンピーダンス状態、乃至本サージ吸収素子としての降伏
状態の始まりとなる。この開始点は第2図中にあって電
圧軸上に降伏電圧として示してある。This state is the start of the punch-through state between the first semiconductor region 1 and the third region 3, and is the low impedance state in which a large current can flow, or the breakdown state of the present surge absorbing element. This starting point is shown in FIG. 2 as a breakdown voltage on the voltage axis.
こうした降伏開始状態が具現すると、端子2t,3tと端子4
t間にサージ電流が流れ出し、第四半導体領域4から正
孔が第一半導体領域1に注入され、それが第二半導体領
域2で収集されて外部端子2tを介し、外部電流(素子電
流)となる。When such a breakdown start state is realized, terminals 2t, 3t and terminal 4
A surge current flows out during t, holes are injected from the fourth semiconductor region 4 into the first semiconductor region 1, and the holes are collected in the second semiconductor region 2 and transferred to the external current (device current) via the external terminal 2t. Become.
従って、第三領域3と第一半導体領域1とに挟まれた第
二半導体領域2中の電流経路に沿った抵抗値と、上記電
流の積が、領域2,3で構成されるpn接合ダイオードの順
方向電圧に等しくなったときに、今度は第三領域3から
電子が第二半導体領域2に注入され、これが電流の増大
を招き、再びまた第四半導体領域4から正孔の注入が行
なわれるという正帰還現象が生ずる。Therefore, the product of the resistance value along the current path in the second semiconductor region 2 sandwiched between the third region 3 and the first semiconductor region 1 and the above current is the pn junction diode constituted by the regions 2 and 3. When the voltage becomes equal to the forward voltage of, the electrons are injected from the third region 3 into the second semiconductor region 2 this time, which causes an increase in current, and the holes are again injected from the fourth semiconductor region 4. A positive feedback phenomenon that occurs is generated.
このような正帰還現象が起こり始める電流値がこれまで
述べたきたブレーク・オーバ電流であり、このときの素
子両端電圧(外部端子4t,3t間電圧)がブレーク・オー
バ電圧となる。The current value at which such a positive feedback phenomenon begins is the breakover current described above, and the voltage across the element (voltage between the external terminals 4t and 3t) at this time becomes the breakover voltage.
すでに記したように、このブレーク・オーバ電圧は、降
伏電圧よりはいく分か大きな値となるが、一旦、正帰還
が起こり始めると、素子両端電圧は著しく低い値に遷移
する。この値は第2図中にあってクランプ電圧として示
されているが、具体的には吸収電流と各部の直列抵抗と
の積に、pn接合の順方向電圧一つ分を加えた値に略ゞ等
しい。As described above, the breakover voltage has a value somewhat higher than the breakdown voltage, but once positive feedback starts to occur, the voltage across the element transits to a significantly low value. This value is shown as a clamp voltage in FIG. 2, but it is approximately the value obtained by adding one forward voltage of the pn junction to the product of the absorption current and the series resistance of each part.ゞ Equal.
このようなメカニズムから理解されるように、本発明の
サージ吸収素子10は、サージが印加されていないときに
は高い降伏電圧を維持して素子内に流れる電流を最少限
度に抑え、本素子により無駄に電流が消費されるのを妨
げる一方で、一旦、降伏電圧以上にサージが印加される
と、間もなく極めて低いクランプ電圧を呈し、もって大
電流を吸収して後続の回路系を確実に保護するようにな
る。As can be understood from such a mechanism, the surge absorbing element 10 of the present invention maintains a high breakdown voltage when a surge is not applied and suppresses the current flowing through the element to the minimum limit. While preventing current consumption, once a surge above the breakdown voltage is applied, it will soon exhibit an extremely low clamp voltage, thus absorbing large currents and ensuring the protection of subsequent circuitry. Become.
このような動作をなす本サージ吸収素子10における降伏
電圧は、第一半導体領域1の抵抗率乃至不純物濃度のみ
ならず、第一半導体領域1と第三領域3との間の離間距
離で規定される第二半導体領域2の実効厚味Dtの如何、
及びあるいは不純物濃度の如何によってパンチスルー電
圧が制御できることにより、かなりに広い設計幅内で任
意に設定することができる。実際にも本出願人の実験に
よれば、この設計幅は、数ボルトから数百ボルトまでの
極めて広範な範囲に及ぶものであることが確かめられて
いる。The breakdown voltage of the surge absorbing element 10 that operates in this manner is determined not only by the resistivity or impurity concentration of the first semiconductor region 1 but also by the distance between the first semiconductor region 1 and the third region 3. Whether the effective thickness Dt of the second semiconductor region 2 is
And / or the punch through voltage can be controlled depending on the impurity concentration, so that the punch through voltage can be arbitrarily set within a considerably wide design width. In fact, experiments by the applicant have confirmed that this design width covers a very wide range from several volts to several hundreds of volts.
第1図示の実施例の場合は、既述のように、半導体基板
1に対して第二半導体領域2及び第三領域3を二重拡散
技術で作成する場合を示しているが、このような場合に
は、当該第二半導体領域2の実効厚味Dtは、第二半導体
領域2の形成後、その表面からの第三領域形成用不純物
の拡散深さDdを制御することにより、直接に制御される
ものとなる。すなわち、二重拡散技術による場合には、
第一半導体領域に対する第三領域3の高さ位置の変動乃
至変更設定は、直接に第二半導体領域2の実効厚味Dtを
変更するものとなる。In the case of the first illustrated embodiment, as described above, the second semiconductor region 2 and the third region 3 are formed in the semiconductor substrate 1 by the double diffusion technique. In this case, the effective thickness Dt of the second semiconductor region 2 is directly controlled by controlling the diffusion depth Dd of the third region forming impurities from the surface after the formation of the second semiconductor region 2. Will be done. That is, when using the double diffusion technique,
The variation or change setting of the height position of the third region 3 with respect to the first semiconductor region directly changes the effective thickness Dt of the second semiconductor region 2.
一方、第二半導体領域2、及び第三領域3をエピタキシ
ャル成長技術により形成した場合には、当該第二半導体
領域2の実効厚味Dtは当該エピタキシィにおける諸条件
に基いて決定される成長膜厚自体により規定されるのが
一般的であるが、その場合にも実際上、第三領域3の存
在がパンチスルーに関する実効厚味Dtを規定しているこ
とに変わりはない。On the other hand, when the second semiconductor region 2 and the third region 3 are formed by the epitaxial growth technique, the effective thickness Dt of the second semiconductor region 2 is the growth film thickness itself determined based on the conditions in the epitaxy. However, even in that case, the existence of the third region 3 still defines the effective thickness Dt for punch-through.
そして、拡散技術による場合もエピタキシィによる場合
も、第二半導体領域2の実効厚味Dtの制御は、既存の技
術をしても極めて高い精度で制御できるから、結局、本
発明によるサージ吸収素子は、その降伏電圧を極めて高
い精度で設定できるものとなる。Whether the diffusion technique or the epitaxy is used, the effective thickness Dt of the second semiconductor region 2 can be controlled with extremely high precision even with the existing technique. The breakdown voltage can be set with extremely high accuracy.
また同様に、パンチスルー電圧、ひいては本素子の降伏
電圧を規定する他の一要因となる第二半導体領域2の不
純物濃度も、既存の技術をして極めて高い精度で調整、
制御することができる。Similarly, the punch-through voltage, and consequently the impurity concentration of the second semiconductor region 2, which is another factor that regulates the breakdown voltage of the present device, are adjusted with extremely high precision using existing techniques.
Can be controlled.
上記はまた、本発明の素子の場合、降伏電圧を設計する
のに、第二半導体領域2の実効厚味Dtと不純物濃度とい
う、それぞれ設計性の良い、しかも互いには独立の二つ
の変数を有していることを意味している。従って、これ
ら変数を一方のみ使ったり、双方使ってそれぞれ適当に
按配することにより、単に極めて広範な範囲に亘って降
伏電圧を設定できるだけでなく、接合容量や直列抵抗
等、その他の電気的特性を降伏電圧と独立に設計するこ
ともできることが分かる。In the case of the device of the present invention, the above also has two variables for designing the breakdown voltage, namely, the effective thickness Dt of the second semiconductor region 2 and the impurity concentration, which have good designability and are independent of each other. It means that you are doing. Therefore, not only can you set the breakdown voltage over an extremely wide range by using only one of these variables or by using both variables appropriately, but you can also set other electrical characteristics such as junction capacitance and series resistance. It can be seen that it can also be designed independently of the breakdown voltage.
勿論、第四半導体領域4についても、不純物拡散、エピ
タキシィ等の従来技術を援用して制御性良く形成するこ
とができるし、またそもそも、既述したように、この第
一発明に限っては、当該第四領域4が第一半導体領域1
に対して少数キャリアを注入し得る注入接合を形成する
材料で形成されていれば足り、図示実施例におけるよう
に、第一半導体領域1と逆導電型の半導体であることに
限らず、シリサイド製とか、さらにはまた第一半導体領
域1がp型である場合には、それに対して電子注入の可
能な金属製とすることも等も考えられる。Of course, the fourth semiconductor region 4 can also be formed with good controllability by utilizing conventional techniques such as impurity diffusion and epitaxy, and, as described above, the first invention is not limited to this. The fourth region 4 is the first semiconductor region 1
However, as long as it is formed of a material that forms an injection junction capable of injecting minority carriers, it is not limited to a semiconductor having a conductivity type opposite to that of the first semiconductor region 1 as in the illustrated embodiment. Moreover, when the first semiconductor region 1 is p-type, it may be made of metal capable of injecting electrons.
本発明のサージ吸収素子においては、その原理上、第
一、第三領域間でパンチスルーが起きた後のサージ電流
の電流分布は、比較的均一なものとなる。しかし、なお
一層の均一性を確保しようとするなら、第3図に示すよ
うな構成を採ることもできる。In principle, in the surge absorbing element of the present invention, the current distribution of the surge current after punch-through between the first and third regions is relatively uniform. However, if it is intended to ensure evenness, a configuration as shown in FIG. 3 can be adopted.
すなわち、この第3図示の第二実施例では、半導体基板
乃至第一半導体領域1の表面に形成された逆導電型の第
二半導体領域2に対して形成される第三領域3を、複数
に分割された第三領域要素31,32,33,……,3n(図示の場
合n=5)の集合から構成しており、各領域要素31〜3n
は、共通の引き出し端子3tから外部に導通を採られるよ
うにしている。That is, in the second embodiment shown in FIG. 3, a plurality of third regions 3 are formed for the semiconductor substrate to the second semiconductor region 2 of the opposite conductivity type formed on the surface of the first semiconductor region 1. Each of the area elements 31 to 3n is composed of a set of divided third area elements 31, 32, 33, ...
Is designed to be electrically connected to the outside from the common lead terminal 3t.
こうした構造では、従来の雪崩降伏型素子に見られたよ
うな電界の集中効果はこれを避けることができ、均一な
電流分布を得ることができる。そのためまた、電流容量
も略ゞ素子面積に比例して増大させることができる。With such a structure, it is possible to avoid the concentration effect of the electric field, which is seen in the conventional avalanche breakdown type element, and obtain a uniform current distribution. Therefore, the current capacity can be increased substantially in proportion to the element area.
この第3図示の実施例でも、第一実施例について述べた
他の配慮は同様に採用することができる。なお、二つの
端子2t,3tは、既述したように動作原理上、短絡できる
だけでなく、短絡して用いると過渡現象を避け得る効果
もある。In this third illustrated embodiment as well, the other considerations mentioned for the first embodiment can be adopted as well. Note that the two terminals 2t and 3t are not only short-circuited on the operating principle as described above, but also have the effect of avoiding a transient phenomenon when they are short-circuited.
本発明のような構成のサージ吸収素子では、本来、パン
チスルー現象によって規定されるべき降伏電圧が、第一
半導体領域1と第二半導体領域2の雪崩降伏電圧に近く
なってくると、制御性が悪くなることも考えられる。In the surge absorbing element having the structure like the present invention, when the breakdown voltage, which should be defined by the punch-through phenomenon, approaches the avalanche breakdown voltage of the first semiconductor region 1 and the second semiconductor region 2, the controllability is improved. May be worse.
そのような危惧のある時には、第二半導体領域2の端部
の接合で生じ始める雪崩降伏を初期の段階で防ぐか抑え
るため、後述する第二発明の実施例としての第4図に示
されるように、第二半導体領域2の周囲を囲むように第
二半導体領域と同一の導電型のガード・リング領域2Gを
形成するか、同様に第二発明の第二実施例としての第5
図に示されるように、第二半導体領域2と第三半導体領
域3との表面に一連に形成されたオーミック電極6の端
縁部6aを、絶縁膜8を介して第二半導体領域の端部にお
ける第一半導体領域との接合を越えるようにさらに張り
出させると良い。When there is such a fear, in order to prevent or suppress the avalanche breakdown starting at the joining of the ends of the second semiconductor region 2 in the initial stage, as shown in FIG. 4 as an embodiment of the second invention described later. And forming a guard ring region 2G of the same conductivity type as the second semiconductor region so as to surround the second semiconductor region 2 or similarly as a second embodiment of the second invention.
As shown in the figure, the end edge portion 6a of the ohmic electrode 6 formed in series on the surfaces of the second semiconductor region 2 and the third semiconductor region 3 is connected to the end portion of the second semiconductor region via the insulating film 8. It is preferable to further project so as to exceed the junction with the first semiconductor region in.
このようにすれば、第二半導体領域端部における電界の
集中を緩和し、実効的に雪崩降伏電圧を増加させること
により、本発明の思想に即し、パンチスルーによっての
みの降伏電圧の設計性を拡大、改善することができる。By doing so, the concentration of the electric field at the end of the second semiconductor region is relaxed, and the avalanche breakdown voltage is effectively increased. Therefore, the designability of the breakdown voltage only by punch-through is achieved in accordance with the idea of the present invention. Can be expanded and improved.
次いで、当該第4,5図に示される第二発明の実施例につ
き説明する。Next, an embodiment of the second invention shown in FIGS. 4 and 5 will be described.
この第4,5図に示される実施例においても、第一半導体
領域1、第二半導体領域2、第三領域3、第三領域要素
31,32,33,……,3nについては第1図及び第3図に示され
た第一発明に即する実施例におけると同様の構成、形
状、配置関係が適用できる。というよりも、この第二発
明の実施例においては、第3図に示されたサージ吸収素
子の構成に加えて、第四半導体領域4内に、第三領域要
素31,32,33,……,3nと実質的に同様な第五領域要素51,5
2,53,……,5nが追加されていると考えて良い。Also in the embodiment shown in FIGS. 4 and 5, the first semiconductor region 1, the second semiconductor region 2, the third region 3 and the third region element
For 31,32, 33, ..., 3n, the same configuration, shape, and arrangement relationship as in the embodiment according to the first invention shown in FIGS. 1 and 3 can be applied. Rather, in the embodiment of the second invention, in addition to the configuration of the surge absorbing element shown in FIG. 3, the third region element 31, 32, 33, ... Fifth area element 51,5 which is substantially similar to
You can think that 2,53, ..., 5n have been added.
従って、この第4,5図示のサージ吸収素子においては、
端子3tと5tとの間に印加されるサージ電圧の極性に応じ
て、パンチスルーを起こすダイオードが第一半導体領域
1と第二半導体領域2により構成される第一のダイオー
ドであったり、第一半導体領域1と第四半導体領域4と
で構成される第二のダイオードであったりするが、その
いづれのダイオードにてバンチスルー現象が生起するに
しろ、その動作メカニズムは、すでに第一発明の第一半
導体領域1と第二半導体領域2とにより構成されるダイ
オードに関して説明したのと全く同じことになる。Therefore, in the surge absorbers shown in FIGS. 4 and 5,
Depending on the polarity of the surge voltage applied between the terminals 3t and 5t, the punch-through diode may be the first diode composed of the first semiconductor region 1 and the second semiconductor region 2, It may be a second diode composed of the semiconductor region 1 and the fourth semiconductor region 4, but even if a bunch-through phenomenon occurs in any of the diodes, its operation mechanism is already the same as that of the first invention. This is exactly the same as that described with respect to the diode constituted by the one semiconductor region 1 and the second semiconductor region 2.
換言すれば、この第二発明に即する実施例としてのサー
ジ吸収素子は、両極性のサージ電圧乃至サージ電流に対
し、吸収機能を呈することができる。勿論、サージ電圧
に対して設計性良く降伏電圧を定め得ること、クランプ
電圧を降伏電圧に比して十分に小さくすることができる
こと等々は、第一発明に関して説明されたサージ吸収素
子におけると全く同様である。In other words, the surge absorbing element according to the second embodiment of the present invention can exhibit a function of absorbing bipolar surge voltage or surge current. Of course, the fact that the breakdown voltage can be determined with respect to the surge voltage with good designability, the clamp voltage can be made sufficiently smaller than the breakdown voltage, etc. are exactly the same as in the surge absorbing element described in the first invention. Is.
第4図に示される実施例と第5図に示される実施例との
相違は、あれば望ましい配慮として、第二半導体領域及
び第四半導体領域の端部の接合で生じ始める雪崩降伏を
初期の段階で防ぐか抑えるための手段が異なるだけであ
る。The difference between the embodiment shown in FIG. 4 and the embodiment shown in FIG. 5 is that the avalanche breakdown that begins at the junction of the end portions of the second semiconductor region and the fourth semiconductor region is the initial consideration. Only the means to prevent or suppress it in stages differ.
つまり、第4図示の実施例にあっては、先にも少し述べ
たが、第二半導体領域2と第四半導体領域4の周囲を囲
むように第二、第四半導体領域と同一の導電型のガード
・リング領域2G,4Gが形成されており、第5図示の実施
例では、第二半導体領域2と第三半導体領域3との表
面、及び第四半導体領域4と第五領域5との表面に各一
連に形成されたオーミック電極6,7のそれぞれの端縁部6
a,7aを、絶縁膜8,9を介して第一半導体領域との接合端
部を越えるようにさらに張り出させている。That is, in the embodiment shown in the fourth illustration, as described above, the same conductivity type as the second and fourth semiconductor regions is provided so as to surround the second semiconductor region 2 and the fourth semiconductor region 4. Guard ring regions 2G and 4G are formed, and in the fifth embodiment shown, the surfaces of the second semiconductor region 2 and the third semiconductor region 3 and the fourth semiconductor region 4 and the fifth region 5 are formed. Edges 6 of ohmic electrodes 6 and 7 formed in series on the surface.
The a and 7a are further extended so as to extend beyond the junction end with the first semiconductor region through the insulating films 8 and 9.
なお勿論、第4,5図示の実施例においては、第三、第五
領域3,5はそれぞれ複数の当該領域用の領域要素群31〜3
n,51〜5nの集合から構成されているが、第一発明の第1
図に示されている第三領域3に代表されるように、最も
基本的には、これら第三領域3、第五領域5は、それぞ
れ単一の領域として形成されていても良い。Of course, in the embodiments shown in the fourth and fifth embodiments, the third and fifth areas 3 and 5 are each a plurality of area element groups 31 to 3 for that area.
It is composed of a set of n, 51 to 5n.
As typified by the third region 3 shown in the figure, most basically, the third region 5 and the fifth region 5 may each be formed as a single region.
これまで述べてきた各実施例に示されるような本発明の
サージ吸収素子の場合、素子完成後、従来の雪崩降伏型
において必要とされていた端面研磨等の付帯処理は原則
としては必要ない。従って、これら既述の各実施例構成
は、一つの半導体基板1内に複数個、同時に作ることが
できる。In the case of the surge absorbing element of the present invention as shown in each of the embodiments described so far, after the element is completed, as a general rule, incidental treatment such as end face polishing which is required in the conventional avalanche breakdown type is not necessary. Therefore, a plurality of the configurations of the above-described embodiments can be simultaneously formed in one semiconductor substrate 1.
もっとも、逆に多数個を集積する必要のないときには、
先に述べた雪崩降伏電圧を増加させるための他の手段と
して、第6図に示すように、第一、第二半導体領域1,2
間の接合端部に相当する部分を、表面に垂直または角度
を持った斜面でエッチングまたは切断処理しても良い。
第6図に示される場合は、本発明の第一発明に相当する
サージ吸収素子に関してであるが、第二発明のものにつ
いても同様の考えを適用することはできる。ただし、こ
のような簡便な手法によった場合には、切り落とし面に
適当な保護膜(図示せず)を要するのが普通である。However, on the contrary, when it is not necessary to accumulate many,
As another means for increasing the avalanche breakdown voltage described above, as shown in FIG. 6, first and second semiconductor regions 1, 2
A portion corresponding to the joint end portion between the two may be etched or cut with a slope perpendicular to the surface or having an angle.
The case shown in FIG. 6 relates to the surge absorbing element corresponding to the first invention of the present invention, but the same idea can be applied to the second invention. However, when such a simple method is used, it is common to require a suitable protective film (not shown) on the cut-off surface.
最後に、一例として、本発明の効果を実際の素子におけ
る比較で確認する。Finally, as an example, the effect of the present invention is confirmed by comparison with an actual device.
まず、以下に述べる工程により、第1図に示される本発
明のサージ吸収素子に対し、第四半導体領域4のないも
のを比較用として作成した。First, the surge absorber of the present invention shown in FIG. 1 without the fourth semiconductor region 4 was prepared for comparison by the steps described below.
抵抗率5Ω−cm,導電型n型,111面,300μm厚のシリコ
ン・ウエハを第一半導体領域1の出発部材とし、まずそ
の表裏面に6000ÅのSiO2膜を形成した。A silicon wafer having a resistivity of 5 Ω-cm, a conductivity type of n-type, a 111 plane, and a thickness of 300 μm was used as a starting member for the first semiconductor region 1, and 6000 Å SiO 2 films were first formed on the front and back surfaces thereof.
その中、裏面のSiO2膜をのみ除去し、高濃度燐拡散を深
さ3μmに亘るよう、行なった。Among them, only the SiO 2 film on the back surface was removed, and high-concentration phosphorus diffusion was performed to a depth of 3 μm.
次に、第二半導体領域2の平面形状を規定するため、表
面のシリコン酸化膜に対し所定のパターンに従ってフォ
ト・エッチング工程を適用し、不純物拡散窓を開けた。Next, in order to define the planar shape of the second semiconductor region 2, a photo-etching process was applied to the surface silicon oxide film according to a predetermined pattern to open an impurity diffusion window.
この拡散窓を介してホウ素を拡散し、その深さが2.5μ
mに亘るp型領域を形成した。Boron is diffused through this diffusion window and its depth is 2.5μ.
A p-type region extending over m was formed.
新たにウエハ表面にシリコン酸化膜を形成した後、複数
個の第三領域要素31〜3nの平面形状を規定するため、当
該シリコン酸化膜に対して所定パターンに即したフォト
・エッチングを施し、複数個の第三領域要素用の不純物
拡散窓を形成した。After newly forming a silicon oxide film on the wafer surface, in order to define the planar shape of the plurality of third region elements 31 to 3n, the silicon oxide film is photo-etched in accordance with a predetermined pattern, An impurity diffusion window for each third region element was formed.
この拡散窓から高濃度に燐を拡散し、その深さが1.2μ
mに亘るn+型第三領域要素31〜3nの集合から成る第三領
域3を形成した。従って、これと同時に第二半導体領域
2が形成され、その実効厚味Dtは1.3μmとされた。Highly concentrated phosphorus is diffused through this diffusion window and its depth is 1.2μ.
A third region 3 was formed consisting of a set of n + type third region elements 31-3n over m. Therefore, at the same time, the second semiconductor region 2 was formed and its effective thickness Dt was 1.3 μm.
その後、第二、第三領域に共通のオーミック・コンタク
トを採るためのフォト・エッチング、金属薄膜蒸着、そ
のエッチング工程を経て電極6乃至端子2t,3tを形成し
た。半導体基板側の電極乃至端子1tも、上記金属薄膜蒸
着工程において同時に形成した。After that, the electrodes 6 to terminals 2t and 3t were formed through photo etching for forming a common ohmic contact in the second and third regions, metal thin film deposition, and the etching process. The electrodes or terminals 1t on the semiconductor substrate side were simultaneously formed in the metal thin film deposition step.
こうしたプロセスによって作成された比較用のサージ吸
収素子の降伏電圧は120Vを示し、サージ吸収電流は最大
300A/cm2まで取れた。The comparative surge absorption element made by this process has a breakdown voltage of 120V and maximum surge absorption current.
It was possible to obtain up to 300A / cm 2 .
一方、本発明の思想に即するサージ吸収素子として、上
記第三領域に関するまでの作成工程は上記比較用のサー
ジ吸収素子におけると同じであるが、n型半導体基板の
裏側に第四半導体領域としてのP+領域を不純物拡散によ
って形成し、金属薄膜蒸着によって電極乃至端子4tを形
成したサージ吸収素子においては、降伏電圧は121Vと略
ゞ同じであったが、ブレーク・オーバ電流が4A/cm2でサ
ージ吸収電流は何と最大10000A/cm2も取ることができ
た。この特性例を見ても、本発明により設けられた第四
半導体領域の働きは極めて大きいものであることが分か
る。On the other hand, as a surge absorbing element according to the idea of the present invention, the manufacturing steps up to the third region are the same as those in the comparative surge absorbing element, but as a fourth semiconductor region on the back side of the n-type semiconductor substrate. In the surge absorption element in which the P + region was formed by impurity diffusion and the electrode or terminal 4t was formed by metal thin film deposition, the breakdown voltage was about the same as 121V, but the breakover current was 4A / cm 2. The maximum surge absorption current was 10,000 A / cm 2 . From this characteristic example, it can be seen that the function of the fourth semiconductor region provided by the present invention is extremely large.
そしてまた、他は上記と同一条件として、実質的に第二
半導体領域2の実効厚味を規定することになるn+型第三
領域を形成する際の拡散時間を変化させた所、降伏電圧
は30Vから170Vの間で変化させることができた。勿論、
この変化幅も最大変化幅ではなく、他の条件も勘案すれ
ば数ボルトから数百ボルトに亘る極めて広範な変化範囲
を得ることができることも確認されている。Further, under the same conditions as above, except that the breakdown voltage at the time of forming the n + -type third region, which substantially defines the effective thickness of the second semiconductor region 2, is changed, the breakdown voltage is changed. Could be varied between 30V and 170V. Of course,
It is also confirmed that this variation width is not the maximum variation width, and an extremely wide variation range from several volts to several hundreds of volts can be obtained in consideration of other conditions.
また、本素子における降伏メカニズムも、トンネリング
や雪崩降伏によらず、確実にパンチスルー現象にのみよ
って制御可能であることも確認された。It was also confirmed that the breakdown mechanism of this device can be controlled without fail by tunneling or avalanche breakdown only by the punch-through phenomenon.
なお、ブレーク・オーバ電流をさらに大きくして、“小
さなサージ”、例えば電圧の時間微分値は大きいものの
持続時間が極めて短い単なる一過性のノイズ等が侵入し
た場合、直流降伏電圧以下ではこれに応答させないよう
にするには、第二半導体領域あるいは及び第四半導体領
域が金属薄膜に接触する面積を大きくするか、第7図に
示されるように、第四半導体領域4を複数の領域要素4
1,42,……,4nの集合から構成し、それら隣接する第四半
導体領域要素間に横方向に挟まれる第一半導体領域部分
11,12,……,1n-1が形成されるようにして、当該第一半
導体領域部分11,12,……,1n-1に対し共通にオーミック
接触する電極を設けて端子1tとし、同様に第四半導体領
域要素群41,42,……,4nにも共通の線路を形成して端子4
tを引き出し、使用すると良い。If the breakover current is further increased and a "small surge" such as a transient noise that has a large voltage time derivative but a very short duration is introduced, it may be detected below the DC breakdown voltage. In order to prevent the response, the contact area of the second semiconductor region and / or the fourth semiconductor region with the metal thin film is increased, or the fourth semiconductor region 4 is formed into a plurality of region elements 4 as shown in FIG.
A first semiconductor region portion which is composed of a set of 1,42, ..., 4n and is laterally sandwiched between adjacent fourth semiconductor region elements.
11,12, ..., 1n -1 are formed so that an electrode in common ohmic contact with the first semiconductor region portion 11, 12, ..., 1n -1 is provided as a terminal 1t, and A common line is formed in the fourth semiconductor region element group 41, 42, ...
It is good to pull out t and use it.
いづれにしても、ブレーク・オーバ電流はかなりな範囲
で任意に設計することができるし、上記において特に、
第一半導体領域部分11,12,……1n-1と第四半導体領域要
素41,42,……4nとの各表面にそれぞれオーミック接触す
る電極1t,4tを、第7図中にあって仮想線の線路Lsで示
すように互いに短絡して用いる構造は、第四半導体領域
4が一つしかない第1図,第3図に示される実施例にお
いても同様に採用することができる。In any case, the breakover current can be arbitrarily designed within a considerable range, and in the above, in particular,
The electrodes 1t and 4t which make ohmic contact with the respective surfaces of the first semiconductor region portion 11, 12, ... 1n -1 and the fourth semiconductor region element 41, 42 ,. The structure used by short-circuiting each other as shown by the line Ls of the line can be similarly adopted in the embodiments shown in FIGS. 1 and 3 in which there is only one fourth semiconductor region 4.
〈発明の効果〉 本発明によれば以下列記するように、既存の雪崩降伏型
素子に比し、各種優れた効果を得ることができる。<Effects of the Invention> According to the present invention, as described below, various excellent effects can be obtained as compared with existing avalanche breakdown type devices.
半導体基板乃至半導体ウエハはこの種素子の各部の
部品価額としては最も高価で、且つ最も融通の効かない
部材であるが、本発明によれば、同一の材料定数の出発
ウエハからも異なる降伏電圧のサージ吸収素子を得るこ
とができる。The semiconductor substrate or the semiconductor wafer is the most expensive and inflexible member as the component value of each part of this kind of element, but according to the present invention, even if the starting wafers having the same material constant have different breakdown voltages. A surge absorbing element can be obtained.
第二半導体領域及び第三領域の組、また第四半導体
領域と第五領域の組を第一半導体領域に対して同一の側
から形成することができるため、降伏電圧の変更及び定
められた降伏電圧にするための制御が極めて簡単で、且
つ高精度で行なえる。Since the set of the second semiconductor region and the third region and the set of the fourth semiconductor region and the fifth region can be formed from the same side with respect to the first semiconductor region, the change of the breakdown voltage and the set breakdown voltage are set. The control for setting the voltage is extremely simple and can be performed with high accuracy.
降伏電圧に対して他の電気的特性、例えば接合容量
とか直列抵抗等は独立に設計することができ、従って例
えば、異なる降伏電圧でも他の電気的特性は略ゞ同様と
することもできる。Other electrical characteristics such as junction capacitance and series resistance can be designed independently with respect to the breakdown voltage, so that, for example, other electrical characteristics can be substantially the same even when the breakdown voltage is different.
共通の半導体基板内に複数の素子を集積化すること
も容易である。It is easy to integrate a plurality of devices in a common semiconductor substrate.
大電流領域では降伏電圧よりもさらに端子電圧(ク
ランプ電圧)が大きく低減化する設計原理を有するの
で、極めて大きなサージ電流をも吸収することができ、
回路系の保護に関して極めて高い能力を有する。It has a design principle that the terminal voltage (clamp voltage) is much smaller than the breakdown voltage in the large current region, so it can absorb an extremely large surge current.
It has an extremely high capability in terms of circuit protection.
第二半導体領域と第三領域とからそれぞれ独立に端
子を取出し、素子の外部にて短絡する場合には、当該短
絡線路ないし短絡手段に見込まれる抵抗値やインダクタ
ンス値の如何により、印加されるサージ波形の電圧の時
間微分値によりブレーク・オーバ電圧が変動する可能性
が高いが、本発明のサージ吸収素子では当該第二半導体
領域と第三領域とをその表面において短絡しているの
で、そのようなおそれがなく、ブレーク・オーバ電圧の
安定を得ることができる。When the terminals are taken out from the second semiconductor region and the third region independently and short-circuited outside the device, the surge applied depending on the resistance value or inductance value expected in the short-circuit line or short-circuit means. The breakover voltage is likely to change due to the time differential value of the voltage of the waveform, but in the surge absorbing element of the present invention, the second semiconductor region and the third region are short-circuited on the surface thereof. Note that this is not the case, and a stable breakover voltage can be obtained.
本願第二発明によった場合には、上記効果に加え、
両極性のサージ電流を吸収することができる。According to the second invention of the present application, in addition to the above effects,
It is possible to absorb bipolar surge currents.
第1図は本発明の第一発明に従う第一実施例の概略構成
図、第2図は第1図示実施例の動作特性図、第3図は第
一発明に従う第二実施例の概略構成図、第4図及び第5
図は、本発明の第二発明に従う各実施例の概略構成図、
第6図は本発明サージ吸収素子における雪崩降伏電圧の
影響をなくすための一例の説明図、第7図は第一発明に
従うサージ吸収素子の更に他の改変例の概略構成図、で
ある。 図中、1は第一半導体領域乃至半導体基板、2は第二半
導体領域、3は第三領域、31〜3nは第三領域要素、4は
第四半導体領域、41〜4nは第四半導体領域要素、5は第
五領域、51〜5nは第五領域要素、2G,4Gはガード・リン
グ、10は全体としての本発明サージ吸収素子、である。FIG. 1 is a schematic configuration diagram of a first embodiment according to the first invention of the present invention, FIG. 2 is an operation characteristic diagram of the first illustrated embodiment, and FIG. 3 is a schematic configuration diagram of a second embodiment according to the first invention. , Figures 4 and 5
The figure is a schematic configuration diagram of each embodiment according to the second invention of the present invention,
FIG. 6 is an explanatory view of an example for eliminating the influence of avalanche breakdown voltage in the surge absorbing element of the present invention, and FIG. 7 is a schematic configuration diagram of still another modification of the surge absorbing element according to the first invention. In the figure, 1 is a first semiconductor region to a semiconductor substrate, 2 is a second semiconductor region, 3 is a third region, 31 to 3n are third region elements, 4 is a fourth semiconductor region, and 41 to 4n are a fourth semiconductor region. Elements 5 are fifth areas, 51-5n are fifth area elements, 2G and 4G are guard rings, and 10 is the surge absorbing element of the present invention as a whole.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 正明 神奈川県相模原市宮下1丁目1番12号 株 式会社三光社相模工場内 (72)発明者 吉原 弘章 東京都青海市藤橋3丁目3番12号 株式会 社三鷹電子科学研究所内 審判の合議体 審判長 飛鳥井 春雄 審判官 石川 正幸 審判官 青木 俊明 (56)参考文献 特公 昭51−5913(JP,B1) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Masaaki Sato, 1-12 Miyashita, Sagamihara-shi, Kanagawa Sankosha Sagami factory (72) Inventor, Hiroaki Yoshihara 3-12, Fujihashi, Aomi-shi, Tokyo No. Judgment body of the referee at Mitaka Institute of Electronic Science, Inc. Judgment Chair Haruo Asukai Judge Masayuki Ishikawa Judge Toshiaki Aoki (56) References JP51-5913 (JP, B1)
Claims (3)
成され、上記第一導電型とは逆導電型であって上記第一
半導体領域との間でpn接合ダイオードを形成する第二の
半導体領域と; 上記第一半導体領域とは反対側から上記第二半導体領域
に接触することにより、該第一半導体領域との間の離間
距離をして上記第二半導体領域の実効厚味を規定し、か
つ、該第二半導体領域とは逆導電型で該第二半導体領域
との間で上記pn接合ダイオードとは逆方向のpn接合を形
成する第三半導体領域と; 上記第一半導体領域の上記上下両表面の中、上記一方に
対向する他方の表面側に形成された第四領域と; 上記第四領域に接続した第一の端子と; 上記第二半導体領域と上記第三半導体領域とをそれらの
表面において短絡する電極に接続した第二の端子とを有
し; 上記第四領域は、上記pn接合ダイオードを逆バイアスす
る極性で降伏電圧以上の電圧のサージが印加されるに伴
い上記第一半導体領域と上記第三半導体領域間がパンチ
・スルーしたとき以降、上記第一半導体領域中に該第一
半導体領域にとっての少数キャリアを注入することによ
り上記第一、第二端子間で上記サージ電流を吸収し始め
るため、該第一半導体領域との間で該少数キャリアの注
入接合を形成する領域であり; 上記第三半導体領域は、上記サージ電流の吸収開始後に
おける該電流の増大により上記第二半導体領域中に該第
二半導体領域と該第三半導体領域との間の上記pn接合を
順バイアスする電圧が発生したとき以降、該第二半導体
領域に該第二半導体領域にとっての少数キャリアを注入
することにより上記第四領域から上記第一半導体領域へ
の上記少数キャリアの注入を促進し、上記吸収されるサ
ージ電流のさらなる増大と共に上記第一、第二端子間に
負性特性としてのブレーク・オーバ特性を生起させ、該
第一、第二端子間電圧を絶対値において上記降伏電圧よ
りも低いクランプ電圧に移行させるため、該第二半導体
領域に対し上記少数キャリアを注入する領域であるこ
と; を特徴とするサージ吸収素子。1. A first-conductivity-type first semiconductor region; formed on one of the upper and lower surfaces of the first semiconductor region and having a conductivity type opposite to that of the first-conductivity type. A second semiconductor region that forms a pn junction diode with the first semiconductor region; and between the first semiconductor region and the second semiconductor region by contacting the second semiconductor region from a side opposite to the first semiconductor region. To define the effective thickness of the second semiconductor region, and in a direction opposite to that of the pn junction diode between the second semiconductor region and the second semiconductor region with a conductivity type opposite to that of the second semiconductor region. a third semiconductor region forming a pn junction; a fourth region formed on the other surface side opposite to the one of the upper and lower surfaces of the first semiconductor region; and a fourth region connected to the fourth region A terminal; and a surface of the second semiconductor region and the third semiconductor region. And a second terminal connected to the short-circuited electrode; the fourth region has a polarity that reverse-biases the pn junction diode, and a surge having a voltage equal to or higher than a breakdown voltage is applied to the first semiconductor. After punching through between the region and the third semiconductor region, by injecting minority carriers for the first semiconductor region into the first semiconductor region, the surge current is generated between the first and second terminals. The third semiconductor region is a region that forms an injection junction of the minority carriers with the first semiconductor region in order to start absorption; the third semiconductor region is the second semiconductor region due to the increase of the current after the absorption start of the surge current. After the voltage for forward-biasing the pn junction between the second semiconductor region and the third semiconductor region is generated in the semiconductor region, a minority capacitor for the second semiconductor region is generated in the second semiconductor region. By injecting a rear, the injection of the minority carriers from the fourth region to the first semiconductor region is promoted, and as the surge current absorbed is further increased, a negative characteristic is provided between the first and second terminals. In order to cause the break-over characteristic of the second semiconductor region and to shift the voltage between the first and second terminals to a clamp voltage lower in absolute value than the breakdown voltage, in the region where the minority carriers are injected into the second semiconductor region. There is a surge absorption element.
第四領域の表面と上記第一半導体領域の表面を短絡する
電極に接続していること; を特徴とする特許請求の範囲1)に記載のサージ吸収素
子。2. The first terminal connected to the fourth region is connected to an electrode that short-circuits the surface of the fourth region and the surface of the first semiconductor region. A surge absorber according to range 1).
成され、上記第一導電型とは逆導電型であって上記第一
半導体領域との間で第一のpn接合ダイオードを形成する
第二の半導体領域と; 上記第一半導体領域とは反対側から上記第二半導体領域
に接触することにより、該第一半導体領域との間の離間
距離をして上記第二半導体領域の実効厚味を規定し、か
つ、該第二半導体領域とは逆導電型で該第二半導体領域
との間で上記第一のpn接合ダイオードとは逆方向のpn接
合を形成する第三半導体領域と; 上記第一半導体領域の上記上下両表面の中、上記一方に
対向する他方の表面側に形成され、上記第一導電型とは
逆導電型であって上記第一半導体領域との間で上記第一
のpn接合ダイオードとは逆向きの第二のpn接合ダイオー
ドを形成する第四の半導体領域と; 上記第一半導体領域とは反対側から上記第四半導体領域
に接触することにより、該第一半導体領域との間の離間
距離をして上記第四半導体領域の実効厚味を規定し、か
つ、該第四半導体領域とは逆導電型で該第四半導体領域
との間で上記第二のpn接合ダイオードとは逆方向のpn接
合を形成する第五半導体領域と; 上記第四半導体領域と上記第五半導体領域とをそれらの
表面において短絡する第一の電極に接続した第一の端子
と; 上記第二半導体領域と上記第三半導体領域とをそれらの
表面において短絡する第二の電極に接続した第二の端子
とを有し; 上記第二のpn接合ダイオードは、上記第一のpn接合ダイ
オードを逆バイアスする極性で降伏電圧以上の電圧のサ
ージが印加されるに伴い上記第一半導体領域と上記第三
半導体領域間がパルチ・スルーしたとき以降、上記第一
半導体領域中に該第一半導体領域にとっての少数キャリ
アを注入することにより上記第一、第二端子間で上記サ
ージ電流を吸収し始めるため、該第一半導体領域に対し
該少数キャリアを注入するダイオードであり; 上記第一のpn接合ダイオードは、上記第二のpn接合ダイ
オードを逆バイアスする極性で降伏電圧以上の電圧のサ
ージが印加されるに伴い上記第一半導体領域と上記第五
半導体領域間がパンチ・スルーしたとき以降、上記第一
半導体領域中に該第一半導体領域にとっての少数キャリ
アを注入することにより上記第一、第二端子間で上記サ
ージ電流を吸収し始めるため、該第一半導体領域に対し
該少数キャリアを注入するダイオードであると共に; 上記第三半導体領域は、上記サージ電流の吸収開始後に
おける該電流の増大により上記第二半導体領域中に該第
二半導体領域と該第三半導体領域との間の上記pn接合を
順バイアスする電圧が発生したとき以降、該第二半導体
領域に該第二半導体領域にとっての少数キャリアを注入
することにより上記第四半導体領域から上記第一半導体
領域への上記少数キャリアの注入を促進し、上記吸収さ
れるサージ電流のさらなる増大と共に上記第一、第二端
子間に負性特性としてのブレーク・オーバ特性を生起さ
せ、該第一、第二端子間電圧を絶対値において上記降伏
電圧よりも低いクランプ電圧に移行させるため、該第二
半導体領域に対し上記少数キャリアを注入する領域であ
る一方; 上記第五半導体領域は、上記サージ電流の吸収開始後に
おける該電流の増大により上記第四半導体領域中に該第
四半導体領域と該第五半導体領域との間の上記pn接合を
順バイアスする電圧が発生したとき以降、該第四半導体
領域に該第四半導体領域にとっての少数キャリアを注入
することにより上記第二半導体領域から上記第一半導体
領域への上記少数キャリアの注入を促進し、上記吸収さ
れるサージ電流のさらなる増大と共に上記第一、第二端
子間に負性特性としてのブレーク・オーバ特性を生起さ
せ、該第一、第二端子間電圧を絶対値において上記降伏
電圧よりも低いクランプ電圧に移行させるため、該第四
半導体領域に対し上記少数キャリアを注入する領域であ
ること; を特徴とするサージ吸収素子。3. A first semiconductor region of the first conductivity type; formed on one of the upper and lower surfaces of the first semiconductor region and having a conductivity type opposite to that of the first conductivity type. A second semiconductor region forming a first pn junction diode with the first semiconductor region; and contacting the second semiconductor region from the side opposite to the first semiconductor region, To define the effective thickness of the second semiconductor region, and has a conductivity type opposite to that of the second semiconductor region and the first pn junction with the second semiconductor region. A third semiconductor region forming a pn junction in a direction opposite to that of the diode; formed on the other surface side facing the one of the upper and lower surfaces of the first semiconductor region, and having the first conductivity type It has a reverse conductivity type and is opposite to the first pn junction diode with the first semiconductor region. A fourth semiconductor region forming a second pn junction diode; and a distance between the first semiconductor region and the fourth semiconductor region by contacting the fourth semiconductor region from a side opposite to the first semiconductor region. To define the effective thickness of the fourth semiconductor region, and in a direction opposite to that of the second pn junction diode between the fourth semiconductor region and the fourth semiconductor region with a conductivity type opposite to that of the fourth semiconductor region. a fifth semiconductor region forming a pn junction; a first terminal connected to a first electrode short-circuiting the fourth semiconductor region and the fifth semiconductor region on their surfaces; the second semiconductor region and the above A third semiconductor region and a second terminal connected to a second electrode that shorts them at their surface; the second pn junction diode is of a polarity that reverse biases the first pn junction diode. A surge with a voltage higher than the breakdown voltage is applied Accordingly, after the first semiconductor region and the third semiconductor region are pulse-through, by injecting minority carriers for the first semiconductor region into the first semiconductor region, between the first and second terminals. Is a diode that injects the minority carriers into the first semiconductor region in order to start absorbing the surge current at; and the first pn junction diode is a diode that reverse-biases the second pn junction diode. Injecting minority carriers for the first semiconductor region into the first semiconductor region after punching through between the first semiconductor region and the fifth semiconductor region as a surge of a voltage equal to or higher than the voltage is applied. In order to start absorbing the surge current between the first and second terminals by doing so, it is a diode that injects the minority carriers into the first semiconductor region. Together; the third semiconductor region forward biases the pn junction between the second semiconductor region and the third semiconductor region in the second semiconductor region due to an increase in the current after the start of absorption of the surge current. From the time when the voltage to be generated is generated, promoting the injection of the minority carriers from the fourth semiconductor region to the first semiconductor region by injecting the minority carriers for the second semiconductor region into the second semiconductor region, Along with the further increase of the absorbed surge current, a breakover characteristic as a negative characteristic is generated between the first and second terminals, and the voltage between the first and second terminals is greater in absolute value than the breakdown voltage. While it is a region for injecting the minority carriers into the second semiconductor region in order to shift to a low clamp voltage; the fifth semiconductor region is provided after the start of absorption of the surge current. In the fourth semiconductor region, a voltage that forward-biases the pn junction between the fourth semiconductor region and the fifth semiconductor region is generated in the fourth semiconductor region, and thereafter, the fourth semiconductor region is provided with the voltage. The injection of minority carriers from the second semiconductor region to the first semiconductor region is promoted by injecting minority carriers into the four semiconductor regions, and the first and second surge currents are further increased together with the surge current absorbed. In order to cause a breakover characteristic as a negative characteristic between the terminals and to shift the voltage between the first and second terminals to a clamp voltage that is lower in absolute value than the breakdown voltage, It is a region for injecting minority carriers;
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100400A JPH0777268B2 (en) | 1985-05-14 | 1985-05-14 | Surge absorber |
| US07/488,457 US5083185A (en) | 1985-02-15 | 1990-02-26 | Surge absorption device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100400A JPH0777268B2 (en) | 1985-05-14 | 1985-05-14 | Surge absorber |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61259501A JPS61259501A (en) | 1986-11-17 |
| JPH0777268B2 true JPH0777268B2 (en) | 1995-08-16 |
Family
ID=14272932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60100400A Expired - Lifetime JPH0777268B2 (en) | 1985-02-15 | 1985-05-14 | Surge absorber |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777268B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656885B2 (en) * | 1990-11-28 | 1994-07-27 | 工業技術院長 | Surge protection device |
| JPH077837B2 (en) * | 1990-11-29 | 1995-01-30 | 工業技術院長 | Surge protection device |
| JPH0793424B2 (en) * | 1992-03-27 | 1995-10-09 | 工業技術院長 | Surge protection device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515913A (en) * | 1974-07-04 | 1976-01-19 | Hitachi Ltd | Chukeidensorono kanshihoshiki |
-
1985
- 1985-05-14 JP JP60100400A patent/JPH0777268B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61259501A (en) | 1986-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9209713B2 (en) | Bidirectional bipolar junction transistor operation, circuits, and systems with two base junctions clamped by default | |
| JP3911566B2 (en) | MOS type semiconductor device | |
| US4967256A (en) | Overvoltage protector | |
| US9330961B2 (en) | Stacked protection devices and related fabrication methods | |
| JPH05226638A (en) | Semiconductor device | |
| DE102007030804A1 (en) | Semiconductor device | |
| DE102014103325A1 (en) | Reduced oscillation power switching module and method for producing a power switching module circuit | |
| CN114267718B (en) | Silicon carbide MPS diode with buried layer structure and preparation method thereof | |
| JPH04283968A (en) | Insulating gate type bipolar transistor | |
| CN212750894U (en) | Ultra-low voltage trigger device | |
| JP3468571B2 (en) | Semiconductor device | |
| JPH0777268B2 (en) | Surge absorber | |
| US4727408A (en) | Semiconductor device with high breakdown voltage vertical transistor and fabricating method therefor | |
| JPH0133951B2 (en) | ||
| CN114628530A (en) | Fast recovery diode, chip and manufacturing method thereof | |
| GB2208257A (en) | Overvoltage protector | |
| JP5405029B2 (en) | TRIAC | |
| JPS6153877B2 (en) | ||
| JP3103665B2 (en) | Semiconductor device | |
| JP2005347771A (en) | MOS type semiconductor device | |
| JPS5931869B2 (en) | Electrostatic induction thyristor | |
| JPS6265383A (en) | surge absorption element | |
| JPH0478186B2 (en) | ||
| JP2802970B2 (en) | Planar type two-terminal bidirectional thyristor | |
| JPH0638507B2 (en) | Surge absorber |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |