Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0478186B2 - - Google Patents
[go: Go Back, main page]

JPH0478186B2 - - Google Patents

Info

Publication number
JPH0478186B2
JPH0478186B2 JP60292969A JP29296985A JPH0478186B2 JP H0478186 B2 JPH0478186 B2 JP H0478186B2 JP 60292969 A JP60292969 A JP 60292969A JP 29296985 A JP29296985 A JP 29296985A JP H0478186 B2 JPH0478186 B2 JP H0478186B2
Authority
JP
Japan
Prior art keywords
semiconductor region
region
semiconductor
voltage
surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60292969A
Other languages
Japanese (ja)
Other versions
JPS62154776A (en
Inventor
Yutaka Hayashi
Masaaki Sato
Juji Muramatsu
Hiroaki Yoshihara
Teiji Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60292969A priority Critical patent/JPS62154776A/en
Publication of JPS62154776A publication Critical patent/JPS62154776A/en
Priority to US07/488,457 priority patent/US5083185A/en
Publication of JPH0478186B2 publication Critical patent/JPH0478186B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、雷やスイツチング・サージ等、各種
サージ要因に基づく異常電圧から電気回路系を保
護するためのサージ吸収素子に関し、特にパンチ
スルー現象を利用したサージ吸収素子に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a surge absorption element for protecting an electric circuit system from abnormal voltages caused by various surge factors such as lightning and switching surges. This invention relates to a surge absorbing element using.

〈従来の技術〉 サージ吸収素子とは、“降伏電圧”と呼ばれる
規定電圧値以上の高電圧が印加されたとき、以降
の過程において自身の内に等価的な低インピーダ
ンス電流線路を形成することにより、その高電圧
に伴う大電流を吸収し、素子両端電圧を一定電圧
値以下にクランプして、保護すべき電気回路系に
そうした異常電圧の影響が及ばないようするもの
を言うが、従来において市場に供されているもの
のほとんどは、その動作メカニズムが雪崩(なだ
れ)降伏原理によるものであつた。
<Prior art> A surge absorbing element is a surge absorbing element that, when a high voltage higher than a specified voltage value called "breakdown voltage" is applied, it absorbs electricity by forming an equivalent low-impedance current line within itself in the subsequent process. , which absorbs the large current associated with the high voltage and clamps the voltage across the element below a certain voltage value to prevent the abnormal voltage from affecting the electrical circuit system to be protected. The operating mechanism of most of the devices used for this purpose was based on the avalanche yield principle.

すなわち、pn接合によるダイオード構造また
はトランジスタのダイオード接続構造に逆バイア
スを印加したときの雪崩降伏電圧をしてサージ吸
収素子としての降伏電圧を規定していた。
That is, the avalanche breakdown voltage when a reverse bias is applied to a diode structure using a pn junction or a diode connection structure of a transistor is used to define the breakdown voltage as a surge absorbing element.

〈発明が解決しようとする問題点〉 従来の雪崩降伏原理によるサージ吸収素子にお
いては、上記のように、その雪崩降伏電圧そのも
のが、サージ吸収素子としての特性を云々する場
合に使われる“降伏電圧”を直接に規定するもの
となる。
<Problems to be Solved by the Invention> As mentioned above, in the conventional surge absorbing element based on the avalanche breakdown principle, the avalanche breakdown voltage itself is the "breakdown voltage" used to describe the characteristics of the surge absorbing element. ” will be directly defined.

しかし一方、こうした従来素子における雪崩降
伏電圧は、pn接合を形成する両領域の中、高比
抵抗側を形成する一方の半導体領域、したがつて
一般に半導体基板の不純物濃度の如何により、
略ゞ一義的に定まつてしまう。
However, on the other hand, the avalanche breakdown voltage in such conventional elements depends on the impurity concentration of one of the semiconductor regions forming the high resistivity side of the two regions forming the pn junction, and therefore generally of the semiconductor substrate.
It is almost uniquely defined.

そのため、こうした従来の雪崩降伏型サージ吸
収素子では、同一の不純物濃度の半導体基板を用
いる限り、その降伏電圧を任意に変えることはで
きないか、極めて難しく、異なる降伏電圧の製品
を得ようとするなら、それに応じて不純物濃度の
異なつた半導体基板を用いねばならない。
Therefore, in such conventional avalanche breakdown type surge absorbing elements, as long as semiconductor substrates with the same impurity concentration are used, it is impossible or extremely difficult to change the breakdown voltage arbitrarily, and it is difficult to obtain products with different breakdown voltages. Therefore, semiconductor substrates with different impurity concentrations must be used accordingly.

こうしたことは、それ自体、極めて不合理であ
るばかりでなく、降伏電圧を変えると接合容量や
直列抵抗等、降伏電圧以外のその他の電気的特性
も変わつてしまうことになる。換言すれば、接合
容量や直列抵抗等を降伏電圧と独立には設計でき
ないのである。
Not only is this extremely irrational in itself, but changing the breakdown voltage also changes other electrical characteristics other than the breakdown voltage, such as junction capacitance and series resistance. In other words, junction capacitance, series resistance, etc. cannot be designed independently of breakdown voltage.

また逆に考えれば、こうした従来素子では、意
図的な場合に限らず、例え各ロツト毎には許容公
差の範囲内にあるとは言え、異なるロツト間では
始めから不純物濃度にバラ付きのある半導体基板
が供給されてきたような場合には、しかもそれが
予め分かつていたにしても、簡単にはこれを修正
する術がなく、したがつてその結果は、製品とし
て完成された後のサージ吸収素子の降伏電圧に関
するロツト間変動ないしバラ付きとして、そのま
ま正直に反映されてしまう。
Conversely, in these conventional devices, the impurity concentration of different lots varies from the beginning, even if it is within the allowable tolerance range for each lot. In the case where the board has been supplied, and even if it was known in advance, there is no way to easily correct it, and the result is a surge absorption problem after the product is completed. This is honestly reflected as variations or variations between lots in the breakdown voltage of the device.

さらにはまた、この種従来の雪崩降伏型サージ
吸収素子では、実際の物理的な構造上においても
制約を生むことが多い。
Furthermore, in this type of conventional avalanche breakdown type surge absorbing element, there are often limitations in the actual physical structure.

というのも、この種のサージ吸収素子において
第一半導体領域内への不純物拡散等により第二半
導体領域を埋設的に形成した場合、雪崩降伏は一
般にその接合両端の電界集中部分から起き易く、
仮にそのようになると、降伏後の入力電圧クラン
プ時において接合の全面積部分に亘り均一に電流
を流すことが極めて難しくなるからである。
This is because, in this type of surge absorbing element, when the second semiconductor region is formed buried by impurity diffusion into the first semiconductor region, avalanche breakdown is generally likely to occur from the electric field concentration portions at both ends of the junction.
If this were to happen, it would be extremely difficult to flow current uniformly over the entire area of the junction when clamping the input voltage after breakdown.

これら欠点に加うるに、上記従来素子では、降
伏後の入力電圧クランプ時において、素子両端電
圧(クランプ電圧)がそれほどに低くはならない
という欠点もある。雪崩降伏型の場合、むしろ、
クランプ電圧の方が雪崩降伏を生起し始めた降伏
電圧よりも高くなる。
In addition to these drawbacks, the conventional device described above also has the drawback that the voltage across the device (clamp voltage) does not become very low when the input voltage is clamped after breakdown. In the case of avalanche yield type, rather,
The clamp voltage becomes higher than the breakdown voltage at which avalanche breakdown begins.

そのため、降伏後、素子内にて消費される電力
は、絶対値において相当に高いこのクランプ電圧
と吸収電流との積になり、結果として素子に多大
な発熱をもたらす。これは言い換えれば、熱容量
の観点からして、素子に許容できる吸収電流にか
なりな制限を生むことを意味する。
Therefore, after breakdown, the power consumed within the device is the product of this clamp voltage and the absorption current, which is quite high in absolute value, resulting in a large amount of heat generation in the device. This, in turn, means that, from a heat capacity standpoint, there are significant limitations on the absorption current that can be tolerated by the device.

この最後の欠点は、サージ吸収時のクランプ電
圧を降伏電圧に比し、十分に低電圧化することで
解決できるが、この種のサージ吸収素子は保護す
べき回路系の電源部と負荷との間にあつて負荷に
対して並列に挿入されるため、用いた素子のクラ
ンプ電圧が十分に低く、当該電源部の電源電圧よ
りも低いとなると、サージにより一度ターン・オ
ンした以上、例えその後にサージの要因がなくな
つてもこの素子はターン・オン状態を維持してし
まい、電源エネルギを無駄に消費し続けることに
なる。こうした現象は特に“続流効果”と呼ばれ
ている。
This last drawback can be solved by reducing the clamping voltage during surge absorption to a sufficiently low voltage compared to the breakdown voltage, but this type of surge absorption element is Since the clamp voltage of the element used is low enough and is inserted in parallel with the load, if it is lower than the power supply voltage of the power supply section, it will be turned on once due to a surge, even if Even if the cause of the surge disappears, this element remains turned on, and the power supply energy continues to be wasted. This phenomenon is especially called the "follow-on effect."

したがつてこの種のサージ吸収素子がターン・
オン状態を維持するための保持電流(後述する1
hを、電源等の装置から供給される電流値以上に
設定することができれば、サージ要因が消失した
後は当該素子は続流現象を起こすことなく自動リ
セツトする。
Therefore, this type of surge absorbing element
Holding current to maintain the on state (1
If h can be set higher than the current value supplied from a device such as a power supply, the element will automatically reset without causing a follow-on phenomenon after the surge factor disappears.

本発明は以上のような従来の諸事情及び各種の
欠点に鑑みて成されたもので、用いる半導体基板
の不純物濃度ないし抵抗率や厚味のいかんにかか
わらず、相当程度以上の幅で設計性良く任意の降
伏電圧が得られ、したがつてまた降伏電圧のいか
によらず、接合容量や直列抵抗等、その他の電気
的特性を独立に設計することもでき、さらには保
持電流を制御可能な構成を開示することにより、
要すれば電源等から供給される正規の電流値以上
に保持電流値を設定して効果的に続流現象を抑止
しながら大電流を吸収することのできるサージ吸
収素子を提供せんとするものである。
The present invention has been made in view of the conventional circumstances and various shortcomings as described above, and it is possible to improve designability to a considerable extent regardless of the impurity concentration, resistivity, or thickness of the semiconductor substrate used. It is a configuration in which an arbitrary breakdown voltage can be obtained, and therefore other electrical characteristics such as junction capacitance and series resistance can be designed independently regardless of the breakdown voltage, and furthermore, the holding current can be controlled. By disclosing
In short, the purpose is to provide a surge absorbing element that can absorb large currents while effectively suppressing follow-current phenomena by setting a holding current value higher than the normal current value supplied from a power source, etc. be.

〈問題点を解決するための手段〉 上記目的を達成するため、本発明においては、
従来の雪崩降伏型に代え、新たな動作原理として
パンチスルー現象を導入し、下記構成によるパン
チスルー型のサージ吸収素子を提供する。
<Means for solving the problems> In order to achieve the above object, in the present invention,
In place of the conventional avalanche breakdown type, a punch-through phenomenon is introduced as a new operating principle, and a punch-through type surge absorption element having the following configuration is provided.

1 半導体基板自体として形成されるか、または
該半導体基板に対して分離的に形成された第一
導電型の第一半導体領域と; 該第一半導体領域の一表面側に形成され、上
記第一導電型とは逆導電型であつて上記第一半
導体領域との間でpn接合ダイオードを形成す
る第二の半導体領域と; 上記第一半導体領域とは反対側から上記第二
半導体領域に接触することにより、該第一半導
体領域との間の離間距離をして上記第二半導体
領域の実効厚味を規定する第三領域と; 上記第一半導体領域の上記一表面側において
上記第二の半導体領域に対し横方向に離間して
形成され、上記第一半導体領域と注入接合を形
成する第四領域と; 上記第一半導体領域の上記一表面側にあつて
上記第二半導体領域と第四領域との間の一部
分、及び上記第一半導体領域の上記一表面とは
対向する裏面側にあつて上記第二半導体領域下
から第四領域下にかけての少なくとも一部分の
いづれか一方または双方に設けられたキヤリア
再結合領域と; から成り、上記pn接合ダイオードへの逆バイ
アスで生ずる空乏層が上記第三領域に到達した
ときに生ずる上記第一半導体領域と上記第三領
域との間のパンチスルーによりサージ電流を吸
収しながら上記再結合領域で保持電流を制御す
ること; を特徴とするサージ吸収素子。
1 a first semiconductor region of a first conductivity type formed as the semiconductor substrate itself or separately formed with respect to the semiconductor substrate; a first semiconductor region formed on one surface side of the first semiconductor region; a second semiconductor region having a conductivity type opposite to the first semiconductor region and forming a pn junction diode with the first semiconductor region; contacting the second semiconductor region from the side opposite to the first semiconductor region; a third region that defines an effective thickness of the second semiconductor region by defining a separation distance between the second semiconductor region and the first semiconductor region; a fourth region formed laterally apart from the region and forming an injection junction with the first semiconductor region; the second semiconductor region and the fourth region on the one surface side of the first semiconductor region; and at least a portion of at least a portion from below the second semiconductor region to below the fourth region on the back side opposite to the one surface of the first semiconductor region. a recombination region; and when a depletion layer generated by reverse bias to the pn junction diode reaches the third region, a surge current is generated due to punch-through between the first semiconductor region and the third region. A surge absorption element characterized by: controlling a holding current in the recombination region while absorbing the surge absorption current.

2 半導体基板自体として形成されるか、または
該半導体基板に対して分離的に形成された第一
導電型の第一半導体領域と; 該第一半導体領域の一表面側に形成され、上
記第一導電型とは逆導電型であつて上記第一半
導体領域との間で第一のpn接合ダイオードを
形成する第二の半導体領域と; 上記第一半導体領域とは反対側から上記第二
半導体領域に接触することにより、該第一半導
体領域との間の離間距離をして上記第二半導体
領域の実効厚味を規定する第三領域と; 上記第一半導体領域の上記一表面側において
上記第二の半導体領域に対し横方向に離間して
形成され、上記第一導電型とは逆導電型であつ
て上記第一半導体領域との間で上記第一のpn
接合ダイオードとは逆方向になる第二のpn接
合ダイオードを形成する第四の半導体領域と; 上記第一半導体領域とは反対側から上記第四
半導体領域に接触することにより、該第一半導
体領域との間の離間距離をして上記第四半導体
領域の実効厚味を規定する第五領域と; 上記第一半導体領域の上記一表面側にあつて
上記第二半導体領域と第四半導体領域との間の
一部分、及び上記第一半導体領域の上記一表面
とは対向する裏面側にあつて上記第二半導体領
域下から第四半導体領域下にかけての少なくと
も一部分のいづれか一方または双方に設けられ
たキヤリア再結合領域と; から成り、上記第一、第二の二つのpn接合ダ
イオードのいづれか一方への逆バイアスで生ず
る空乏層が対応する上記第三領域または第五領
域のいづれか一方に到達したときに生ずる上記
第一半導体領域と上記第三領域または上記第一
半導体領域と上記第五領域との間のパンチスル
ーによりサージ電流を吸収しながら上記再結合
領域で保持電流を制御すること; を特徴とするサージ吸収素子。
2 a first semiconductor region of a first conductivity type formed as the semiconductor substrate itself or separately formed with respect to the semiconductor substrate; a first semiconductor region formed on one surface side of the first semiconductor region; a second semiconductor region having a conductivity type opposite to the conductivity type and forming a first pn junction diode with the first semiconductor region; and the second semiconductor region from the opposite side from the first semiconductor region. a third region that defines the effective thickness of the second semiconductor region by contacting with the first semiconductor region; The first pn is formed horizontally apart from the second semiconductor region, is of a conductivity type opposite to the first conductivity type, and has a conductivity type opposite to the first semiconductor region.
a fourth semiconductor region forming a second pn junction diode in a direction opposite to that of the junction diode; contacting the fourth semiconductor region from the side opposite to the first semiconductor region; a fifth region defining an effective thickness of the fourth semiconductor region by a distance between the second semiconductor region and the fourth semiconductor region on the one surface side of the first semiconductor region; a carrier provided on one or both of a portion between the two semiconductor regions, and at least a portion of at least a portion from below the second semiconductor region to below the fourth semiconductor region on the back side opposite to the one surface of the first semiconductor region; a recombination region; when a depletion layer generated by reverse biasing one of the first and second two pn junction diodes reaches either the corresponding third region or fifth region; controlling a holding current in the recombination region while absorbing a surge current by punch-through generated between the first semiconductor region and the third region or the first semiconductor region and the fifth region; surge absorption element.

(作用) 上記第一発明のサージ吸収素子においては、第
一の半導体領域と第二の半導体領域とにより構成
されるpn接合ダイオードに逆バイアスが印加さ
れると、当該接合に生成される空乏層は、第一半
導体領域に向けて伸びると同時に、第三の領域に
向けても伸びていく。
(Function) In the surge absorption element of the first invention, when a reverse bias is applied to the pn junction diode constituted by the first semiconductor region and the second semiconductor region, a depletion layer is generated at the junction. extends toward the first semiconductor region and at the same time extends toward the third region.

そしてこの空乏層が印加電圧の大きさに応じて
伸び続け、やがて第三領域にまで達すると、第一
半導体領域と当該第三領域との間でパンチスルー
が起こり、この電流経路を介してサージ電流が吸
収され始める。このパンチスルー動作開始電圧
が、第2図中において降伏電圧として示されたも
のである。
When this depletion layer continues to grow in accordance with the magnitude of the applied voltage and eventually reaches the third region, punch-through occurs between the first semiconductor region and the third region, and a surge occurs through this current path. Current begins to be absorbed. This punch-through operation starting voltage is shown as the breakdown voltage in FIG.

しかるに、この吸収電流は、第四領域から第一
半導体領域に至る経路で流れるため、要旨構成中
に記したように、当該第四領域が第一半導体領域
に対して少数キヤリアを注入し得る注入接合を形
成する材料(例えば第一半導体領域とは逆導電型
の半導体とかシリサイド、さらにはまた第一半導
体領域がp型である場合には電子注入の可能な金
属等)から構成されている限り、当該第四領域か
ら第一半導体領域内へ少数キヤリアの注入が起こ
り、したがつて例え、外部端子を介し第二半導体
領域と第三領域とが電気的に短絡されていても、
当該少数キヤリアが第二半導体領域に流れ込んだ
結果として第二半導体領域には電圧降下が生じ、
第三領域から第二半導体領域に対してキヤリアの
注入が起こる。
However, since this absorbed current flows along a path from the fourth region to the first semiconductor region, as mentioned in the abstract, the fourth region can inject minority carriers into the first semiconductor region. As long as it is made of a material that forms a junction (for example, a semiconductor or silicide of a conductivity type opposite to that of the first semiconductor region, or even a metal capable of injecting electrons if the first semiconductor region is p-type). , minority carriers are injected from the fourth region into the first semiconductor region, so even if the second semiconductor region and the third region are electrically short-circuited via the external terminal,
As a result of the minority carriers flowing into the second semiconductor region, a voltage drop occurs in the second semiconductor region,
Carrier injection occurs from the third region to the second semiconductor region.

こうしたキヤリア注入過程が繰返されていきな
がら、やがてのことに第2図中にブレーク・オー
バ電流として示された値以上の大きさの電流が流
れると、正帰還現象を介し、素子の両端電圧、す
なわちクランプ電圧は極端に低電圧となる。その
ため、本発明のサージ吸収素子では、素子の発熱
を抑えながらの大電流の吸収が可能となる。
While this carrier injection process is repeated, when a current larger than the value shown as the breakover current in FIG. 2 flows, the voltage across the device increases through the positive feedback phenomenon. In other words, the clamp voltage becomes an extremely low voltage. Therefore, the surge absorbing element of the present invention can absorb large currents while suppressing heat generation of the element.

なお、ブレーク・オーバ電流を呈する電圧をブ
レーク・オーバ電圧と呼ぶことができ、一般にこ
のブレーク・オーバ電圧は、第2図に示されるよ
うに降伏電圧よりは高くなる。
Note that a voltage exhibiting a breakover current can be called a breakover voltage, and this breakover voltage is generally higher than the breakdown voltage as shown in FIG. 2.

したがつて、本発明素子の初期動作から電圧ク
ランプまでの素子両端の電圧履歴を追うと、サー
ジ印加に伴い、それが降伏電圧以上であればパン
チスルー動作を開始し、吸収電流がブレーク・オ
ーバ電流に至るまでは素子両端電圧はいく分か上
昇するが、一旦でもブレーク・オーバ電流を越え
ると、当該ブレーク・オーバ電圧から極端に値の
低いクランプ電圧に移る。
Therefore, if we follow the voltage history across the device from its initial operation to voltage clamping, we can see that with the application of a surge, if it is above the breakdown voltage, punch-through operation will begin, and the absorbed current will break over. The voltage across the device increases somewhat until the current reaches the current, but once the breakover current is exceeded, the breakover voltage shifts to an extremely low clamp voltage.

上記ブレーク・オーバ電流の値は、第二半導体
領域の抵抗や第三領域と第一半導体領域に対する
形状の如何により決められ、また第四領域の第一
半導体領域に対する形状、さらには後述するよう
に第一半導体領域が直接に外部端子に接続されて
いる場合には当該第一半導体領域の抵抗と第四領
域近傍の形状の如何によつても決めることができ
る。
The value of the breakover current is determined by the resistance of the second semiconductor region, the shape of the third region with respect to the first semiconductor region, the shape of the fourth region with respect to the first semiconductor region, and further, as described below. When the first semiconductor region is directly connected to an external terminal, it can be determined depending on the resistance of the first semiconductor region and the shape of the vicinity of the fourth region.

一方、パンチスルー動作を開始せしめる降伏電
圧について考えると、本発明サージ吸収素子で
は、第一半導体領域に対し、その反対側で第二半
導体領域に接する第三半導体領域の高さ位置をど
の程度に設定するか、換言すれば中間の第二半導
体領域の実効厚味をどの程度に設定するかによ
り、第一、第三領域間のパンチスルー電圧、つま
りは当該降伏電圧を任意に変更、制御できるもの
となる。
On the other hand, considering the breakdown voltage that starts the punch-through operation, in the surge absorbing element of the present invention, to what extent should the height position of the third semiconductor region that is in contact with the second semiconductor region on the opposite side with respect to the first semiconductor region be determined? In other words, depending on how much the effective thickness of the intermediate second semiconductor region is set, the punch-through voltage between the first and third regions, that is, the breakdown voltage can be arbitrarily changed and controlled. Become something.

例えば中間の第二半導体領域の実効厚味を厚く
設定した場合には、他の条件が同一であれば生成
した空乏層が第三領域にまで伸びるにはより大き
な逆方向バイアスが必要となり、これは結局、素
子が降伏する降伏電圧を高めたことになるし、逆
に中間の第二半導体領域の実効厚味を薄く設定す
れば、生成した空乏層は比較的低い印加電圧でも
容易に第三領域に到達することになるから、降伏
電圧を低目に設定したことになる。
For example, if the effective thickness of the intermediate second semiconductor region is set thick, a larger reverse bias will be required for the generated depletion layer to extend to the third region, assuming other conditions are the same. This ultimately increases the breakdown voltage at which the device breaks down, and conversely, if the effective thickness of the intermediate second semiconductor region is set thin, the generated depletion layer can easily become the third semiconductor region even at a relatively low applied voltage. This means that the breakdown voltage has been set low.

もちろん、こうした降伏電圧は、中間の第二半
導体領域の不純物濃度によつても制御し得るが、
いづれにしても上記のことからすれば、本発明に
よつた場合、第一半導体領域として適当な市販の
半導体基板ウエハをそのまま用いても、そしてま
た同一種類の半導体基板を出発部材としても、任
意所望の降伏電圧のサージ吸収素子を得られるこ
とが分かる。
Of course, such breakdown voltage can also be controlled by the impurity concentration of the intermediate second semiconductor region, but
In any case, in view of the above, in accordance with the present invention, it is possible to use an appropriate commercially available semiconductor substrate wafer as the first semiconductor region as it is, or to use the same type of semiconductor substrate as the starting material. It can be seen that a surge absorbing element with a desired breakdown voltage can be obtained.

また、第二半導体領域の実効厚味の制御とその
不純物濃度の制御とを適当に操作すれば、降伏電
圧の如何に対して接合容量や直列抵抗を独立にも
設計できるようになる。
Furthermore, by appropriately controlling the effective thickness of the second semiconductor region and its impurity concentration, it becomes possible to design the junction capacitance and series resistance independently for any breakdown voltage.

さらに、半導体基板そのもの、ないし半導体基
板に分離的に形成された第一半導体領域に対し、
順次に第二半導体領域、第三領域を形成していく
手法自体は、既存のエピタキシヤル成長技術によ
つても良いし、イオン打込み、選択拡散等々によ
つても良いが、いづれによるにしても、第二半導
体領域の実効厚味とか不純物濃度の制御は、現在
の技術でも極めて高いものが得られるから、結局
は本発明により作成されるサージ吸収素子は、要
すればその精度を極めて高いものとすることがで
きる。
Furthermore, with respect to the semiconductor substrate itself or a first semiconductor region formed separately on the semiconductor substrate,
The method of sequentially forming the second semiconductor region and the third region may be based on existing epitaxial growth technology, ion implantation, selective diffusion, etc. Since the effective thickness and impurity concentration of the second semiconductor region can be extremely well controlled even with current technology, the surge absorbing element produced by the present invention will ultimately have extremely high precision. It can be done.

一方、構造的な観点からしても、第二半導体領
域の実効厚味は第一領域の厚味とは無関係に薄く
設定できるから、第一半導体領域としては市販の
半導体基板ウエハに何等特殊な前加工を施さず、
厚いままにそのまま用いることもでき(その方が
一般的でもある)、したがつて工程の増加を招か
ず、物理的な強度低下も招かないで済むし、一つ
の半導体基板内に本発明素子を複数個、形成する
こともでき、集積化が容易な効果もある。
On the other hand, from a structural point of view, the effective thickness of the second semiconductor region can be set thin regardless of the thickness of the first region. No pre-processing,
It is also possible to use the device in its thick form as is (which is also more common), so it does not require an increase in the number of steps and does not cause a decrease in physical strength. It is also possible to form a plurality of them, which has the effect of facilitating integration.

これらに加えて、本発明の構造においては、第
一半導体領域の一表面側にあつて第二半導体領域
と第四領域との間の一部分、及び第一半導体領域
の上記一表面とは対向する裏面側にあつて第二半
導体領域下から第四領域下にかけての少なくとも
一部分(要すれば全部分)のいづれか一方または
双方に、キヤリア再結合領域が設けられているた
め、第2図中に符号hで示した保持電流の値を
も制御することができる。
In addition, in the structure of the present invention, a part of the first semiconductor region between the second semiconductor region and the fourth region on one surface side of the first semiconductor region, and a part of the first semiconductor region that is opposite to the one surface of the first semiconductor region Since a carrier recombination region is provided in one or both of at least a portion (the entire portion if necessary) from below the second semiconductor region to below the fourth region on the back side, the reference numeral in FIG. The value of the holding current, denoted h, can also be controlled.

すなわち、第四領域から注入される電流が小さ
い内は、これらキヤリア再結合領域が設けられて
いる部分ないしその近傍を通過しようとする少数
キヤリアは当該キヤリア再結合領域にて多数キヤ
リアと再結合するが、電流が多くなつてくるとこ
の再結合速度が少数キヤリアの供給速度に追い付
かなくなり、当該再結合領域ないしその近傍をそ
のまま通過する少数キアリアが生じ始め、その結
果、やがて素子がターン・オン状態になるという
機構が生起するため、キヤリア再結合領域がない
場合に比し、ある場合にはより多くの電流が流れ
なければならない状態となり、保持電流を制御で
きるのである。
That is, while the current injected from the fourth region is small, the minority carriers that try to pass through or near the area where these carrier recombination regions are provided are recombined with the majority carriers in the carrier recombination region. However, as the current increases, the recombination speed cannot keep up with the supply speed of minority carriers, and minority carriers begin to pass through the recombination region or its vicinity, and as a result, the device eventually turns on. Since this mechanism occurs, in some cases, more current must flow than in the case where there is no carrier recombination region, and the holding current can be controlled.

こうしたキヤリア再結合領域は、実際上、アブ
レード等による結晶欠陥の多い領域として形成す
るとか、シヨツトキ接合によつて形成したり、あ
るいはまた鉄や金等の重金属の熱拡散等によつて
も形成することができるが、これによつて制御さ
れる保持電流の値は、形成するキヤリア再結合領
域の面積、深さ、そして結晶欠陥や重金属を利用
して当該再結合領域を形成する場合には再結合中
心の濃度等々の要因により、設計的に相当程度の
自由度で所望の値に定めることができる。
In practice, such carrier recombination regions are formed as regions with many crystal defects by abrading, etc., by shot bonding, or by thermal diffusion of heavy metals such as iron or gold. However, the value of the holding current controlled by this will depend on the area and depth of the carrier recombination region to be formed, and if the recombination region is formed using crystal defects or heavy metals, the value of the holding current will depend on the recombination region. Depending on factors such as the concentration of bonding centers, a desired value can be determined with a considerable degree of design freedom.

このように、保持電流hを制御可能であると
いうことは、サージ要因がなく、正規な稼動状態
下で電源をその他の装置から供給される最少の電
流値に対し、当該保持電流値をそれより大きく設
定し得ることを意味し、したがつて既述の続流現
象を有効に防止でき、サージ要因が消失した後、
素子を自動リセツトすることもできるようにな
る。
In this way, the ability to control the holding current h means that there is no surge factor and the holding current value can be set lower than the minimum current value supplied from other devices under normal operating conditions. This means that the following current phenomenon described above can be effectively prevented, and after the surge factor disappears,
It also becomes possible to automatically reset the device.

また、上記原理から顕かなように、第二半導体
領域と第三領域とは外部端子において同一の電位
に置いて良く、したがつて外部への引き出しも同
一の引き出し端子から行なつて差支えない。しか
し逆に、各専用の端子から独立に引き出せるよう
にし、これら両端子間に適当なバイアスを掛ける
ようにしても良く、このようにすれば、素子完成
後ないし素子実動下にあつても、このバイアス電
圧の変更調整により、パンチスルー電圧、すなわ
ちサージ吸収素子としての降伏電圧を可変にする
ことができる。
Further, as is clear from the above principle, the second semiconductor region and the third region may be placed at the same potential at the external terminal, and therefore, the external terminal may be drawn out from the same drawing terminal. However, on the contrary, it may be possible to draw out signals independently from each dedicated terminal and apply an appropriate bias between these two terminals.In this way, even after the device is completed or when the device is in actual operation, By changing and adjusting the bias voltage, the punch-through voltage, that is, the breakdown voltage as a surge absorbing element can be made variable.

なお、上記した所から顕かなように、降伏電圧
の変更にともなつてブレーク・オーバ電圧も当然
に変化する。
Note that, as is clear from the above, the breakover voltage naturally changes as the breakdown voltage changes.

上記第一発明に対して第二発明は、両極性のサ
ージ電流をも吸収可能としたものである。
In contrast to the first invention, the second invention is capable of absorbing bipolar surge currents.

すなわち、第四領域を半導体に限定したものと
してこれを第一発明における第二半導体領域相当
の領域と考え、同様に第五領域を第一発明中の第
三領域相当の領域と考えれば、既述のように第一
半導体領域と第二半導体領域とにより構成された
第一発明中におけるpn接合ダイオードに相当す
る第二発明中の第一のpn接合ダイオードにおい
て生じ得るパンチスルー現象は、逆極性のサージ
電流に関して第一半導体領域と第四半導体領域と
で構成される第二のpn接合ダイオードの逆バイ
アスの結果としても同様に生ずることになる。
That is, if the fourth region is limited to semiconductors and is considered to be a region equivalent to the second semiconductor region in the first invention, and similarly the fifth region is considered to be a region equivalent to the third region in the first invention, then As described above, the punch-through phenomenon that may occur in the first pn junction diode of the second invention, which corresponds to the pn junction diode of the first invention, constituted by the first semiconductor region and the second semiconductor region is due to the reverse polarity. A similar phenomenon occurs as a result of reverse biasing of the second pn junction diode constituted by the first semiconductor region and the fourth semiconductor region with respect to the surge current.

換言すれば、第一半導体領域と第四半導体領域
との間の第二のpn接合ダイオードにてパンチス
ルーが生起しているときには、第二半導体領域が
先の第一発明の説明中において半導体で構成した
場合の第四領域がなす機能を営むことになる。
In other words, when punch-through occurs in the second pn junction diode between the first semiconductor region and the fourth semiconductor region, the second semiconductor region is not a semiconductor in the description of the first invention. It performs the function of the fourth area when configured.

こうしたことから、第四半導体領域については
第二半導体領域に関しての、そして第五領域につ
いては第三領域に関しての各説明がそのまま単な
る読み代えで適用できるし、その他の配慮事項に
ついてもまた然りとなる。
For this reason, the explanations regarding the second semiconductor region can be applied to the fourth semiconductor region, and the explanations regarding the third region can be applied as is to the fifth region, and the same applies to other considerations. Become.

したがつて、クランプ電圧が十分に低いとか、
降伏電圧、保持電流の任意設計性が良い等々、第
一発明のサージ吸収素子が有していた利点は、全
く同様に、この第二発明のサージ吸収素子におい
ても発揮することができる。
Therefore, if the clamp voltage is low enough,
The advantages that the surge absorbing element of the first invention had, such as good ability to arbitrarily design breakdown voltage and holding current, can be exhibited in the surge absorbing element of the second invention in exactly the same way.

なお、この第二発明においては、保持電流値を
設定、制御するキヤリア再結合領域が第二半導体
領域に近いか第四半導体領域に近いかという物理
的ないし幾何的な配置関係のいかんによつて、各
極性での保持電流値を意図的に異ならせることも
できる。
In addition, in this second invention, the carrier recombination region for setting and controlling the holding current value is determined depending on the physical or geometrical arrangement relationship, such as whether it is close to the second semiconductor region or the fourth semiconductor region. , it is also possible to intentionally make the holding current value different for each polarity.

(実施例) 以下、図示する本発明実施例のいくつかにつき
詳記する。もちろん、第一発明と第二発明の個々
に対してそれぞれの実施例があるが、すでに述べ
てきたように、両者は極めて密接な関連にあるの
で、互いに参考にすることができる。
(Examples) Some of the illustrated embodiments of the present invention will be described in detail below. Of course, there are individual embodiments for the first invention and the second invention, but as already mentioned, the two are extremely closely related and can be referred to from each other.

第1図に示すサージ吸収素子10は、第一発明
による基本的な実施例の一つであつて、半導体基
板を第一導電型の第一半導体領域1としてそのま
ま用い、その上下両表面の中、一方の表面に順
次、第二半導体領域2、第三領域3を二重拡散技
術で形成する一方で、第二半導体領域2に対し横
方向に離間させて第四領域4を形成したものであ
る。
The surge absorbing element 10 shown in FIG. 1 is one of the basic embodiments according to the first invention, and uses the semiconductor substrate as it is as the first semiconductor region 1 of the first conductivity type, and uses the semiconductor substrate as it is as the first semiconductor region 1 of the first conductivity type. , a second semiconductor region 2 and a third region 3 are sequentially formed on one surface by double diffusion technology, while a fourth region 4 is formed laterally apart from the second semiconductor region 2. be.

以下、便宜的に、これらの領域2,3,4があ
る方を半導体基板1の表面、その対向面を裏面と
呼ぶ。
Hereinafter, for convenience, the side where these regions 2, 3, and 4 are located will be referred to as the front surface of the semiconductor substrate 1, and the surface opposite thereto will be referred to as the back surface.

上記のような各領域関係において、この実施例
では第一半導体領域1がn型半導体であるため、
ホウ素等の適当な不純物の拡散技術により、第二
半導体領域2をp型とすると共に、第四領域4も
p型半導体領域としている。
In the relationship between the regions as described above, in this embodiment, the first semiconductor region 1 is an n-type semiconductor, so
The second semiconductor region 2 is made p-type and the fourth region 4 is also made a p-type semiconductor region by a diffusion technique of an appropriate impurity such as boron.

これに対し、第三領域3はパンチスルーを起こ
した際の主電流線路の一端部を形成するので、望
ましくは高導電率であることが良く、この実施例
では高不純物濃度n型、すなわちn+型領域とし
て第二半導体領域2内への不純物の二重拡散によ
り形成されている。実際にはこれは高濃度燐拡散
等により得ることができる。
On the other hand, since the third region 3 forms one end of the main current line when punch-through occurs, it is preferable that the third region 3 has high conductivity. It is formed as a + type region by double diffusion of impurities into the second semiconductor region 2. In practice, this can be obtained by high concentration phosphorous diffusion or the like.

さらにキヤリア再結合領域1Rは、図中、実線
で示すように、半導体基板1の裏面側にあつては
第二半導体領域2の下から第四半導体領域4の下
にかけての少なくとも一部分(図示の場合は両領
域2,4の下のそれぞれ一部に共にまたがつてい
る部分)に形成されているか、図中、仮想線で示
すように、半導体基板1の表面側にあつては第二
半導体領域2と第四半導体領域4の間に設けられ
ている。
Furthermore, as shown by the solid line in the figure, the carrier recombination region 1R is at least a portion from below the second semiconductor region 2 to below the fourth semiconductor region 4 (in the case shown) on the back side of the semiconductor substrate 1. is formed in a portion extending over a portion of each of the lower regions 2 and 4), or in the case of a second semiconductor region on the front surface side of the semiconductor substrate 1, as shown by the imaginary line in the figure. 2 and the fourth semiconductor region 4.

もつとも、場合によつてはこのキヤリア再結合
領域1Rは基板表裏面の双方に設けられていても
良く、特に基板裏面に設ける場合には製作の便宜
のため、基板全面に設けられていても良い。
However, in some cases, this carrier recombination region 1R may be provided on both the front and back surfaces of the substrate, and especially when provided on the back surface of the substrate, it may be provided on the entire surface of the substrate for convenience of manufacturing. .

また、このキヤリア再結合領域1Rは、アブレ
ード等によつて結晶欠陥を意図的に増加させた領
域としてとか、シヨツトキ接合を形成する領域と
して得ることができ、さらには鉄または金等の重
金属を第一半導体領域1中に選択的に拡散した領
域として得ることができる。
Further, this carrier recombination region 1R can be obtained as a region in which crystal defects are intentionally increased by abrading or the like, or as a region in which a shot junction is formed. It can be obtained as a region selectively diffused into one semiconductor region 1.

こうした構成において、最終的には第二、第
三、第四領域2,3,4にそれぞれオーミツクな
引き出し端子を付して素子として完成させるが、
第二半導体領域2の引き出し端子2tと第三領域
3の引き出し端子3tとは、図中、仮想線の線路
Lsで示すように、製作の段階で短絡して置いて
も良いし、別途に引き出して置いて使用者側で短
絡したり、あるいは後述のように適当なバイアス
源を介挿させても良い。
In such a configuration, the second, third, and fourth regions 2, 3, and 4 are eventually attached with respective lead-out terminals to complete the device.
The lead-out terminal 2t of the second semiconductor region 2 and the lead-out terminal 3t of the third region 3 are line lines indicated by imaginary lines in the figure.
As shown by Ls, it may be short-circuited at the manufacturing stage, or it may be pulled out separately and short-circuited by the user, or an appropriate bias source may be inserted as described later.

短絡させる場合、実際には線路Lsは、第二半
導体領域2の露出表面と第三領域3の露出表面と
の上に一連に蒸着される等してオーミツクに接触
した金属層等で形成することができる。
In the case of short-circuiting, the line Ls should actually be formed of a metal layer or the like that is deposited in series on the exposed surface of the second semiconductor region 2 and the exposed surface of the third region 3 and is in contact with the ohmic. I can do it.

ここではまず、両端子2t,3tがこのように
線路Lsで短絡されており、それらと第四半導体
領域4の引き出し端子4tとの間にサージ電圧が
印加されるものとして説明する。
First, explanation will be given assuming that both terminals 2t and 3t are thus short-circuited by the line Ls, and a surge voltage is applied between them and the lead terminal 4t of the fourth semiconductor region 4.

このようなサージ吸収素子10においては、す
でに作用の項で説明したように、第一半導体領域
1と第二半導体領域2との間のpn接合に逆バイ
アスが印加されると、それにより生ずる空乏層は
第一半導体領域1の側へのみならず、第三領域3
の側に向けても伸びて行く。
In such a surge absorbing element 10, as already explained in the operation section, when a reverse bias is applied to the pn junction between the first semiconductor region 1 and the second semiconductor region 2, the depletion caused by the reverse bias is applied. The layer is applied not only to the side of the first semiconductor region 1 but also to the third region 3.
It also grows towards the side.

したがつて、端子2t,3tと端子4t間にサ
ージ電圧が印加され、それが上記pn接合に逆バ
イアスを印加する位相で相当程度に大きいもので
あると、当該空乏層の上方端部が第三領域3に達
することが起こり得る。
Therefore, if a surge voltage is applied between the terminals 2t, 3t and the terminal 4t and is considerably large in the phase of applying reverse bias to the pn junction, the upper end of the depletion layer It is possible that three regions are reached.

この状態が、第一半導体領域1と第三領域3と
の間でのパンチスルー状態の開始であり、大電流
を流し得る低インピーダンス状態、ないし本サー
ジ吸収素子としての降伏状態の始まりとなる。こ
の開始点は第2図中にあつて電圧軸上に降伏電圧
として示してある。
This state is the start of a punch-through state between the first semiconductor region 1 and the third region 3, and is the start of a low impedance state in which a large current can flow or a breakdown state as the present surge absorbing element. This starting point is shown in FIG. 2 as the breakdown voltage on the voltage axis.

こうした降伏開始状態が具現すると、端子2
t,3tと端子4t間にサージ電流が流れ出し、
第四半導体領域4から正孔が第一半導体領域1に
注入され、それが第二半導体領域2で収集されて
外部端子2tを介し、外部電流(素子電流)とな
る。
When such a breakdown start state is realized, the terminal 2
A surge current begins to flow between t, 3t and terminal 4t,
Holes are injected into the first semiconductor region 1 from the fourth semiconductor region 4, collected in the second semiconductor region 2, and become an external current (device current) via the external terminal 2t.

したがつて、第三領域3と第一半導体領域1と
に挟まれた第二半導体領域2の抵抗と、上記電流
の積が、領域2,3で構成されるpn接合ダイオ
ードの順方向電圧に等しくなつたときに、今度は
第三領域3から電子が第二半導体領域2に注入さ
れ、これが電流の増大を招き、再びまた第四半導
体領域4から正孔の注入が行なわれるという正帰
還現象が生ずる。
Therefore, the product of the resistance of the second semiconductor region 2 sandwiched between the third region 3 and the first semiconductor region 1 and the above current is the forward voltage of the pn junction diode composed of regions 2 and 3. When they become equal, electrons are injected from the third region 3 into the second semiconductor region 2, which causes an increase in current, and holes are again injected from the fourth semiconductor region 4, a positive feedback phenomenon. occurs.

このような正帰還現象が起こり始める電流値が
これまで述べてきたブレーク・オーバ電流であ
り、このときの素子両端電圧(外部端子4t,3
t間電圧)がブレーク・オーバ電圧となる。
The current value at which such a positive feedback phenomenon begins to occur is the breakover current mentioned above, and the voltage across the element at this time (external terminals 4t, 3
t voltage) becomes the breakover voltage.

すでに記したように、このブレーク・オーバ電
圧は降伏電圧よりはいく分か大きな値となるが、
一旦、正帰還が起こり始めると、素子両端電圧は
著しく低い値に遷移する。この値は第2図中にあ
つてクランプ電圧として示されているが、具体的
には吸収電流と各部の直列抵抗との積に、pn接
合の順方向電圧一つ分を加えた値に略ゞ等しい。
As mentioned above, this breakover voltage is somewhat larger than the breakdown voltage, but
Once positive feedback begins to occur, the voltage across the device transitions to a significantly lower value. This value is shown as the clamp voltage in Figure 2, but it is approximately equal to the product of the absorbed current and the series resistance of each part plus one forward voltage of the p-n junction. It's equal.

このようなメカニズムから理解されるように、
本発明のサージ吸収素子10は、サージが印加さ
れていないときには高い降伏電圧を維持して素子
内に流れる電流を最少限度に抑え、本素子により
無駄に電力が消費されるのを防げる一方で、一
旦、降伏電圧以上にサージが印加されると、間も
なく極めて低いクランプ電圧を呈し、もつて大電
流を吸収して後続の回路系を確実に保護するよう
になる。
As understood from this mechanism,
The surge absorbing element 10 of the present invention maintains a high breakdown voltage when no surge is applied, suppresses the current flowing within the element to the minimum limit, and prevents unnecessary power consumption by the element. Once a surge is applied above the breakdown voltage, it will soon exhibit an extremely low clamping voltage, absorbing a large current and reliably protecting the subsequent circuit system.

そして本サージ吸収素子10における降伏電圧
は、第一半導体領域1の抵抗率乃至不純物濃度の
みならず、第一半導体領域1と第三領域3との間
の離間距離で規定される第二半導体領域2の実効
厚味Dtの如何、及びあるいは不純物濃度の如何
によつてパンチスルー電圧が制御できることによ
り、かなりに広い設計幅内で任意に設定すること
ができる。実際にも本出願人の実験によれば、こ
の設計幅は、数ボルトから数百ボルトまでの極め
て広範な範囲に及ぶものであることが確かめられ
ている。
The breakdown voltage in the present surge absorbing element 10 is determined not only by the resistivity or impurity concentration of the first semiconductor region 1 but also by the distance between the first semiconductor region 1 and the third region 3 in the second semiconductor region. Since the punch-through voltage can be controlled depending on the effective thickness Dt of 2 and/or the impurity concentration, it can be arbitrarily set within a fairly wide design range. In fact, according to experiments conducted by the present applicant, it has been confirmed that this design width covers an extremely wide range from several volts to several hundred volts.

第1図の実施例の場合は、既述のように、半導
体基板1に対して第二半導体領域2及び第三領域
3を二重拡散技術で作成する場合を示している
が、このような場合には、当該第二半導体領域2
の実効厚味Dtは、第二半導体領域2の形成後、
その表面からの第三領域形成用不純物の拡散深さ
Ddを制御することにより、直接に制御されるも
のとなる。すなわち、二重拡散技術による場合に
は、第一半導体領域に対する第三領域3の高さ位
置の変動乃至変更設定は、直接に第二半導体領域
2の実効厚味Dtを変更するものとなる。
In the case of the embodiment shown in FIG. 1, as described above, the second semiconductor region 2 and the third region 3 are formed on the semiconductor substrate 1 by the double diffusion technique. In this case, the second semiconductor region 2
After the formation of the second semiconductor region 2, the effective thickness Dt of
Diffusion depth of impurities for forming the third region from the surface
By controlling Dd, it can be directly controlled. That is, in the case of the double diffusion technique, changing or changing the height position of the third region 3 with respect to the first semiconductor region directly changes the effective thickness Dt of the second semiconductor region 2.

一方、第二半導体領域2、及び第三領域3をエ
ピタキシヤル成長技術により形成した場合には、
当該第二半導体領域2の実効厚味Dtは当該エピ
タキシイにおける諸条件に基いて決定される成長
膜厚自体により規定されるのが一般的であるが、
その場合にも実際上第三領域3の存在がパンチス
ルーに関する実効厚味Dtを規定していることに
変わりはない。
On the other hand, when the second semiconductor region 2 and the third region 3 are formed by epitaxial growth technology,
The effective thickness Dt of the second semiconductor region 2 is generally defined by the growth film thickness itself, which is determined based on the various conditions in the epitaxy.
Even in that case, the existence of the third region 3 still actually defines the effective thickness Dt regarding punch-through.

拡散技術による場合もエピタキシイによる場合
も、第二半導体領域2の実効厚味Dtの制御は、
既存の技術をしても極めて高い精度で制御できる
から、結局、本発明によるサージ吸収素子は、そ
の降伏電圧を極めて高い精度で設定できるものと
なる。
Whether by diffusion technology or epitaxy, the effective thickness Dt of the second semiconductor region 2 can be controlled by
Since it is possible to control with extremely high accuracy even with existing techniques, the surge absorbing element according to the present invention can ultimately set its breakdown voltage with extremely high accuracy.

また、同様に、パンチスルー電圧、ひいては本
素子の降伏電圧を規定する他の一要因となる第二
半導体領域2の不純物濃度も、既存の技術をして
極めて高い精度で調整、制御することができる。
Similarly, the impurity concentration in the second semiconductor region 2, which is another factor that determines the punch-through voltage and, ultimately, the breakdown voltage of this device, can also be adjusted and controlled with extremely high precision using existing technology. can.

こうしたことを換言すれば、本発明の素子の場
合、降伏電圧を設計するのに、第二半導体領域2
の実効厚味Dtと不純物濃度という、それぞれ設
計性の良い、しかも互いには独立の二つの変数を
有していることを意味している。
In other words, in the case of the device of the present invention, when designing the breakdown voltage, the second semiconductor region 2
This means that it has two variables, the effective thickness Dt and the impurity concentration, which each have good design properties and are independent of each other.

したがつて、これら変数を一方のみ使つたり、
双方使つてそれぞれ適当に按配することにより、
単に極めて広範な範囲に亘つて降伏電圧を設定で
きるでけでなく、接合容量や直列抵抗等、その他
の電気的特性を降伏電圧と独立に設計することも
できることが分かる。
Therefore, if you use only one of these variables,
By using both and arranging them appropriately,
It can be seen that not only can the breakdown voltage be set over a very wide range, but also that other electrical properties such as junction capacitance and series resistance can be designed independently of the breakdown voltage.

もちろん、第四半導体領4についても、不純物
拡散、エピタキシイ等の従来技術を援用して制御
性良く形成することができるし、またそもそも、
既述したように、この第一発明に限つては、当該
第四領域4が第一半導体領域1に対して少数キヤ
リアを注入し得る注入接合を形成する材料で形成
されていれば足り、図示実施例におけるように第
一半導体領域1と逆導電型の半導体であることに
限らず、シリサイド製にするとか、第一半導体領
域1がp型である場合にはそれに対して電子注入
の可能な金属製とする等も考えられる。
Of course, the fourth semiconductor region 4 can also be formed with good controllability using conventional techniques such as impurity diffusion and epitaxy.
As already mentioned, in the case of the first invention, it is sufficient that the fourth region 4 is formed of a material that forms an injection junction capable of injecting minority carriers into the first semiconductor region 1. It is not limited to being a semiconductor of the opposite conductivity type to the first semiconductor region 1 as in the embodiment, but it may be made of silicide, or if the first semiconductor region 1 is p-type, it may be a semiconductor that can be injected with electrons. It may also be made of metal.

これらに加えて、本発明において設けられてい
るキヤリア再結合領域1Rは、次のような理由に
より第2図に示されている保持電流hを制御す
ることができる。
In addition to these, the carrier recombination region 1R provided in the present invention can control the holding current h shown in FIG. 2 for the following reasons.

第1図中に併示されているように、既述した動
作に従つて第四半導体領域4から注入された少数
キヤリアは、矢印f1,f2a,f2bにてそれ
ぞれ示されるように、半導体基板内にて種々の経
路を取ることが考えられるが、その中、矢印f1
に沿つて動いた少数キヤリアこそ、そのまま第2
半導体領域2に到達するが、矢印f2aに沿つて
動いた少数キヤリアは、半導体基板1の表面側に
既述のキヤリア再結合領域1Rが設けられている
場合にはそこで多数キヤリアに捕えられて消滅し
てしまう。
As also shown in FIG. 1, the minority carriers injected from the fourth semiconductor region 4 according to the above-described operation move into the semiconductor substrate as indicated by arrows f1, f2a, and f2b, respectively. It is possible to take various routes, among which arrow f1
The few carriers who moved in accordance with the
The minority carriers that reach the semiconductor region 2 but move along the arrow f2a are captured by the majority carriers there and disappear if the above-mentioned carrier recombination region 1R is provided on the front surface side of the semiconductor substrate 1. Resulting in.

同様に矢印f2bに沿つて動いた少数キヤリア
も、半導体基板1の裏面側にキヤリア再結合領域
1Rが設けられている場合、そこで多数キヤリア
に捕えられて消滅してしまう。
Similarly, if the carrier recombination region 1R is provided on the back side of the semiconductor substrate 1, the minority carriers moving along the arrow f2b are also captured by the majority carriers and disappear there.

しかし、これらキヤリア再結合領域に供給され
る少数キヤリアの量が多くなると、再結合速度よ
りも当該供給速度の力が高くなり、キヤリア再結
合領域内、及びその近傍をそのまま通過して第二
半導体領域2に至るキヤリアが生じ始め、このよ
うにしてやがてこのことに素子はターン・オン状
態となる。
However, when the amount of minority carriers supplied to these carrier recombination regions increases, the force of the supply speed becomes higher than the recombination speed, and the carriers pass through the carrier recombination region and its vicinity directly and are transferred to the second semiconductor. A carrier begins to develop into region 2, thus eventually turning the device on.

したがつて換言すれば、保持電流値hは、キ
ヤリア再結合領域1Rのない場合に比し、この実
施例のようにある場合の方が高い値を示すように
なる。
Therefore, in other words, the holding current value h shows a higher value when there is a carrier recombination region 1R as in this embodiment than when there is no carrier recombination region 1R.

そしてこの保持電流値hの値は、キヤリア再
結合領域1Rの面積、深さ等により制御すること
ができ、特に当該キヤリア再結合領域1Rが結晶
欠陥や重金属の熱拡散により形成されているとき
には、再結合中心の濃度によつても制御すること
ができる。
The value of this holding current value h can be controlled by the area, depth, etc. of the carrier recombination region 1R, and especially when the carrier recombination region 1R is formed by crystal defects or thermal diffusion of heavy metals, It can also be controlled by the concentration of recombination centers.

ところで、上記の第一実施例を通じて説明した
ことから顕かなように、本発明のサージ吸収素子
においては、その原理上、第一、第三領域間でパ
ンチスルーが起きた後のサージ電流の電流分布は
比較的均一なものとなる。しかし、なお一層の均
一性を確保しようとするなら、第3図に示すよう
な構成を採ることもできる。
By the way, as is clear from the explanation through the first embodiment above, in the surge absorbing element of the present invention, in principle, the current of the surge current after punch-through occurs between the first and third regions. The distribution will be relatively uniform. However, if further uniformity is to be ensured, a configuration as shown in FIG. 3 may be adopted.

すなわち、この第3図示の第二実施例では、半
導体基板ないし第一半導体領域1の表面に形成さ
れた逆導電型の第二半導体領域2に対して形成さ
れる第三領域3を、複数に分割された第三領域要
素31,32,33,……,3n(図示の場合n
=5)の集合から構成しており、各領域要素31
〜3nは、共通の引き出し端子3tから外部に導
通を採られるようにしている。
That is, in the second embodiment shown in the third figure, a plurality of third regions 3 are formed for the second semiconductor region 2 of the opposite conductivity type formed on the surface of the semiconductor substrate or the first semiconductor region 1. Divided third area elements 31, 32, 33, ..., 3n (n in the case shown)
=5), each area element 31
~3n are designed to be electrically connected to the outside from a common lead terminal 3t.

こうした構造では、従来の雪崩降伏型素子に見
られたような電界の集中効果はこれを避けること
ができ、均一な電流分布を得ることができる。そ
のためまた、電流容量も略ゞ素子面積に比例して
増大させることができる。
With such a structure, the electric field concentration effect seen in conventional avalanche breakdown devices can be avoided, and a uniform current distribution can be obtained. Therefore, the current capacity can also be increased approximately in proportion to the element area.

この第3図示の実施例でも、第一実施例につい
て述べた他の配慮は同様に採用することができ
る。キヤリア再結合領域1Rも基板の表面、裏面
の双方または片方に当然、設けられており、先に
説明したと全く同様の作用を呈する。これらの点
については以下の第二発明に関する他の実施例に
おいても同様とする。なお、二つの端子2t,3
tは、既述したように動作原理上、短絡できるだ
けでなく、短絡して用いると過渡現象を避け得る
効果もある。
The other considerations described in the first embodiment can be similarly adopted in the third embodiment. The carrier recombination region 1R is naturally provided on both or one of the front and back surfaces of the substrate, and exhibits exactly the same effect as described above. Regarding these points, the same applies to other embodiments related to the second invention below. In addition, the two terminals 2t, 3
t can not only be short-circuited due to the operating principle as described above, but also has the effect of avoiding transient phenomena when used in a short-circuited manner.

本発明のような構成のサージ吸収素子では、本
来、パンチスルー現象によつて規定されるべき降
伏電圧が、第一半導体領域1と第二半導体領域2
の雪崩降伏電圧に近くなつてくると、制御性が悪
くなることも考えられる。
In the surge absorbing element configured as in the present invention, the breakdown voltage that should be originally determined by the punch-through phenomenon is different between the first semiconductor region 1 and the second semiconductor region 2.
As the avalanche breakdown voltage approaches the avalanche breakdown voltage, controllability may deteriorate.

そのような危惧のある時には、第二半導体領域
2の端部の接合で生じ始める雪崩降伏を初期の段
階で防ぐか抑えるため、後述する第二発明の実施
例としての第4図に示されるように、第二半導体
領域2の周囲を囲むように第二半導体領域と同一
の導電型のガード・リング領域2Gを形成する
か、同様に第二発明の第二実施例としての第5図
に示されるように、第二半導体領域2と第三半導
体領域3との表面に一連に形成されたオーミツク
電極6の端縁部6aを、絶縁膜8を介して第二半
導体領域の端部における第一半導体領域との接合
を越えるようにさらに張り出させると良い。
When there is such a risk, in order to prevent or suppress the avalanche breakdown that begins to occur at the junction of the end portions of the second semiconductor region 2 at an early stage, as shown in FIG. 4 as an embodiment of the second invention to be described later. Then, a guard ring region 2G of the same conductivity type as the second semiconductor region is formed so as to surround the second semiconductor region 2, or a guard ring region 2G of the same conductivity type as the second semiconductor region is formed, or similarly as shown in FIG. In order to It is preferable to extend it further beyond the junction with the semiconductor region.

このようにすれば、第二半導体領域端部におけ
る電界の集中を緩和し、実効的に雪崩降伏電圧を
増加させることにより、本発明の思想に即し、パ
ンチスルーによつてのみの降伏電圧の設計性を拡
大、改善することができる。
In this way, the concentration of the electric field at the edge of the second semiconductor region is alleviated and the avalanche breakdown voltage is effectively increased, thereby reducing the breakdown voltage that can only be achieved by punch-through, in accordance with the idea of the present invention. Designability can be expanded and improved.

次いで、当該第4,5図に示される第二発明の
実施例につき説明する。
Next, an embodiment of the second invention shown in FIGS. 4 and 5 will be described.

この第4,5図に示される実施例においても、
第一半導体領域1、第二半導体領域2、第三領域
3、第三領域要素31,32,33,……,3n
については第1図及び第3図に示された第一発明
に即する実施例におけると同様の構成、形状、配
置関係が適用できる。というよりも、この第二発
明の実施例においては、第3図に示されたサージ
吸収素子の構成に加えて、第四半導体領域4内
に、第三領域要素31,32,33,……,3n
と実質的に同様な第五領域要素51,52,5
3,……,5nが追加されていると考えて良い。
Also in the embodiment shown in FIGS. 4 and 5,
First semiconductor region 1, second semiconductor region 2, third region 3, third region elements 31, 32, 33, ..., 3n
The same configuration, shape, and arrangement relationship as in the embodiment according to the first invention shown in FIGS. 1 and 3 can be applied. Rather, in this embodiment of the second invention, in addition to the configuration of the surge absorption element shown in FIG. 3, third region elements 31, 32, 33, . . . are provided in the fourth semiconductor region 4. ,3n
Fifth region elements 51, 52, 5 substantially similar to
It can be considered that 3,...,5n are added.

したがつて、この第4,5図示のサージ吸収素
子においては、端子3tと5tとの間に印加され
るサージ電圧の極性に応じて、パンチスルーを起
こすダイオードが第一半導体領域1と第二半導体
領域2により構成される第一のダイオードであつ
たり、第一半導体領域1と第四半導体領域4とで
構成される第二のダイオードであつたりするが、
そのいづれのダイオードにてパンチスルー現象が
生起するにしろ、その動作メカニズムは、すでに
第一発明の第一半導体領域1と第二半導体領域2
とにより構成されるダイオードに関して説明した
のと全く同じことになる。
Therefore, in the surge absorbing elements shown in FIGS. 4 and 5, the diode that causes punch-through is connected to the first semiconductor region 1 and the second semiconductor region depending on the polarity of the surge voltage applied between the terminals 3t and 5t. It may be a first diode composed of the semiconductor region 2, or a second diode composed of the first semiconductor region 1 and the fourth semiconductor region 4,
Regardless of which of the diodes the punch-through phenomenon occurs in, the operating mechanism has already been established in the first semiconductor region 1 and the second semiconductor region 2 of the first invention.
This is exactly the same as explained regarding the diode composed of.

換言すれば、この第二発明に即する実施例とし
てのサージ吸収素子は、両極性のサージ電圧ない
しサージ電流に対し、吸収機能を呈することがで
きる。もちろん、サージ電圧に対して設計性良く
降伏電圧や保持電流値hを定め得ることが等々
は、第一発明に関して説明されたサージ吸収素子
におけると全く同様である。
In other words, the surge absorbing element as an embodiment according to the second invention can exhibit an absorbing function for bipolar surge voltages or surge currents. Of course, the ability to determine the breakdown voltage and holding current value h with good design efficiency with respect to surge voltage is exactly the same as in the surge absorbing element described in connection with the first invention.

したがつてまた、キヤリア再結合領域1Rは、
両極性のサージに対して先の第一実施例と同様の
機能を示すが、その配置位置が第二半導体領域2
に近いか第四半導体領域4に近いかによつて、各
極性での保持電流値hを意図的に異ならせるこ
とも可能である。
Therefore, the carrier recombination region 1R is
The same function as in the first embodiment is shown for bipolar surges, but the arrangement position is the second semiconductor region 2.
It is also possible to intentionally make the holding current value h for each polarity different depending on whether it is close to the fourth semiconductor region 4 or the fourth semiconductor region 4 .

第4図に示される実施例と第5図に示される実
施例との相違は、あれば望ましい配慮として、第
二半導体領域及び第四半導体領域の端部の接合で
生じ始める雪崩降伏を初期の段階で防ぐか抑える
ための手段が異なるだけである。
The difference between the embodiment shown in FIG. 4 and the embodiment shown in FIG. The only difference is in the means used to prevent or suppress it at different stages.

つまり、第4図示の実施例にあつては、先にも
少し述べたが、第二半導体領域2と第四半導体領
域4の周囲を囲むように第二、第四半導体領域と
同一の導電型のガード・リング領域2G,4Gが
形成されており、第5図示の実施例では、第二半
導体領域2と第三半導体領域3との表面、及び第
四半導体領域4と第五領域5との表面を各一連に
形成されたオーミツク電極6,7のそれぞれの端
縁部6a,7aを、絶縁膜8を介して第一半導体
領域1との接合端部を越えるようにさらに張り出
させている。
In other words, in the embodiment shown in FIG. 4, as mentioned briefly above, the second semiconductor region 2 and the fourth semiconductor region 4 are surrounded by the same conductivity type as the second and fourth semiconductor regions. Guard ring regions 2G and 4G are formed, and in the embodiment shown in the fifth figure, the surfaces of the second semiconductor region 2 and the third semiconductor region 3, and the surfaces of the fourth semiconductor region 4 and the fifth region 5 are formed. The end edges 6a, 7a of the ohmic electrodes 6, 7 formed in series on the surface are further extended beyond the joining end with the first semiconductor region 1 via the insulating film 8. .

なおもちろん、第4,5図示の実施例において
は、第三、第五領域3,5はそれぞれ複数の当該
領域用の領域要素群31〜3n,51〜5nの集
合から構成されているが、第一発明の第1図に示
されている第三領域3に代表されるように、最も
基本的にはこれら第三領域3、第五領域5は、そ
れぞれ単一の非分割領域として形成されていても
良い。
Of course, in the embodiments shown in the fourth and fifth figures, the third and fifth regions 3 and 5 are each composed of a plurality of region element groups 31 to 3n and 51 to 5n for the regions, but Most basically, these third area 3 and fifth area 5 are each formed as a single undivided area, as represented by the third area 3 shown in FIG. 1 of the first invention. You can leave it there.

これまで述べたきた各実施例に示されるような
本発明のサージ吸収素子の場合、素子完成後、従
来の雪崩降伏型において必要とされていた端面研
磨等の付帯処理は原則としては必要ない。したが
つて、これら既述の各実施例構成は、一つの半導
体基板1内に複数個、同時に作ることができる。
In the case of the surge absorbing element of the present invention as shown in each of the embodiments described above, in principle, additional treatments such as end face polishing, which are required in conventional avalanche yielding type devices, are not required after the device is completed. Therefore, a plurality of the configurations of each of the above-mentioned embodiments can be simultaneously manufactured in one semiconductor substrate 1.

もつとも、逆に多数個を集積する必要のないと
きには、先に述べた雪崩降伏電圧を増加させるた
めの他の手段として、第6図に示すように、第
一、第二半導体領域1,2間の接合端部に相当す
る部分を、表面に垂直または角度を持つた斜面で
エツチングまたはカツテイング処理しても良い。
第四領域4の側面までもが同様の処理をされてい
るのは、単に上記処理の結果とも見られるが、逆
に、同一のp型層を利用して上記エツチング処理
により、自動的に第二、第四領域を分離的に形成
できることをも示している。
However, when there is no need to integrate a large number of semiconductors, as another means for increasing the avalanche breakdown voltage mentioned above, as shown in FIG. The portion corresponding to the joint end may be etched or cut with a slope perpendicular to the surface or at an angle.
The fact that even the side surfaces of the fourth region 4 are treated in the same way can be seen as simply a result of the above-mentioned processing, but on the contrary, the same p-type layer is automatically etched by the above-mentioned etching process. It is also shown that the second and fourth regions can be formed separately.

また、第6図に示される場合は、本発明の第一
発明に相当するサージ吸収素子に関してである
が、第二発明のものについても同様の考えを適用
することはできる。ただし、このような簡便な手
法によつた場合には、切り落とし面に適当な保護
膜(図示せず)を要するのが普通である。
Further, although the case shown in FIG. 6 concerns the surge absorbing element corresponding to the first invention of the present invention, the same idea can be applied to the surge absorbing element corresponding to the second invention. However, when such a simple method is used, a suitable protective film (not shown) is usually required on the cut-off surface.

次いでまた、第一発明の第1図示実施例にて代
表して、本発明サージ吸収素子のやや特殊な使い
方につき説明すると、第二半導体領域2と第三領
域3とを異なる端子2t,3tから個別に引き出
すようにした場合、第7図Aに示されるように、
これら端子2t,3t間に適当なバイアス源Vb
を挿入することにより、パンチスルー電圧を外部
から制御することも可能となる。
Next, a somewhat special usage of the surge absorbing element of the present invention will be explained by referring to the first illustrated embodiment of the first invention. If they are pulled out individually, as shown in Figure 7A,
Appropriate bias source Vb between these terminals 2t and 3t
By inserting , it is also possible to control the punch-through voltage from the outside.

サージ電圧のモデルとして、第三領域用端子3
tと第四半導体領域4の端子4tとの間に接続さ
れた高電圧源Vrを考えると、第7図Bに示され
るように、本サージ吸収素子のエネルギ・バンド
構造は、サージ電圧が印加されていないときの実
線で示される状態から、サージ電圧に相当する高
電圧Vrが印加されたときには図中、仮想線せ示
される状態に変化する。ただし図示の場合は、以
下述べるようにバイアス効果を見るため、サージ
電圧に相当する高電圧源電位が、未だパンチスル
ーを起こす程には至つていない状態で示されてい
る。
As a model of surge voltage, terminal 3 for the third region
t and the terminal 4t of the fourth semiconductor region 4. As shown in FIG. When the high voltage Vr corresponding to the surge voltage is applied, the state changes from the state shown by the solid line when the voltage is not applied to the state shown by the imaginary line in the figure. However, in the illustrated case, in order to observe the bias effect as described below, the high voltage source potential corresponding to the surge voltage is shown in a state that has not yet reached the level of causing punch-through.

この状態においては、バイアス源Vbから供給
されるバイアス電位の極性及び大きさによつて、
第二領域2と第三領域3に関し逆バイアスの場合
には矢印“”で示されるように、順方向バイア
スの場合には矢印“〓”で示されるように、各々
バンド構造が変化する。したがつて、当該バイア
ス電位及びその極性により、サージ吸収素子とし
てのパンチスルー電圧は外部から制御できること
が分かる。
In this state, depending on the polarity and magnitude of the bias potential supplied from the bias source Vb,
Regarding the second region 2 and the third region 3, the band structure changes as shown by the arrow "" in the case of reverse bias and as shown by the arrow "ⓓ" in the case of forward bias. Therefore, it can be seen that the punch-through voltage of the surge absorbing element can be controlled externally by the bias potential and its polarity.

こうしたバイアス構成は、第4図や第5図に示
される本発明第二発明のサージ吸収素子におい
て、第二半導体領域側、第四半導体領域側の両ダ
イオードに関して共通にあるいは独立に施すこと
ももちろんできる。
Of course, such a bias configuration can be applied to both the diodes on the second semiconductor region side and the fourth semiconductor region side in common or independently in the surge absorbing element of the second invention shown in FIGS. 4 and 5. can.

最後に、一例として、本発明の効果を実際の素
子における比較で確認する。
Finally, as an example, the effects of the present invention will be confirmed by comparing actual devices.

まず、以下に述べる工程により、第二発明の構
成に即したサージ吸収素子を作成した。
First, a surge absorbing element conforming to the configuration of the second invention was created through the steps described below.

抵抗率5Ω−cm、導電型n型、111面、
300μm厚のシリコン・ウエハを第一半導体領域1
の出発部材とし、まずその表面に6000ÅのSiO2
膜を形成した。
Resistivity 5Ω-cm, conductivity type n-type, 111 planes,
A 300 μm thick silicon wafer is placed in the first semiconductor region 1.
The starting material is first coated with 6000Å of SiO 2 on its surface.
A film was formed.

次いで第二半導体領域2及び第四半導体領域4
の平面形状を規定するため、表面のシリコン酸化
膜に対し所定のパターンにしたがつてフオト・エ
ツチング工程を適用し、不純物拡散窓を開け、こ
の各拡散窓を介してホウ素を拡散し、その深さ
が、2.5μmに亘るp型領域2,4を形成した。
Next, the second semiconductor region 2 and the fourth semiconductor region 4
In order to define the planar shape of the silicon oxide film, a photo-etching process is applied to the silicon oxide film on the surface according to a predetermined pattern to open impurity diffusion windows, and boron is diffused through each diffusion window to determine its depth. Then, p-type regions 2 and 4 having a thickness of 2.5 μm were formed.

このときの上記パターンは、それぞれ200μm幅
の第二、第四領域2,4が交互に70μm間隔で繰
返されるものである。
In this pattern, the second and fourth regions 2 and 4, each having a width of 200 μm, are alternately repeated at intervals of 70 μm.

新たにウエハ表面にシリコン酸化膜を形成した
後、複数個の第三領域要素31〜3n及び第五領
域要素51〜5nの各平面形状を規定するため、
当該シリコン酸化膜に対して所定のパターンに即
したフオト・エツチングを施し、複数個の第三領
域要素及び第五領域要素用の不純物拡散窓を形成
した。
After newly forming a silicon oxide film on the wafer surface, in order to define the planar shapes of the plurality of third region elements 31 to 3n and fifth region elements 51 to 5n,
The silicon oxide film was photo-etched in accordance with a predetermined pattern to form impurity diffusion windows for a plurality of third region elements and fifth region elements.

この拡散窓から高濃度に燐を拡散し、その深さ
が、1.2μmに亘るn+型第三領域要素31〜3nの
集合から成る第三領域3と同様に第五領域要素5
1〜5nの集合から成る第五領域5を形成した。
したがつて、これと同時に最終的に完成した第二
半導体領域2と第四半導体領域4が形成、規定さ
れ、その実効厚味Dtは1.3μmとされた。
Phosphorus is diffused at a high concentration from this diffusion window, and the fifth region element 5 has a depth of 1.2 μm, similar to the third region 3 consisting of a set of n + type third region elements 31 to 3n.
A fifth region 5 consisting of a set of 1 to 5n was formed.
Therefore, at the same time, the finally completed second semiconductor region 2 and fourth semiconductor region 4 were formed and defined, and their effective thickness Dt was set to 1.3 μm.

こうした後、ウエハ裏面にアルミナ粉末を吹き
付け、アブレードしてキヤリア再結合領域を形成
した本発明素子Aと、アブレードせず、したがつ
てキヤリア再結合領域のない比較素子Bを作成し
た。
After this, an inventive device A in which alumina powder was sprayed onto the backside of the wafer and ablated to form a carrier recombination region, and a comparative device B without ablation and therefore without a carrier recombination region were prepared.

その後、本発明素子Aにも比較素子Bにも、第
二、第三領域に共通のオーミツク・コンタクトと
第四、第五領域に共通のオーミツク・コンタクト
とを採るため、フオト・エツチング、金属薄膜蒸
着、そのエツチング工程を経て電極6,7ないし
端子2t,3t;4t,5tを形成した。半導体
基板側の電極ないし端子1tも、上記金属薄膜蒸
着工程において同時に形成した。
Thereafter, in order to adopt an ohmic contact common to the second and third regions and a common ohmic contact to the fourth and fifth regions in both the device A of the present invention and the comparative device B, photo etching and metal thin film were applied. Through vapor deposition and etching steps, electrodes 6, 7 and terminals 2t, 3t; 4t, 5t were formed. Electrodes or terminals 1t on the semiconductor substrate side were also formed at the same time in the metal thin film deposition process.

このような構成下にあつて、さらに別な意味で
の第三の比較用サージ吸収素子Cとして、基板表
面側の端子2t,3t(あるいは4t,5t)と
基板裏面端子1tとの間でサージを吸収するモデ
ルを組んだ所、その降伏電圧は120Vを示し、サ
ージ吸収電流は最大300A/cm2まで取れた。
Under such a configuration, as a third comparison surge absorbing element C in a different sense, a surge absorbing element C is used to absorb surges between the terminals 2t, 3t (or 4t, 5t) on the front side of the board and the terminal 1t on the back side of the board. When a model was constructed to absorb the surge, its breakdown voltage was 120V, and the surge absorption current was up to 300A/ cm2 .

一方、本発明の思想に即するサージ吸収素子A
として、上記構成により端子2t,3tと4t,
5tとの間で両極性のサージを吸収するようにし
たものでは、降伏電圧は121Vと略ゞ同じであつ
たが、ブレーク・オーバ電流密度が4A/cm2で、
サージ吸収電流密度は何と最大5000A/cm2も取る
ことができた。
On the other hand, surge absorbing element A according to the idea of the present invention
With the above configuration, the terminals 2t, 3t and 4t,
5t, which absorbs bipolar surges, the breakdown voltage was almost the same as 121V, but the breakover current density was 4A/ cm2 ,
The surge absorption current density was able to reach a maximum of 5000A/cm 2 .

この特性例を見ても、本発明により設けられた
第二、第三領域の組に対する第四半導体領域の働
き、そして第四、第五領域の組に対する第二半導
体領域の働きは極めて大きいものであることが分
かる。
Looking at this characteristic example, the effect of the fourth semiconductor region on the set of second and third regions provided by the present invention and the effect of the second semiconductor region on the set of fourth and fifth regions are extremely large. It turns out that it is.

そしてまた、他は上記と同一条件として、実質
的に第二、第四半導体領域2,4の実効厚味を規
定することになるn+型第三、第五領域3,5を
形成する際の拡散時間を変化させた所、降伏電圧
は30Vから170Vの間で変化させることができた。
もちろん、この変化幅も最大変化幅ではなく、他
の条件も勘案すれば数ボルトから数百ボルトに亘
る極めて広範な変化範囲を得ることができること
も確認されている。
Also, under the same conditions as above, when forming the n + type third and fifth regions 3 and 5, which will substantially define the effective thickness of the second and fourth semiconductor regions 2 and 4, By changing the diffusion time of , the breakdown voltage could be varied from 30V to 170V.
Of course, this variation range is not the maximum variation range, and it has been confirmed that if other conditions are also taken into account, an extremely wide variation range from several volts to several hundred volts can be obtained.

さらに、本発明によるキヤリア再結合領域を有
する素子Aと有しない素子Bとを保持電流hに
関して比較した所、本発明素子Aにおいては
0.3Aも取れていたのに対し、比較素子Bでは
40mAしか取れていなかつた。これは本発明によ
り組込まれたキヤリア再結合領域が保持電流を大
きく制御していることを端的に示している。
Furthermore, when comparing device A having a carrier recombination region according to the present invention and device B not having a carrier recombination region with respect to the holding current h, in the device A according to the present invention,
While 0.3A was obtained, comparative element B
It was only getting 40mA. This clearly shows that the carrier recombination region incorporated according to the present invention greatly controls the holding current.

なお、本素子における降伏メカニズムは、トン
ネリングや雪崩降伏によらず、確実にパンチスル
ー現象にのみよつて制御可能となつていることも
検証された。
It was also verified that the breakdown mechanism in this device can be reliably controlled solely by the punch-through phenomenon, without relying on tunneling or avalanche breakdown.

もちろん、上記第二発明に対して取られた特性
例からすれば、第四半導体領域の中に第五半導体
領域のない第一発明に即するサージ吸収素子にお
いても、サージ吸収極性が一極性になるだけで、
保持電流等に関し、同等の特性傾向となることは
ほとんど自明の理である。
Of course, from the characteristic example taken for the second invention, even in the surge absorbing element according to the first invention without the fifth semiconductor region in the fourth semiconductor region, the surge absorption polarity is unipolar. Just by becoming
It is almost self-evident that the characteristics tend to be similar in terms of holding current and the like.

また、ブレーク・オーバ電流をさらに大きくし
て、“小さなサージ”、例えば電圧の時間微分値は
大きいものの持続時間が極めて短い単なる一過性
のノイズ等が侵入した場合、直流降伏電圧以下で
はこれに応答させないようにするには、第二半導
体領域及びあるいは第四半導体領域が金属薄膜に
接触する面積を大きくするか、特に第一発明に即
する素子の場合には、第8図に示されるように、
第四半導体領域4を複数の領域要素41,42,
……,4nの集合から構成し、それら燐接する第
四半導体領域要素間に横方向に挟まれる第一半導
体領域部分11,12,……,1n-1が形成され
るようにして、当該第一半導体領域部分11,1
2,……,1n-1に対し共通にオーミツク接触す
る電極を設けて端子1tとし、同様に第四半導体
領域要素群41,42,……,4nにも共通の線
路を形成して端子4tを引き出し、使用すると良
い。
In addition, if the breakover current is further increased and a "small surge" occurs, such as a simple transient noise with a large time differential value of voltage but an extremely short duration, this will occur below the DC breakdown voltage. In order to prevent the response from occurring, the contact area of the second semiconductor region and/or the fourth semiconductor region with the metal thin film must be increased, or in particular, in the case of the device according to the first invention, as shown in FIG. To,
The fourth semiconductor region 4 is formed by a plurality of region elements 41, 42,
. . , 4n, and the first semiconductor region portions 11, 12 , . One semiconductor region portion 11,1
2, . . . , 1n -1 are provided with common ohmic contact electrodes to form a terminal 1t, and a common line is similarly formed for the fourth semiconductor region element group 41, 42, . . . , 4n to form a terminal 4t. It's good to pull it out and use it.

いづれにしても、ブレーク・オーバ電流もかな
りな範囲で任意に設計することができる。
In any case, the breakover current can also be arbitrarily designed within a considerable range.

〈発明の効果〉 本発明によれば以下列記するように、既存の雪
崩降伏型素子に比し、各種優れた効果を得ること
ができる。
<Effects of the Invention> According to the present invention, various superior effects can be obtained as compared to existing avalanche breakdown type elements, as listed below.

半導体基板ないし半導体ウエハはこの種素子
の各部の部品価額としては最も高価で、且つ最
も融通の効かない部材であるが、本発明によれ
ば同一の材料定数の出発ウエハからも異なる降
伏電圧のサージ吸収素子を得ることができる。
Semiconductor substrates or semiconductor wafers are the most expensive and least flexible components of this type of device, but according to the present invention, surges with different breakdown voltages can be removed even from a starting wafer with the same material constant. An absorption element can be obtained.

第二半導体領域及び第三領域の組、また第四
半導体領域と第五領域の組を第一半導体領域に
対して共に同一の面側からのみ形成することが
できるため、降伏電圧の変更及び定められた降
伏電圧にするための制御が極めて簡単で、且つ
高精度で行なえる。
Since the set of the second semiconductor region and the third region and the set of the fourth semiconductor region and the fifth region can be formed only from the same side with respect to the first semiconductor region, the breakdown voltage can be changed and determined. Control to achieve a desired breakdown voltage is extremely simple and can be performed with high precision.

降伏電圧に対して他の電気的特性、例えば接
合容量とか直列抵抗等は独立に設計することが
でき、したがつて例えば、異なる降伏電圧でも
他の電気的特性は略ゞ同様とすることもでき
る。
Other electrical properties, such as junction capacitance and series resistance, can be designed independently of the breakdown voltage, and therefore, for example, other electrical properties can be made substantially the same even at different breakdown voltages. .

共通の半導体基板内に複数の素子を集積化す
ることも容易である。
It is also easy to integrate multiple elements within a common semiconductor substrate.

大電流領域では降伏電圧よりもさらに端子電
圧(クランプ電圧)が大きく低減化する設計原
理を有するので、極めて大きなサージ電流をも
吸収することができ、回路系の保護に関して極
めて高い能力を有する。
It has a design principle that reduces the terminal voltage (clamp voltage) even more than the breakdown voltage in the large current region, so it can absorb even extremely large surge currents and has an extremely high ability to protect the circuit system.

上記のようにクランプ電圧を大きく低減化
できるにもかかわらず、キヤリア再結合領域の
存在により、保持電流は大きな値に設定できる
ので、サージが消失した後は素子を自動リセツ
トし、続流効果を避けることができる。
Even though the clamp voltage can be greatly reduced as described above, the holding current can be set to a large value due to the presence of the carrier recombination region, so the device is automatically reset after the surge disappears, reducing the follow-on effect. It can be avoided.

第二発明によつた場合には上記効果に加え、
両極性のサージ電流を吸収することができる。
In addition to the above effects, if the second invention is used,
Can absorb surge currents of both polarities.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第一発明に従う第一実施例の
概略構成図、第2図は第1図示実施例の動作特性
図、第3図は第一発明に従う第二実施例の概略構
成図、第4図及び第5図は本発明の第二発明に従
う各実施例の概略構成図、第6図は本発明サージ
吸収素子における雪崩降伏電圧の影響をなくすた
めの一例の説明図、第7図は本発明サージ吸収素
子の特殊な使い方の一例の説明図、第8図は第一
発明に従うサージ吸収素子の更に他の改変例の概
略構成図、である。 図中、1は第一半導体領域ないし半導体基板、
1Rはキヤリア再結合領域、2は第二半導体領
域、3は第三領域、31〜3nは第三領域要素、
4は第四半導体領域、41〜4nは第四半導体領
域要素、5は第五領域、51〜5nは第五領域要
素、2G,4Gはガード・リング、10は全体と
しての本発明サージ吸収素子、である。
FIG. 1 is a schematic configuration diagram of a first embodiment according to the first invention of the present invention, FIG. 2 is an operational characteristic diagram of the first illustrated embodiment, and FIG. 3 is a schematic configuration diagram of a second embodiment according to the first invention. , FIG. 4 and FIG. 5 are schematic configuration diagrams of each embodiment according to the second invention of the present invention, FIG. 6 is an explanatory diagram of an example for eliminating the influence of avalanche breakdown voltage in the surge absorbing element of the present invention, and FIG. The figure is an explanatory diagram of an example of a special usage of the surge absorbing element of the present invention, and FIG. 8 is a schematic configuration diagram of still another modified example of the surge absorbing element according to the first invention. In the figure, 1 is a first semiconductor region or a semiconductor substrate,
1R is a carrier recombination region, 2 is a second semiconductor region, 3 is a third region, 31 to 3n are third region elements,
4 is a fourth semiconductor region, 41 to 4n are fourth semiconductor region elements, 5 is a fifth region, 51 to 5n are fifth region elements, 2G and 4G are guard rings, and 10 is the surge absorbing element of the present invention as a whole. , is.

Claims (1)

【特許請求の範囲】 1 半導体基板自体として形成されるか、または
該半導体基板に対して分離的に形成された第一導
電型の第一半導体領域と; 該第一半導体領域の一表面側に形成され、上記
第一導電型とは逆導電型であつて上記第一半導体
領域との間でpn接合ダイオードを形成する第二
の半導体領域と; 上記第一半導体領域とは反対側から上記第二半
導体領域に接触することにより、該第一半導体領
域との間の離間距離をして上記第二半導体領域の
実効厚味を規定する第三領域と; 上記第一半導体領域の上記一表面側において上
記第二の半導体領域に対し横方向に離間して形成
され、上記第一半導体領域と注入接合を形成する
第四領域と; 上記第一半導体領域の上記一表面側にあつて上
記第二半導体領域と第四領域との間の一部分、及
び上記第一半導体領域の上記一表面とは対向する
裏面側にあつて上記第二半導体領域下から第四領
域下にかけての少なくとも一部分のいづれか一方
または双方に設けられたキヤリア再結合領域と; から成り、上記pn接合ダイオードへの逆バイア
スで生ずる空乏層が上記第三領域に到達したとき
に生ずる上記第一半導体領域と上記第三領域との
間のパンチスルーによりサージ電流を吸収しなが
ら上記再結合領域で保持電流を制御すること; を特徴とするサージ吸収素子。 2 半導体基板自体として形成されるか、または
該半導体基板に対して分離的に形成された第一導
電型の第一半導体領域と; 該第一半導体領域の一表面側に形成され、上記
第一導電型とは逆導電型であつて上記第一半導体
領域との間で第一のpn接合ダイオードを形成す
る第二の半導体領域と; 上記第一半導体領域とは反対側から上記第二半
導体領域に接触することにより、該第一半導体領
域との間の離間距離をして上記第二半導体領域の
実効厚味を規定する第三領域と; 上記第一半導体領域の上記一表面側において上
記第二の半導体領域に対し横方向に離間して形成
され、上記第一導電型とは逆導電型であつて上記
第一半導体領域との間で上記第一のpn接合ダイ
オードとは逆方向になる第二のpn接合ダイオー
ドを形成する第四の半導体領域と; 上記第一半導体領域とは反対側から上記第四半
導体領域に接触することにより、該第一半導体領
域との間の離間距離をして上記第四半導体領域の
実効厚味を規定する第五領域と; 上記第一半導体領域の上記一表面側にあつて上
記第二半導体領域と第四半導体領域との間の一部
分、及び上記第一半導体領域の上記一表面とは対
向する裏面側にあつて上記第二半導体領域下から
第四半導体領域下にかけての少なくとも一部分の
いづれか一方または双方に設けられたキヤリア再
結合領域と; から成り、上記第一、第二の二つのpn接合ダイ
オードのいづれか一方への逆バイアスで生ずる空
乏層が対応する上記第三領域または第五領域のい
づれか一方に到達したときに生ずる上記第一半導
体領域と上記第三領域または上記第一半導体領域
と上記第五領域との間のパンチスルーによりサー
ジ電流を吸収しながら上記再結合領域で保持電流
を制御すること; を特徴とするサージ吸収素子。
[Claims] 1. A first semiconductor region of a first conductivity type formed as the semiconductor substrate itself or separately formed with respect to the semiconductor substrate; on one surface side of the first semiconductor region; a second semiconductor region that is formed and has a conductivity type opposite to the first semiconductor region and forms a pn junction diode with the first semiconductor region; a third region that defines the effective thickness of the second semiconductor region by making contact with the first semiconductor region; and a third region that defines the effective thickness of the second semiconductor region by contacting the first semiconductor region; a fourth region formed laterally apart from the second semiconductor region and forming an injection junction with the first semiconductor region; a fourth region on the one surface side of the first semiconductor region; a portion between the semiconductor region and the fourth region; and at least a portion of the back surface of the first semiconductor region opposite to the one surface from below the second semiconductor region to below the fourth region, or a carrier recombination region provided on both; and a region between the first semiconductor region and the third region that is formed when a depletion layer generated by reverse bias to the pn junction diode reaches the third region; A surge absorption element characterized by: controlling a holding current in the recombination region while absorbing a surge current by punch-through. 2 a first semiconductor region of a first conductivity type formed as the semiconductor substrate itself or separately formed with respect to the semiconductor substrate; a first semiconductor region formed on one surface side of the first semiconductor region; a second semiconductor region having a conductivity type opposite to the conductivity type and forming a first pn junction diode with the first semiconductor region; and the second semiconductor region from the opposite side from the first semiconductor region. a third region that defines an effective thickness of the second semiconductor region by contacting the first semiconductor region with a distance between the third region and the first semiconductor region; It is formed horizontally apart from the second semiconductor region, is of a conductivity type opposite to the first conductivity type, and has a direction opposite to the first pn junction diode between the first semiconductor region and the second semiconductor region. A fourth semiconductor region forming a second pn junction diode; and a fourth semiconductor region that contacts the fourth semiconductor region from the opposite side to the first semiconductor region to reduce the separation distance between the fourth semiconductor region and the first semiconductor region. a fifth region that defines the effective thickness of the fourth semiconductor region; a portion between the second semiconductor region and the fourth semiconductor region on the one surface side of the first semiconductor region; a carrier recombination region provided on one or both of at least a portion from below the second semiconductor region to below the fourth semiconductor region on the back surface side opposite to the one surface of the one semiconductor region; The first semiconductor region formed when the depletion layer generated by reverse biasing one of the first and second two pn junction diodes reaches either the corresponding third region or fifth region; A surge absorption element characterized by: controlling a holding current in the recombination region while absorbing the surge current by punch-through between the third region or the first semiconductor region and the fifth region.
JP60292969A 1985-02-15 1985-12-27 Surge absorbing element Granted JPS62154776A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60292969A JPS62154776A (en) 1985-12-27 1985-12-27 Surge absorbing element
US07/488,457 US5083185A (en) 1985-02-15 1990-02-26 Surge absorption device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60292969A JPS62154776A (en) 1985-12-27 1985-12-27 Surge absorbing element

Publications (2)

Publication Number Publication Date
JPS62154776A JPS62154776A (en) 1987-07-09
JPH0478186B2 true JPH0478186B2 (en) 1992-12-10

Family

ID=17788768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60292969A Granted JPS62154776A (en) 1985-02-15 1985-12-27 Surge absorbing element

Country Status (1)

Country Link
JP (1) JPS62154776A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183849A (en) * 1988-01-19 1989-07-21 Fuji Electric Co Ltd Bidirectional switching element
JP2822395B2 (en) * 1988-09-20 1998-11-11 ソニー株式会社 CCD
JP2614153B2 (en) * 1991-04-18 1997-05-28 工業技術院長 Error reduction method from design specification value for break over current or holding current in surge protection device

Also Published As

Publication number Publication date
JPS62154776A (en) 1987-07-09

Similar Documents

Publication Publication Date Title
JP6491201B2 (en) System, circuit, device, and method having bidirectional bipolar transistor
US4967256A (en) Overvoltage protector
US7868352B2 (en) Silicon break over diode
JP6698487B2 (en) Semiconductor device
US4086611A (en) Static induction type thyristor
JPH0133951B2 (en)
JPH0478186B2 (en)
JP3468571B2 (en) Semiconductor device
US5083185A (en) Surge absorption device
JP2919405B2 (en) High voltage silicon diode with optimal arrangement of silicon germanium layer
JPH0252862B2 (en)
GB2208257A (en) Overvoltage protector
JPH0777268B2 (en) Surge absorber
JPS63246859A (en) Surge absorbing element
JP5119146B2 (en) High voltage silicon carbide device having bidirectional blocking capability and method for manufacturing the same
JPS6153877B2 (en)
US4258377A (en) Lateral field controlled thyristor
US3979767A (en) Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction
RU2062532C1 (en) Planar change-over semiconductor device
JPH04291966A (en) Schottky barrier semiconductor device
JPH04320067A (en) Surge protective device
JPH05275687A (en) Planar-type two-terminal bidirectional thyristor
JP5084084B2 (en) Bidirectional two-terminal thyristor
JPS621260B2 (en)
CN102412147A (en) Manufacturing method of field blocking type semiconductor device