JPH0777290B2 - Electronic circuit - Google Patents
Electronic circuitInfo
- Publication number
- JPH0777290B2 JPH0777290B2 JP2320371A JP32037190A JPH0777290B2 JP H0777290 B2 JPH0777290 B2 JP H0777290B2 JP 2320371 A JP2320371 A JP 2320371A JP 32037190 A JP32037190 A JP 32037190A JP H0777290 B2 JPH0777290 B2 JP H0777290B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- jumper
- pattern
- memory
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【産業上の利用分野】 本発明は電子回路に関し、詳しくは表面実装型の素子を
回路基板上に実装した電子回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit, and more particularly, to an electronic circuit in which surface-mounted elements are mounted on a circuit board.
回路基板上に各種の素子を実装したタイプの電子回路に
おいて、いわゆるジャンパ素子が用いられる場合があ
る。ジャンパ素子は、必要に応じて回路基板上の所定の
ランドの上に設置され、ジャンパとしての機能のみを果
たす素子である。 ジャンパ素子は、例えば、メモリを増設可能な電子回路
において、実装したメモリの容量をCPU側に指示する周
辺回路の構成要素として用いられる。また、水晶発振器
等の発振器(クロック)を設置することによってCPUの
クロック周波数を変更可能な電子回路において、発振器
のクロック周波数を他の回路(例えば他のCPU)に指示
する周辺回路の構成要素として用いられる。A so-called jumper element may be used in an electronic circuit of a type in which various elements are mounted on a circuit board. The jumper element is an element that is installed on a predetermined land on the circuit board as needed and performs only a function as a jumper. The jumper element is used, for example, as a constituent element of a peripheral circuit that indicates the capacity of the mounted memory to the CPU side in an electronic circuit in which a memory can be added. Also, as an electronic circuit that can change the CPU clock frequency by installing an oscillator (clock) such as a crystal oscillator, as a peripheral circuit component that instructs the oscillator clock frequency to other circuits (for example, other CPUs). Used.
従来の電子回路では、上述のようにジャンパ機能のみを
有するジャンパ素子を用いていたので、電子回路全体の
素子数を増加させ、組立工数も増加してしまうという問
題があった。この結果、コストアップの要因にもなって
いた。また、電子回路組立上、ジャンパの取り付けを誤
ることも考えられた。 さらに、回路基板上にジャンパ素子のためのランドを設
けなければならないので、回路基板上のランドパター
ン、配線パターンの設計が複雑になるという問題もあっ
た。この結果、電子回路の実質的な実装密度も低下して
しまう。 本発明の電子回路は、上記問題点を解決し、専用のジャ
ンパ素子を用いることなくジャパ機能を実現することを
目的とする。 かかる目的を達成する本発明の構成について以下説明す
る。Since the conventional electronic circuit uses the jumper element having only the jumper function as described above, there is a problem that the number of elements of the entire electronic circuit is increased and the number of assembling steps is also increased. As a result, it has also been a factor in increasing costs. In addition, it was considered that the jumper was installed incorrectly in the electronic circuit assembly. Further, since the land for the jumper element has to be provided on the circuit board, there is a problem that the design of the land pattern and the wiring pattern on the circuit board becomes complicated. As a result, the actual packaging density of electronic circuits is also reduced. An electronic circuit of the present invention has an object to solve the above-mentioned problems and realize a jumper function without using a dedicated jumper element. The configuration of the present invention that achieves such an object will be described below.
本発明の請求項1の電子回路は、 メモリ,演算素子等の回路素子と、 該回路素子に対応して設けられ、該回路素子の周辺回路
を構成する抵抗器,コンデンサ,発振素子等の表面実装
型素子と、 ジャンパパターンを備え、該ジャンパパターンの接続/
非接続により、前記回路素子の実装状態に対応した電気
的な状態を設定する設定回路と、 該回路素子および表面実装型素子が実装され、前記表面
実装型素子が実装されたとき、該表面実装型素子の内部
回路に接続された少なくとも一つの端子部自身により前
記設定回路のジャンパパターンが接続状態とされる回路
基板と を備えることを要旨とする。 また、請求項2の電子回路は、 メモリ素子と、 該メモリ素子に対応してその電源ラインに接続して実装
される表面実装型のコンデンサと、 前記メモリ素子および該コンデンサが実装されたとき、
メモリモジュールを構成する回路基板と を備えた電子回路であって、 前記回路基板の一部としてジャンパパターンを備え、該
ジャンパパターンの接続/非接続により、前記メモリ素
子の実装状態に対応した信号を出力する設定回路を有
し、 該ジャンパパターンは、前記表面実装型のコンデンサが
実装されたとき、該コンデンサの一つの端子部により、
該ジャンパパターンの一つが接続状態とされる位置に形
成されたこと を要旨とする。The electronic circuit according to claim 1 of the present invention comprises a circuit element such as a memory or an arithmetic element, and a surface of a resistor, a capacitor, an oscillating element or the like which is provided corresponding to the circuit element and constitutes a peripheral circuit of the circuit element. Equipped with a mounting element and a jumper pattern,
A setting circuit for setting an electrical state corresponding to the mounting state of the circuit element by non-connection, the circuit element and the surface mounting type element are mounted, and when the surface mounting type element is mounted, the surface mounting type And a circuit board in which the jumper pattern of the setting circuit is connected by at least one terminal portion itself connected to the internal circuit of the mold element. The electronic circuit according to claim 2 further includes: a memory element; a surface mount type capacitor that is mounted by being connected to a power supply line corresponding to the memory element; and when the memory element and the capacitor are mounted,
A circuit board constituting a memory module, comprising a jumper pattern as a part of the circuit board, and connecting / disconnecting the jumper pattern generates a signal corresponding to a mounting state of the memory element. The jumper pattern has an output setting circuit, and when the surface mount type capacitor is mounted, the jumper pattern is
The gist is that one of the jumper patterns is formed at a position where it is connected.
上記構成を有する本発明の電子回路は、メモリ,演算素
子等の回路素子と、この回路素子に対応して設けられ、
この回路素子の周辺回路を構成する抵抗器,コデンサ,
発振素子等の表面実装型素子とが回路基板上に実装され
る。また、回路基板上には、ジャンパパターンの接続/
非接続により、前記回路素子の実装状態に対応した電気
的な状態を設定する設定回路が形成されている。そし
て、回路素子および表面実装型素子が実装され、前記表
面実装型素子が実装されたとき、その表面実装型素子の
内部回路に接続された少なくとも一つの端子部自身によ
り前記設定回路のジャンパパターンが接続状態とされ
る。 すなわち、回路素子の周辺回路を構成するために必要と
され、ある程度の面積にわたって一つの端子部が形成さ
れている表面実装型素子のその端子部を、接続/非接続
により回路素子の実装状態に対応した電気的な状態を設
定する設定回路のジャンパパターンに配置して、ジャン
パパターンの接続状況を変化させるのである。換言する
ならば、回路素子の周辺回路を構成するために必要とさ
れる表面実装型素子の一つの端子部は、内部回路に接続
されてそれ自身の役割りを果たすと同時に、設定回路の
ジャンパパターンを接続するジャンパ素子としての作用
を奏しているのである。 なお、回路素子がメモリ素子であり、表面実装型素子が
そのメモリ素子に対応して電源ラインに接続して実装さ
れるコンデンサであり、これらのメモリ素子およびコン
デンサが実装されたときメモリモジュールを構成する回
路基板を備えた電子回路にあっては、メモリ素子の実装
状態を他の電子回路に連絡するための信号を出力する設
定回路が必要となる場合がある。従って、この設定回路
をジャンパパターンの接続/非接続に応じた信号を出力
するよう構成し、表面実装型のコンデンサが実装された
とき、このコンデンサの一つの端子部により設定回路の
ジャンパパターンが接続状態とされる構成をとれば、メ
モリ素子の実装状態に応じた信号を確実に出力すること
ができる。The electronic circuit of the present invention having the above-described configuration is provided with a circuit element such as a memory or an arithmetic element, and corresponding to the circuit element,
The resistors, capacitors, and other components that make up the peripheral circuits of this circuit element.
A surface mount device such as an oscillator is mounted on the circuit board. On the circuit board, connect the jumper pattern /
By the non-connection, a setting circuit for setting an electrical state corresponding to the mounted state of the circuit element is formed. Then, when the circuit element and the surface mount type element are mounted, and the surface mount type element is mounted, the jumper pattern of the setting circuit is formed by at least one terminal portion itself connected to the internal circuit of the surface mount type element. The connection is established. That is, the terminal portion of the surface mount type element, which is required to form the peripheral circuit of the circuit element and has one terminal portion formed over a certain area, is connected / disconnected to the mounted state of the circuit element. The connection state of the jumper pattern is changed by arranging it in the jumper pattern of the setting circuit that sets the corresponding electrical state. In other words, one terminal portion of the surface mount device required for forming the peripheral circuit of the circuit device is connected to the internal circuit and plays its own role, and at the same time, the jumper of the setting circuit is used. It acts as a jumper element for connecting the patterns. The circuit element is a memory element, and the surface mount element is a capacitor that is mounted by being connected to the power supply line corresponding to the memory element. When these memory element and the capacitor are mounted, a memory module is configured. In an electronic circuit provided with a circuit board for performing the above, a setting circuit that outputs a signal for communicating the mounting state of the memory element to another electronic circuit may be required. Therefore, this setting circuit is configured to output a signal according to the connection / non-connection of the jumper pattern, and when a surface mount type capacitor is mounted, one terminal of this capacitor connects the jumper pattern of the setting circuit. With such a configuration, it is possible to reliably output a signal according to the mounting state of the memory element.
以上説明した本発明の構成・作用を一層明らかにするた
めに、以下本発明の電子回路の好適な実施例について説
明する。 第1図は、本発明の一実施例としての電子回路の一部を
示す斜視図である。この電子回路は、プリント基板1
と、RAM2と、バイパスコンデンサ3とを備えている。RA
M2,バイパスコンデンサ3は、プリント基板1上に仮止
めされて自動半田槽に搬入され、プリント基板1に半田
付けされる。 RAM2の複数のリード21は、プリント基板1上に形成され
た複数のランド41にそれぞれ接続されている。プリント
基板1上には、各ランド41間に接続する配線パターン6
が形成されている。 バイパスコンデンサ3は、表面実装型の素子であり、そ
の両端の表面上には、それぞれ全周にわたって形成され
た端子部31,32が備えられている。これらの端子部31,32
は、プリント基板1上に形成されたランド51,52,53に接
続されている。図示するように、第1の端子部31は、互
いに分離された2つのランド51,52に接続されており、
第2の端子部32は、1つのランド53に接続されている。
後述するように、第1の端子部31と2つのランド51,52
とによってジャンパパターンが形成されている。 ランド51は、プリント基板1の他の配線パターンを介し
て接地されており、また、図示するように配線パターン
6を介してRAM2の接地用のランド41にも接続されてい
る。さらに、ランド53と、RAM2の電源用のランド(図示
せず)とは、プリント基板1に形成された配線を介し
て、RAM用の電源ライン(図示せず)に接続されてい
る。 なお、この電子回路の全体は、このほかにも多数の回路
を備えており、それらの配線も複雑に配置されている
が、図示の便宜上省略している。 第2図は、第1図に示す回路部分の伝奇的構成を示すブ
ロック図である。 バイパスコンデンサ3は、RAM2の電源VCCと接地電位GN
Dとの間に、RAM2と並列に接続されている。このバイパ
スコンデンサ3は、RAM2の動作時に生じ易い電源電圧の
低下を防止し、これによって、電圧低下に起因するRAM
の誤動作を防止する機能を有する。 前述したように、バイパスコンデンサ3のための3つの
ランド51,52,53のうち、第1のランド51は接地され、第
3のランド53はRAM用の電源VCCに接続されている。ま
た、第2のランド52は、接続点7において、プルアップ
抵抗器R1を介して電源VCCに接続されている。 バイパスコンデンサ3が実装された場合には、2つのラ
ンド51,52の間がバイパスコンデンサ3の第1の端子部3
1によって接続され、接続点7の電位V2は接地電位にな
る。この電位V2に基づいて、RAM2が実装されたことを指
示する信号がCPU(図示せず)に与えられる。この結
果、CPUはRAM2が実装された主記憶やEMSのメモリ空間を
認識して、このメモリ空間を有効利用することができ
る。 一方、バイパスコンデンサ3が実装されない場合には、
電源VCCによって接続点7の電位V2が引き上げられてお
り、この電位V2に基づいて、RAM2が実装されていないこ
とを指示する信号がCPUに与えられる。 すなわち、バイパスコンデンサ3の第1の端子部31はジ
ャンパとしての役割りを有しており、バイパスコンデン
サ3は、ジャンパ素子としての機能も実現していること
になる。この場合、第1の端子部31と2つのランド51,5
2とで、ジャンパパターンが形成されるのである。 また、バイパスコンデンサ3は、RAM2の周辺回路の構成
要素であり、RAM2がプリント基板1上に実装された場合
にのみ実装されるから、ジャンパの設定と実際に実装さ
れているRAM2の構成が異なるということがない。従っ
て、電子回路を組み立てる上での信頼性が著しく向上す
る。 なお、複数のRAMを実装可能な電子回路では、各RAMに対
応してバイパスコンデンサが1つずつ設けられる。従っ
て、例えばスタティックRAMのように1個単位で増設さ
れる場合には、各バイパスコンデンサ3によりジャンパ
パターンを形成してRAM1個単位で識別用の信号を出力す
るよう構成すれば良い。また、通常のダイナミックRAM
のように所定個数のRAMを一組として実装する電子回路
では、一組の複数のRAMとともに実装される複数のバイ
パスコンデンサのうち、1つがジャンパとしての機能を
果たせばよい。この場合には、第2図の接続点7の電位
V2に基づいてCPUに与えられる信号は、その一組のRAMが
実装されたことを示すことになる。 以上の本発明の実施例について説明したが、本発明はこ
うした実施例に何等限定されるものではなく、本発明の
要旨を逸脱しない範囲において、種々なる態様で実施し
得ることは勿論である。 例えば、この発明を、水晶発振器等の発振器(クロッ
ク)を設置することによってCPUのクロック周波数を変
更可能な電子回路に適用することができる。この場合に
は、発振器を表面実装型素子とし、発振器の端子部とプ
リント基板上のランドとでジャンパパターンを形成す
る。そして、上記実施例と同様に、このジャンパパター
ンに従って生成された信号に基づいて、その発振器のク
ロック周波数を指示する信号が他の回路(例えば他のCP
U)に与えられる。 なお、ジャンパパターンを含めた周辺回路は、第2図に
示すような回路に限らず、一般に、ジャンパ部を有する
回路であればどのようなものでもよい。 上記実施例では、表面実装型の素子として、コンデンサ
を用いた電子回路の例について説明したが、本発明は、
上述した発振素子や抵抗器などの他の表面実装型素子を
用いた電子回路にも適用できる。 なお、表面実装型素子の端子部は、その全周にわたって
形成されている必要はなく、2つの分離されたランドを
接続できるような、ある程度の面積を有する端子部であ
ればよい。 第1図および第2図の例では、1つの端子部31がジャパ
パターンを形成していたが、一般に、表面実装型素子が
複数の端子部を有する場合には、少なくとも一つの端子
部がジャンパパターンを形成していればよい。従って、
両側の端子部をそれぞれジャパパターンの形成に利用す
ることも可能である。In order to further clarify the configuration and operation of the present invention described above, preferred embodiments of the electronic circuit of the present invention will be described below. FIG. 1 is a perspective view showing a part of an electronic circuit as one embodiment of the present invention. This electronic circuit is a printed circuit board 1
And a RAM 2 and a bypass capacitor 3. RA
The M2 and the bypass capacitor 3 are temporarily fixed on the printed board 1, carried into an automatic soldering tank, and soldered to the printed board 1. The leads 21 of the RAM 2 are connected to the lands 41 formed on the printed board 1, respectively. On the printed circuit board 1, wiring patterns 6 connected between the lands 41 are formed.
Are formed. The bypass capacitor 3 is a surface-mounting type element, and terminal portions 31 and 32 formed on the entire circumference are provided on the surfaces of both ends thereof. These terminal parts 31, 32
Are connected to lands 51, 52, 53 formed on the printed circuit board 1. As shown, the first terminal portion 31 is connected to two lands 51, 52 separated from each other,
The second terminal portion 32 is connected to one land 53.
As will be described later, the first terminal portion 31 and the two lands 51, 52
And form a jumper pattern. The land 51 is grounded via another wiring pattern of the printed circuit board 1, and is also connected to the ground land 41 of the RAM 2 via the wiring pattern 6 as shown in the figure. Further, the land 53 and a power supply land (not shown) of the RAM 2 are connected to a power supply line for RAM (not shown) via a wiring formed on the printed board 1. The entire electronic circuit includes a large number of circuits in addition to the above, and the wirings thereof are arranged in a complicated manner, but they are omitted for convenience of illustration. FIG. 2 is a block diagram showing a strange configuration of the circuit portion shown in FIG. Bypass capacitor 3 is connected to RAM2 power supply VCC and ground potential GN.
It is connected to RAM2 in parallel with D. The bypass capacitor 3 prevents a decrease in the power supply voltage that is likely to occur during operation of the RAM 2, and thus the RAM 2 caused by the decrease in voltage.
It has a function to prevent the malfunction of. As described above, of the three lands 51, 52, 53 for the bypass capacitor 3, the first land 51 is grounded and the third land 53 is connected to the power supply VCC for RAM. Further, the second land 52 is connected to the power supply VCC at the connection point 7 via the pull-up resistor R1. When the bypass capacitor 3 is mounted, the first terminal portion 3 of the bypass capacitor 3 is located between the two lands 51 and 52.
They are connected by 1, and the potential V2 at the connection point 7 becomes the ground potential. Based on this potential V2, a signal indicating that RAM2 is mounted is given to the CPU (not shown). As a result, the CPU can recognize the memory space in which the RAM 2 is mounted and the memory space of the EMS and effectively use this memory space. On the other hand, if the bypass capacitor 3 is not mounted,
The potential V2 of the connection point 7 is raised by the power supply Vcc, and a signal indicating that the RAM2 is not mounted is given to the CPU based on this potential V2. That is, the first terminal portion 31 of the bypass capacitor 3 has a role as a jumper, and the bypass capacitor 3 also realizes a function as a jumper element. In this case, the first terminal portion 31 and the two lands 51, 5
With 2, the jumper pattern is formed. Further, the bypass capacitor 3 is a component of the peripheral circuit of the RAM 2 and is mounted only when the RAM 2 is mounted on the printed circuit board 1. Therefore, the jumper setting and the actually mounted structure of the RAM 2 are different. There is no such thing. Therefore, the reliability in assembling the electronic circuit is significantly improved. In an electronic circuit capable of mounting a plurality of RAMs, one bypass capacitor is provided for each RAM. Therefore, for example, in the case of adding one unit like a static RAM, a jumper pattern may be formed by each bypass capacitor 3 and the identification signal may be output for each RAM unit. Also a normal dynamic RAM
As described above, in an electronic circuit in which a predetermined number of RAMs are mounted as one set, one of the plurality of bypass capacitors mounted together with the one set of RAMs has only to function as a jumper. In this case, the potential of the connection point 7 in FIG.
The signal provided to the CPU based on V2 will indicate that the set of RAMs has been implemented. Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and it goes without saying that the present invention can be implemented in various modes without departing from the scope of the present invention. For example, the present invention can be applied to an electronic circuit capable of changing the clock frequency of a CPU by installing an oscillator (clock) such as a crystal oscillator. In this case, the oscillator is a surface mount device, and the jumper pattern is formed by the terminal portion of the oscillator and the land on the printed board. Then, as in the case of the above-described embodiment, based on the signal generated according to this jumper pattern, a signal indicating the clock frequency of the oscillator is transmitted to another circuit (for example, another CP.
Given to U). The peripheral circuit including the jumper pattern is not limited to the circuit shown in FIG. 2 and may be any circuit generally having a jumper portion. In the above embodiment, as the surface mount element, an example of an electronic circuit using a capacitor was described, but the present invention is
It can also be applied to electronic circuits using other surface-mounted elements such as the above-described oscillation element and resistor. The terminal portion of the surface mount element does not have to be formed over the entire circumference thereof, and may be any terminal portion having a certain area such that two separated lands can be connected. In the example of FIG. 1 and FIG. 2, one terminal portion 31 forms a Japa pattern, but generally, when the surface mount element has a plurality of terminal portions, at least one terminal portion is a jumper. The pattern may be formed. Therefore,
It is also possible to utilize the terminal portions on both sides for forming the Japa pattern.
以上詳述したように、本発明の電子回路によれば、回路
素子に対応して設けられ、回路素子の周辺回路を構成す
る表面実装型素子の少なくとも一つの端子部を、接続/
非接続により回路素子の実装状態に対応した電気的な状
態を設定する設定回路のジャンパパターンに配置するこ
とで、表面実装型素子の一つの端子部をジャンパパター
ン接続用のジャンパ素子として兼用するのである。 すなわち、専用のジャンパ素子に代わって、内部回路に
接続される表面実装型素子という電子回路の構成に必要
とされる素子の一つの端子部を用いるのであり、部品点
数の削減とそれに伴った部品管理、在庫管理、組立工数
の低減が達成される。 また、回路素子に対応して設けられる表面実装型素子を
回路のジャンパパターン接続用として利用しているた
め、回路素子の実装状態に確実に対応したジャンパパタ
ーンの接続/非接続の設定が行なわれ、設定回路の設定
誤りが排除され、回路素子の実装状態に応じた電子回路
の機能が常に発揮できる。 特に、回路素子のメモリ素子であり、表面実装型素子が
そのメモリ素子に対応して電源ラインに接続されるコン
デンサであるメモリモジュールにおいて、表面実装型の
コンデンサの一つの端子部により設定回路のジャンパパ
ターンを接続状態にする本願発明の構成を採用すれば、
メモリ素子の実装に伴って実装されるコンデンサにより
設定回路のジャンパパターンの接続も完了する。従っ
て、メモリ素子の実装容量を外部に示す信号の設定に誤
りを生じる可能性がなく、メモリモジュールに実装され
た総てのメモリ素子を適切に利用できることになる。As described above in detail, according to the electronic circuit of the present invention, at least one terminal portion of the surface mount type element which is provided corresponding to the circuit element and constitutes the peripheral circuit of the circuit element is connected / connected.
By arranging in the jumper pattern of the setting circuit that sets the electrical state corresponding to the mounting state of the circuit element by not connecting, one terminal part of the surface mount type element also serves as the jumper element for connecting the jumper pattern. is there. That is, instead of the dedicated jumper element, one terminal portion of the element, which is a surface mount element connected to the internal circuit and is necessary for the configuration of the electronic circuit, is used, and the number of components is reduced and the components accompanying it are reduced. Management, inventory control, and reduction of assembly man-hours are achieved. Further, since the surface mount type element provided corresponding to the circuit element is used for connecting the jumper pattern of the circuit, the connection / non-connection of the jumper pattern can be set surely corresponding to the mounting state of the circuit element. The setting error of the setting circuit is eliminated, and the function of the electronic circuit according to the mounting state of the circuit element can always be exerted. In particular, in a memory module that is a memory element of a circuit element and a surface-mounted element is a capacitor that is connected to a power supply line corresponding to the memory element, a jumper of the setting circuit is connected by one terminal of the surface-mounted capacitor. If the configuration of the present invention that brings the pattern into the connected state is adopted,
The connection of the jumper pattern of the setting circuit is also completed by the capacitor that is mounted as the memory element is mounted. Therefore, there is no possibility that an error will occur in the setting of the signal indicating the mounting capacity of the memory element to the outside, and all the memory elements mounted in the memory module can be used appropriately.
第1図は、この発明の一実施例としての電子回路を示す
斜視図、 第2図は、電子回路の電気的構成を示すブロック図であ
る。 1……プリント基板、2……RAM 3……バイパスコンデンサ 6……配線、7……接続点 21……リード、31,32……端子部 41,51,52,53……ランド R1……プルアップ用抵抗器 VCC……電源FIG. 1 is a perspective view showing an electronic circuit as an embodiment of the present invention, and FIG. 2 is a block diagram showing an electrical configuration of the electronic circuit. 1 ... Printed circuit board, 2 ... RAM 3 ... Bypass capacitor 6 ... Wiring, 7 ... Connection point 21 ... Lead, 31,32 ... Terminal part 41,51,52,53 ... Land R1 ... Resistor for pull-up VCC ... Power supply
Claims (2)
を構成する抵抗器,コンデンサ,発振素子等の表面実装
型素子と、 ジャンパパターンを備え、該ジャンパパターンの接続/
非接続により、前記回路素子の実装状態に対応した電気
的な状態を設定する設定回路と、 該回路素子および表面実装型素子が実装され、前記表面
実装型素子が実装されたとき、該表面実装型素子の内部
回路に接続された少なくとも一つの端子部自身により前
記設定回路のジャンパパターンが接続状態とされる回路
基板と を備えた電子回路。1. A circuit element such as a memory or an arithmetic element, a surface mount element such as a resistor, a capacitor or an oscillation element which is provided corresponding to the circuit element and constitutes a peripheral circuit of the circuit element, and a jumper. A jumper pattern connection /
A setting circuit for setting an electrical state corresponding to the mounting state of the circuit element by non-connection, the circuit element and the surface mounting type element are mounted, and when the surface mounting type element is mounted, the surface mounting type An electronic circuit comprising: a circuit board in which the jumper pattern of the setting circuit is connected by at least one terminal portion itself connected to the internal circuit of the mold element.
される表面実装型のコンデンサと、 前記メモリ素子および該コンデンサが実装されたとき、
メモリモジュールを構成する回路基板と を備えた電子回路であって、 前記回路基板の一部としてジャンパパターンを備え、該
ジャンパパターンの接続/非接続により、前記メモリ素
子の実装状態に対応した信号を出力する設定回路を有
し、 該ジャンパパターンは、前記表面実装型のコンデンサが
実装されたとき、該コンデンサの一つの端子部により、
該ジャンパパターンの一つが接続状態とされる位置に形
成された電子回路。2. A memory element, a surface mount type capacitor which is mounted corresponding to the memory element by connecting to a power supply line thereof, and when the memory element and the capacitor are mounted,
A circuit board constituting a memory module, comprising a jumper pattern as a part of the circuit board, and connecting / disconnecting the jumper pattern generates a signal corresponding to a mounting state of the memory element. The jumper pattern has an output setting circuit, and when the surface mount type capacitor is mounted, the jumper pattern is
An electronic circuit formed at a position where one of the jumper patterns is connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320371A JPH0777290B2 (en) | 1990-11-24 | 1990-11-24 | Electronic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320371A JPH0777290B2 (en) | 1990-11-24 | 1990-11-24 | Electronic circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192389A JPH04192389A (en) | 1992-07-10 |
| JPH0777290B2 true JPH0777290B2 (en) | 1995-08-16 |
Family
ID=18120731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320371A Expired - Fee Related JPH0777290B2 (en) | 1990-11-24 | 1990-11-24 | Electronic circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777290B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9223008D0 (en) * | 1992-11-03 | 1992-12-16 | Smiths Industries Plc | Electrical assemblies |
| WO1996031891A1 (en) * | 1995-04-03 | 1996-10-10 | Hotze Jeffrey C | Method and apparatus for assembling polarized electrical devices on a printed circuit board and for testing the assembled combination |
| DE19752781A1 (en) * | 1997-11-28 | 1999-06-02 | Wabco Gmbh | Circuit arrangement for protecting an electrical component from an electrical potential |
| AU1198700A (en) * | 1999-03-16 | 2000-10-04 | Maxwell Energy Products | Low inductance four terminal capacitor lead frame |
| JP2011159762A (en) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | Electronic apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723514B2 (en) * | 1987-04-01 | 1998-03-09 | 日本電気株式会社 | Semiconductor device |
-
1990
- 1990-11-24 JP JP2320371A patent/JPH0777290B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04192389A (en) | 1992-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3435245B2 (en) | Flexible printed wiring board | |
| JP2000114686A (en) | Surface mounting component | |
| JPH0777290B2 (en) | Electronic circuit | |
| JPH10126014A (en) | Circuit board | |
| JP2001015885A (en) | High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same | |
| US5764488A (en) | Printed circuit board having a dual pattern footprint for receiving one of two component packages | |
| JP2822383B2 (en) | Electronic circuit device | |
| JP3439160B2 (en) | Printed circuit board device and method of manufacturing the same | |
| JP2000284873A (en) | Memory circuit board | |
| JP2001102869A (en) | Surface mount package | |
| JP2819775B2 (en) | Hybrid integrated circuit device | |
| JPH04246882A (en) | flexible printed circuit board | |
| JPH06275935A (en) | Circuit pattern in flexible board | |
| JP2000012382A (en) | Composite capacitor | |
| JP2825221B2 (en) | Printed wiring board | |
| JPH07154076A (en) | Emi countermeasure for multilayer printed board | |
| JP2005038925A (en) | Printed wiring board | |
| JP2704076B2 (en) | Integrated circuit package | |
| JP2556302B2 (en) | Printed wiring board for memory module | |
| JP2004146493A (en) | substrate | |
| JP2002164633A (en) | Memory module | |
| JPH0582714A (en) | IC with built-in bypass capacitor | |
| JPS5843780Y2 (en) | Electrical component connection structure | |
| JPH09232714A (en) | Printed circuit board and method of manufacturing printed circuit board | |
| JP2603869Y2 (en) | Bus line equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |