Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0778701B2 - Power control method - Google Patents
[go: Go Back, main page]

JPH0778701B2 - Power control method - Google Patents

Power control method

Info

Publication number
JPH0778701B2
JPH0778701B2 JP62117775A JP11777587A JPH0778701B2 JP H0778701 B2 JPH0778701 B2 JP H0778701B2 JP 62117775 A JP62117775 A JP 62117775A JP 11777587 A JP11777587 A JP 11777587A JP H0778701 B2 JPH0778701 B2 JP H0778701B2
Authority
JP
Japan
Prior art keywords
power
alarm
power supply
circuit
suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62117775A
Other languages
Japanese (ja)
Other versions
JPS63282509A (en
Inventor
千春 斎藤
彰 軽部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62117775A priority Critical patent/JPH0778701B2/en
Publication of JPS63282509A publication Critical patent/JPS63282509A/en
Publication of JPH0778701B2 publication Critical patent/JPH0778701B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【発明の詳細な説明】 〔概 要〕 本発明は、電源装置の各アラーム対応に電源切断抑止ビ
ットを設け、この電源切断抑止ビットによって対応する
アラームが発生した場合に、電源切断を抑止するか否か
を選択し得るようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Outline] According to the present invention, a power-off suppressing bit is provided for each alarm of a power supply device, and whether the power-off is suppressed when a corresponding alarm is generated by the power-off suppressing bit. This is so that it is possible to select whether or not.

〔産業上の利用分野〕[Industrial application field]

本発明は電源制御方式に係り、特にアラームが発生時の
電源切断抑止機能の改良に関する。
The present invention relates to a power supply control system, and more particularly to improvement of a power supply cutoff prevention function when an alarm occurs.

〔従来の技術〕[Conventional technology]

多種類の電源を使用する電子計算機等の電源装置は、第
2図に示す如く、電源制御装置10によって各種の電源1
6,17,18,19を制御している。この電源制御装置10には、
制御部1,電源投入切断部2,アラーム受信回路3等が設け
られ、各種電源16〜19の投入シーケンスの制御や、異常
時に各部から発せられるアラームによって電源を切断す
る等の制御を行っている。
As shown in FIG. 2, a power supply device such as an electronic calculator which uses various kinds of power supplies is controlled by a power supply control device 10 to generate various power supplies 1.
It controls 6,17,18,19. This power control device 10 has
A control unit 1, a power-on / off unit 2, an alarm receiving circuit 3 and the like are provided to control the power-on sequence of various power sources 16 to 19 and to control the power to be turned off by an alarm issued from each unit when an abnormality occurs. .

上記アラームには、電源自身や空冷負荷用のファン13,1
4の異常を知らせるアラームPFA,MPA、空冷負荷用温度セ
ンサ15からのアラームMTAや、冷却水供給装置24から配
管22によって供給される水冷負荷21用冷却水の温度を監
視する水温センサ23からのアラームWTA、更に電源自身
の異常を示すアラームALM1,ALM2,ALM3,ALM4等がある。
なお同図で11はディスプレイ装置、12はキーボード、25
はLSI等の各種素子、26はこれらの冷却用のコールドプ
レートである。
The above alarms include fans 13 and 1 for the power supply itself and the air-cooled load.
4 alarm PFA, MPA, alarm MTA from the air-cooling load temperature sensor 15 and a water temperature sensor 23 that monitors the temperature of the cooling water for the water cooling load 21 supplied from the cooling water supply device 24 through the pipe 22 There are alarm WTA and alarms ALM1, ALM2, ALM3, ALM4, etc. that indicate an abnormality of the power supply itself.
In the figure, 11 is a display device, 12 is a keyboard, and 25
Is various elements such as LSI, and 26 is a cold plate for cooling them.

従来の電源装置におけるアラーム機能は、一つでもアラ
ームが発生すると、すべての電源16〜19を切断していた
ため、電源装置の試験を行う場合など、電源16〜19をア
ラームの発生によって切断したくない時にも切断されて
しまい、非常に不便であった。
With the conventional alarm function in the power supply, all the power supplies 16 to 19 are disconnected when an alarm occurs, so you want to disconnect the power supplies 16 to 19 when an alarm occurs, such as when testing the power supply. It was very inconvenient because I was disconnected when I wasn't there.

そこで昨今の電源装置には電源切断抑止機能が設けら
れ、無意味に電源16〜19が切断されるのを抑止するよう
になっている。
Therefore, a recent power supply device is provided with a power-off suppressing function to prevent meaningless disconnection of the power supplies 16 to 19.

第3図は上記電源抑止機能の要部構成を示す図で、制御
部1から電源切断を抑止するか否かを指定する電源切断
抑止信号INHを送出し、これによってアラームの有効化
/無効化を制御する。
FIG. 3 is a diagram showing a main configuration of the power supply suppression function. The control unit 1 sends out a power supply disconnection suppression signal INH that specifies whether or not to suppress power supply disconnection, thereby enabling / disabling an alarm. To control.

例えば同図に示す回路構成では、電源切断抑止信号INH
が‘0'の時電源切断抑止となる。即ち各種アラームALM
1,ALM2,ALM3,ALM4,・・・のうち一つが発生したとする
と、これはOR回路7を介してNAND回路8に送られる。こ
のNAND回路8からは上記電源切断抑止信号INHとの論理
積の反転信号が出力される。従って、電源切断抑止信号
が‘0'であれば、NAND回路8の出力は‘1'となる。AND
回路9からはこれと電源投入信号PONとの論理積,即ち
‘1'が出力されるので、電源投入切断部2から電源投入
信号PONが出力されている限り、AND回路9の出力は‘1'
のまま保持される。AND回路9の出力は第2図に示す如
く電源16〜19へ入力される。従ってアラームが発生して
も切断が抑止され、電源は投入されたままとなる。
For example, in the circuit configuration shown in the figure, the power-off suppression signal INH
When is '0', power off is suppressed. That is, various alarms ALM
If one of 1, ALM2, ALM3, ALM4, ... Occurs, this is sent to the NAND circuit 8 via the OR circuit 7. The NAND circuit 8 outputs an inverted signal of a logical product of the power-off suppressing signal INH. Therefore, if the power-off inhibition signal is "0", the output of the NAND circuit 8 is "1". AND
Since the circuit 9 outputs a logical product of this and the power-on signal PON, that is, "1", as long as the power-on / off unit 2 outputs the power-on signal PON, the output of the AND circuit 9 is "1". '
Retained as is. The output of the AND circuit 9 is input to the power supplies 16 to 19 as shown in FIG. Therefore, even if an alarm occurs, disconnection is suppressed and the power remains on.

しかしながらこの電源切断抑止機能は、いかなるアラー
ムが発生しても電源の切断を行わないようにする機能で
あって、アラームの種類によって電源切断抑止するかし
ないかを選択できない。
However, the power-off suppressing function is a function for not turning off the power even if any alarm is generated, and it is not possible to select whether or not the power-off is suppressed depending on the type of the alarm.

電源装置の試験時には、装置の仕様に示される保証限界
を越えた試験を行う場合がある。例えば水冷と空冷の双
方を使用している電源装置において、水冷部または空冷
部だけに関して余裕度を確認しようとするような場合、
保証限界を越えた高温エージングを行う必要が生じる。
このような試験の際には、試験対象部に関するアラーム
が発生しても電源を切断するのを抑止する必要がある
が、試験対象以外のアラームが発生した場合には、装置
の安全上電源を切断する必要がある。
When testing the power supply, tests may be performed that exceed the guaranteed limits specified in the specifications of the device. For example, in a power supply device that uses both water cooling and air cooling, when trying to check the margin for only the water cooling part or the air cooling part,
It becomes necessary to perform high temperature aging exceeding the guaranteed limit.
In such a test, it is necessary to prevent the power from being cut off even if an alarm related to the test target part occurs, but if an alarm other than the test target alarm occurs, turn off the power supply for the safety of the device. Need to disconnect.

しかしながら従来は、電源切断抑止機能を働かせると、
全てのアラームについて電源切断抑止が働いてしまい、
装置の安全性を保証できなくなってしまう。
However, in the past, when the power off suppression function was activated,
For all alarms, the power off suppression has been activated,
The safety of the device cannot be guaranteed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

このように従来の電源装置においては、アラームの種類
毎に電源切断抑止を行うか否かを選択することができな
いという問題があった。
As described above, in the conventional power supply device, there is a problem in that it is not possible to select whether or not to perform power-off suppression for each type of alarm.

そこで本発明においては、アラームごとに電源切断抑止
を行うか否かを選択可能とすることを目的とする。
Therefore, it is an object of the present invention to make it possible to select whether or not to perform power off inhibition for each alarm.

〔問題点を解決するための手段〕[Means for solving problems]

本発明においては、電源制御装置に電源切断抑止レジス
タを設け、これの各ビットを個々のアラームに対応さ
せ、各ビットの値が‘0'か‘1'かにより、対応するアラ
ームによって電源切断抑止を行うか行わないかを選択す
るよう構成した。
In the present invention, the power supply control device is provided with a power-off control register, each bit of which is associated with an individual alarm, and depending on the value of each bit being "0" or "1", the power-off control is performed by the corresponding alarm. It is configured to select whether to perform or not.

〔作 用〕[Work]

本発明においては、電源切断抑止レジスタの各ビットを
各アラーム対応にさせ、各アラームごとに電源切断抑止
機能の有効化/無効化を選択し得るので、所望とアラー
ムのみに電源切断抑止機能を働かせることができる。
In the present invention, each bit of the power-off suppression register can be made to correspond to each alarm, and the power-off suppression function can be enabled / disabled for each alarm, so that the power-off suppression function works only for a desired alarm. be able to.

〔実 施 例〕〔Example〕

以下本発明の一実施例を図面を参照して説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図に示す如く本実施例においては、制御部1に電源
切断抑止レジスタ30を設けた。電源切断抑止レジスタ30
の各ビットは、第2図の電源装置16〜19の各アラームに
対応する。同図にはアラームALM1〜ALM4の4つのみを示
したが、これは説明の便宜のためであって、実際には前
記第1図に見られる如く、多数のアラームが存在する。
従って電源切断抑止レジスタ30は図示した如く4ビット
に限定されるものではなく、必要に応じてより多くのビ
ットを有するものを使用してよい。
As shown in FIG. 1, in this embodiment, the control unit 1 is provided with a power-off suppressing register 30. Power off suppression register 30
2 correspond to the alarms of the power supply devices 16 to 19 shown in FIG. Although only four alarms ALM1 to ALM4 are shown in the same figure, this is for convenience of description, and in fact, as shown in FIG. 1, there are many alarms.
Therefore, the power-off suppression register 30 is not limited to 4 bits as shown in the figure, and a register having more bits may be used if necessary.

電源切断抑止レジスタ30の各ビットは、AND回路4にお
いて対応する各アラームALM1〜ALM4の論理演算が施さ
れ、両者の論理席がNOR回路5に入力される。そしてAND
回路6を介して、上記NOR回路5の出力と電源投入切断
部2から出力される電源投入信号PONとの論理積を得る
よう構成してある。このAND回路6の出力は第2図に示
す電源16〜19へ入力される。
Each bit of the power-off inhibition register 30 is logically operated by the corresponding alarm ALM1 to ALM4 in the AND circuit 4, and the logical seats of both are input to the NOR circuit 5. And AND
The logical product of the output of the NOR circuit 5 and the power-on signal PON output from the power-on / off unit 2 is obtained via the circuit 6. The output of the AND circuit 6 is input to the power supplies 16 to 19 shown in FIG.

この構成においては、電源切断抑止レジスタ30の各ビッ
トのうち、値が‘0'のビットに対応するアラーム〔同図
ではアラームALM3〕が発生しても、電源の切断は抑止さ
れる。
In this configuration, even if an alarm [alarm ALM3 in the figure] corresponding to a bit whose value is '0' among the bits of the power-off suppression register 30 is generated, the power-off is suppressed.

以下本実施例の動作を説明する。The operation of this embodiment will be described below.

同図に示す各アラームALM1〜ALM4が‘0',即ちアラーム
が発生していない時は、AND回路4の出力は、電源切断
抑止レジスタ30の各ビットの値に関係なくすべて‘0'で
あるから、NOR回路5の出力は‘1'となり、電源投入信
号PONが‘1'である限り電源は投入されたままである。
When each of the alarms ALM1 to ALM4 shown in the figure is "0", that is, when the alarm is not generated, the output of the AND circuit 4 is all "0" regardless of the value of each bit of the power-off suppression register 30. Therefore, the output of the NOR circuit 5 becomes "1", and the power remains on as long as the power-on signal PON is "1".

いまアラームALM1,ALM2,またはALM4のいずれかが‘1'と
なると、対応するAND回路4の出力が‘1'となって、OR
回路5の出力は‘0'に反転する。このためAND回路6の
出力は‘0'となって、電源は切断される。
If any of the alarms ALM1, ALM2, or ALM4 becomes "1", the output of the corresponding AND circuit 4 becomes "1" and OR
The output of the circuit 5 is inverted to "0". Therefore, the output of the AND circuit 6 becomes "0", and the power supply is cut off.

しかしアラームALM3が‘1'になっても電源切断抑止レジ
スタの対応するビットが‘0'であるから、アラームALM3
につながるAND回路4の出力は‘0'のまま変化しない。
従ってOR回路5及びAND回路6の出力も変化しないの
で、アラームALM3が発生しても電源の切断は抑止され
る。
However, even if the alarm ALM3 becomes "1", the corresponding bit in the power-off suppression register is "0", so the alarm ALM3
The output of the AND circuit 4 connected to is unchanged at "0".
Therefore, since the outputs of the OR circuit 5 and the AND circuit 6 do not change, the power supply is suppressed even if the alarm ALM3 is generated.

このように本実施例では電源切断抑止レジスタ30の各ビ
ットの値を任意に設定することにより、個々のアラーム
ごとに電源切断抑止の有効化/無効化を選択できる。従
って電源装置の試験の際等において、装置全体の安全性
を損なうことなく、所望のアラームのみに対して電源切
断を抑止することが可能となる。
As described above, in this embodiment, by setting the value of each bit of the power-off suppression register 30 to any value, it is possible to enable / disable the power-off suppression for each alarm. Therefore, at the time of testing the power supply device, it is possible to prevent the power supply from being cut off only for a desired alarm without impairing the safety of the entire device.

本発明は上記一実施例に限定されるものではなく、種々
変形して実施し得るものである。
The present invention is not limited to the above-mentioned embodiment, but can be carried out in various modified forms.

例えば上記電源抑止レジスタ30として、個別のレジスタ
を用いる代わりに、電源装置内に設けられているRAMの
特定のアドレスを使用することも可能である。
For example, as the power supply suppression register 30, instead of using a separate register, it is possible to use a specific address of the RAM provided in the power supply device.

またアラームを検出したら、そのアラームに対応する電
源抑止ビットにより電源切断信号POFF〔図示せず〕を出
力するように、プログラム制御を行うことも可能であ
る。
When an alarm is detected, it is also possible to perform program control so that a power supply cutoff signal POFF [not shown] is output by the power supply suppression bit corresponding to the alarm.

〔発明の効果〕〔The invention's effect〕

以上説明した如く本発明によれば、アラーム単位で電源
切断抑止が行えるので、試験対象以外の部分にアラーム
が発生した場合に、これを保護することができ、装置の
安全性を損なうおそれがない。
As described above, according to the present invention, it is possible to prevent the power supply from being cut off on an alarm-by-alarm basis. Therefore, when an alarm occurs in a portion other than the test target, it can be protected and the safety of the device is not impaired. .

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例構成説明図、 第2図は従来の電源装置の構成説明図、 第3図は従来の電源制御方式説明図である。 図において、1は制御部、2は電源投入切断部、3はア
ラーム受信回路、4及び6はAND回路、5はNORゲート、
30は電源切断抑止レジスタ、ALM1〜ALM4はアラームを示
す。
FIG. 1 is an explanatory diagram of the configuration of an embodiment of the present invention, FIG. 2 is an explanatory diagram of the configuration of a conventional power supply device, and FIG. 3 is an explanatory diagram of a conventional power supply control system. In the figure, 1 is a control unit, 2 is a power on / off unit, 3 is an alarm receiving circuit, 4 and 6 are AND circuits, 5 is a NOR gate,
30 is a power-off suppression register, and ALM1 to ALM4 are alarms.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数個の電源を有し、該各電源の投入切断
を制御するとともに、各電源の種々の状態を監視し、異
常が検知されたときは異常の種別対応にアラーム(ALM
1,ALM2,ALM3,ALM4,・・・)を発する電源制御装置にお
いて、 前記各アラーム(ALM1,ALM2,ALM3,ALM4,・・・)の種別
対応のビットを有する電源切断抑止レジスタ(30)を設
け、 該電源切断抑止レジスタ(30)の各ビットに設定する値
により、対応するアラーム(ALM1,ALM2,ALM3,ALM4,・・
・)が発生したとき電源切断抑止を行うかを選択するよ
う構成したことを特徴とする電源制御方式。
1. A plurality of power supplies are provided to control turning on / off of each power supply, monitor various states of each power supply, and when an abnormality is detected, an alarm (ALM) corresponding to the type of the abnormality is detected.
1, ALM2, ALM3, ALM4, ...) In the power supply control device, the power-off suppression register (30) having the bit corresponding to the type of each alarm (ALM1, ALM2, ALM3, ALM4, ...) The corresponding alarm (ALM1, ALM2, ALM3, ALM4, ...) Is provided depending on the value set in each bit of the power-off suppression register (30).
・) A power control method characterized in that it is configured to select whether or not to suppress power-off when () occurs.
JP62117775A 1987-05-13 1987-05-13 Power control method Expired - Lifetime JPH0778701B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62117775A JPH0778701B2 (en) 1987-05-13 1987-05-13 Power control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62117775A JPH0778701B2 (en) 1987-05-13 1987-05-13 Power control method

Publications (2)

Publication Number Publication Date
JPS63282509A JPS63282509A (en) 1988-11-18
JPH0778701B2 true JPH0778701B2 (en) 1995-08-23

Family

ID=14720015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62117775A Expired - Lifetime JPH0778701B2 (en) 1987-05-13 1987-05-13 Power control method

Country Status (1)

Country Link
JP (1) JPH0778701B2 (en)

Also Published As

Publication number Publication date
JPS63282509A (en) 1988-11-18

Similar Documents

Publication Publication Date Title
US5835885A (en) Over temperature protection method and device for a central processing unit
US7203852B2 (en) System and process for making power readily available to newly added computers
US6636977B1 (en) Control device for use in a power supplying apparatus including multiple processors adapted to perform separate functions associated with status monitoring and load balancing
US9722414B2 (en) Power distribution and information handling
US20240353908A1 (en) Power management method
US8782444B2 (en) Circuit protection system and method for a circuit utilizing chip type power supply
US7068484B2 (en) Secondary battery protection device
JPH0778701B2 (en) Power control method
US8826056B2 (en) Circuit protection system and method
KR100386232B1 (en) Control of memory access operations
JPH1118430A (en) Temperature failure detection protection circuit
JPS6230442B2 (en)
JP3846363B2 (en) Electronic device provided with overvoltage protection circuit, and overvoltage protection circuit and method
JPH07103185A (en) Fan controller
JP2739786B2 (en) Multi-processor system
US6182199B1 (en) System and method for granting permission to modify a memory area
JP3980680B2 (en) D-RAM card
JPS6263325A (en) System for processing abnormality of power source
JPH0480407B2 (en)
JPS59149424A (en) Semiconductor integrated circuit device
JPS6093502A (en) Output retention method for digital control equipment
JP3155288B2 (en) Communication system and subsystem for communication system
JPS5850409Y2 (en) information processing equipment
JPH04142608A (en) Power supply control method
JPH07129278A (en) Resetting control circuit of multiprocessor system