JPH0778701B2 - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPH0778701B2 JPH0778701B2 JP62117775A JP11777587A JPH0778701B2 JP H0778701 B2 JPH0778701 B2 JP H0778701B2 JP 62117775 A JP62117775 A JP 62117775A JP 11777587 A JP11777587 A JP 11777587A JP H0778701 B2 JPH0778701 B2 JP H0778701B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- alarm
- power supply
- circuit
- suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明は、電源装置の各アラーム対応に電源切断抑止ビ
ットを設け、この電源切断抑止ビットによって対応する
アラームが発生した場合に、電源切断を抑止するか否か
を選択し得るようにしたものである。
ットを設け、この電源切断抑止ビットによって対応する
アラームが発生した場合に、電源切断を抑止するか否か
を選択し得るようにしたものである。
本発明は電源制御方式に係り、特にアラームが発生時の
電源切断抑止機能の改良に関する。
電源切断抑止機能の改良に関する。
多種類の電源を使用する電子計算機等の電源装置は、第
２図に示す如く、電源制御装置10によって各種の電源1
6,17,18,19を制御している。この電源制御装置10には、
制御部1,電源投入切断部2,アラーム受信回路３等が設け
られ、各種電源16〜19の投入シーケンスの制御や、異常
時に各部から発せられるアラームによって電源を切断す
る等の制御を行っている。
２図に示す如く、電源制御装置10によって各種の電源1
6,17,18,19を制御している。この電源制御装置10には、
制御部1,電源投入切断部2,アラーム受信回路３等が設け
られ、各種電源16〜19の投入シーケンスの制御や、異常
時に各部から発せられるアラームによって電源を切断す
る等の制御を行っている。
上記アラームには、電源自身や空冷負荷用のファン13,1
4の異常を知らせるアラームPFA,MPA、空冷負荷用温度セ
ンサ15からのアラームMTAや、冷却水供給装置24から配
管22によって供給される水冷負荷21用冷却水の温度を監
視する水温センサ23からのアラームWTA、更に電源自身
の異常を示すアラームALM1,ALM2,ALM3,ALM4等がある。
なお同図で11はディスプレイ装置、12はキーボード、25
はLSI等の各種素子、26はこれらの冷却用のコールドプ
レートである。
4の異常を知らせるアラームPFA,MPA、空冷負荷用温度セ
ンサ15からのアラームMTAや、冷却水供給装置24から配
管22によって供給される水冷負荷21用冷却水の温度を監
視する水温センサ23からのアラームWTA、更に電源自身
の異常を示すアラームALM1,ALM2,ALM3,ALM4等がある。
なお同図で11はディスプレイ装置、12はキーボード、25
はLSI等の各種素子、26はこれらの冷却用のコールドプ
レートである。
従来の電源装置におけるアラーム機能は、一つでもアラ
ームが発生すると、すべての電源16〜19を切断していた
ため、電源装置の試験を行う場合など、電源16〜19をア
ラームの発生によって切断したくない時にも切断されて
しまい、非常に不便であった。
ームが発生すると、すべての電源16〜19を切断していた
ため、電源装置の試験を行う場合など、電源16〜19をア
ラームの発生によって切断したくない時にも切断されて
しまい、非常に不便であった。
そこで昨今の電源装置には電源切断抑止機能が設けら
れ、無意味に電源16〜19が切断されるのを抑止するよう
になっている。
れ、無意味に電源16〜19が切断されるのを抑止するよう
になっている。
第３図は上記電源抑止機能の要部構成を示す図で、制御
部１から電源切断を抑止するか否かを指定する電源切断
抑止信号INHを送出し、これによってアラームの有効化
／無効化を制御する。
部１から電源切断を抑止するか否かを指定する電源切断
抑止信号INHを送出し、これによってアラームの有効化
／無効化を制御する。
例えば同図に示す回路構成では、電源切断抑止信号INH
が‘0'の時電源切断抑止となる。即ち各種アラームALM
1,ALM2,ALM3,ALM4,・・・のうち一つが発生したとする
と、これはOR回路７を介してNAND回路８に送られる。こ
のNAND回路８からは上記電源切断抑止信号INHとの論理
積の反転信号が出力される。従って、電源切断抑止信号
が‘0'であれば、NAND回路８の出力は‘1'となる。AND
回路９からはこれと電源投入信号PONとの論理積，即ち
‘1'が出力されるので、電源投入切断部２から電源投入
信号PONが出力されている限り、AND回路９の出力は‘1'
のまま保持される。AND回路９の出力は第２図に示す如
く電源16〜19へ入力される。従ってアラームが発生して
も切断が抑止され、電源は投入されたままとなる。
が‘0'の時電源切断抑止となる。即ち各種アラームALM
1,ALM2,ALM3,ALM4,・・・のうち一つが発生したとする
と、これはOR回路７を介してNAND回路８に送られる。こ
のNAND回路８からは上記電源切断抑止信号INHとの論理
積の反転信号が出力される。従って、電源切断抑止信号
が‘0'であれば、NAND回路８の出力は‘1'となる。AND
回路９からはこれと電源投入信号PONとの論理積，即ち
‘1'が出力されるので、電源投入切断部２から電源投入
信号PONが出力されている限り、AND回路９の出力は‘1'
のまま保持される。AND回路９の出力は第２図に示す如
く電源16〜19へ入力される。従ってアラームが発生して
も切断が抑止され、電源は投入されたままとなる。
しかしながらこの電源切断抑止機能は、いかなるアラー
ムが発生しても電源の切断を行わないようにする機能で
あって、アラームの種類によって電源切断抑止するかし
ないかを選択できない。
ムが発生しても電源の切断を行わないようにする機能で
あって、アラームの種類によって電源切断抑止するかし
ないかを選択できない。
電源装置の試験時には、装置の仕様に示される保証限界
を越えた試験を行う場合がある。例えば水冷と空冷の双
方を使用している電源装置において、水冷部または空冷
部だけに関して余裕度を確認しようとするような場合、
保証限界を越えた高温エージングを行う必要が生じる。
このような試験の際には、試験対象部に関するアラーム
が発生しても電源を切断するのを抑止する必要がある
が、試験対象以外のアラームが発生した場合には、装置
の安全上電源を切断する必要がある。
を越えた試験を行う場合がある。例えば水冷と空冷の双
方を使用している電源装置において、水冷部または空冷
部だけに関して余裕度を確認しようとするような場合、
保証限界を越えた高温エージングを行う必要が生じる。
このような試験の際には、試験対象部に関するアラーム
が発生しても電源を切断するのを抑止する必要がある
が、試験対象以外のアラームが発生した場合には、装置
の安全上電源を切断する必要がある。
しかしながら従来は、電源切断抑止機能を働かせると、
全てのアラームについて電源切断抑止が働いてしまい、
装置の安全性を保証できなくなってしまう。
全てのアラームについて電源切断抑止が働いてしまい、
装置の安全性を保証できなくなってしまう。
このように従来の電源装置においては、アラームの種類
毎に電源切断抑止を行うか否かを選択することができな
いという問題があった。
毎に電源切断抑止を行うか否かを選択することができな
いという問題があった。
そこで本発明においては、アラームごとに電源切断抑止
を行うか否かを選択可能とすることを目的とする。
を行うか否かを選択可能とすることを目的とする。
本発明においては、電源制御装置に電源切断抑止レジス
タを設け、これの各ビットを個々のアラームに対応さ
せ、各ビットの値が‘0'か‘1'かにより、対応するアラ
ームによって電源切断抑止を行うか行わないかを選択す
るよう構成した。
タを設け、これの各ビットを個々のアラームに対応さ
せ、各ビットの値が‘0'か‘1'かにより、対応するアラ
ームによって電源切断抑止を行うか行わないかを選択す
るよう構成した。
本発明においては、電源切断抑止レジスタの各ビットを
各アラーム対応にさせ、各アラームごとに電源切断抑止
機能の有効化／無効化を選択し得るので、所望とアラー
ムのみに電源切断抑止機能を働かせることができる。
各アラーム対応にさせ、各アラームごとに電源切断抑止
機能の有効化／無効化を選択し得るので、所望とアラー
ムのみに電源切断抑止機能を働かせることができる。
以下本発明の一実施例を図面を参照して説明する。
第１図に示す如く本実施例においては、制御部１に電源
切断抑止レジスタ30を設けた。電源切断抑止レジスタ30
の各ビットは、第２図の電源装置16〜19の各アラームに
対応する。同図にはアラームALM1〜ALM4の４つのみを示
したが、これは説明の便宜のためであって、実際には前
記第１図に見られる如く、多数のアラームが存在する。
従って電源切断抑止レジスタ30は図示した如く４ビット
に限定されるものではなく、必要に応じてより多くのビ
ットを有するものを使用してよい。
切断抑止レジスタ30を設けた。電源切断抑止レジスタ30
の各ビットは、第２図の電源装置16〜19の各アラームに
対応する。同図にはアラームALM1〜ALM4の４つのみを示
したが、これは説明の便宜のためであって、実際には前
記第１図に見られる如く、多数のアラームが存在する。
従って電源切断抑止レジスタ30は図示した如く４ビット
に限定されるものではなく、必要に応じてより多くのビ
ットを有するものを使用してよい。
電源切断抑止レジスタ30の各ビットは、AND回路４にお
いて対応する各アラームALM1〜ALM4の論理演算が施さ
れ、両者の論理席がNOR回路５に入力される。そしてAND
回路６を介して、上記NOR回路５の出力と電源投入切断
部２から出力される電源投入信号PONとの論理積を得る
よう構成してある。このAND回路６の出力は第２図に示
す電源16〜19へ入力される。
いて対応する各アラームALM1〜ALM4の論理演算が施さ
れ、両者の論理席がNOR回路５に入力される。そしてAND
回路６を介して、上記NOR回路５の出力と電源投入切断
部２から出力される電源投入信号PONとの論理積を得る
よう構成してある。このAND回路６の出力は第２図に示
す電源16〜19へ入力される。
この構成においては、電源切断抑止レジスタ30の各ビッ
トのうち、値が‘0'のビットに対応するアラーム〔同図
ではアラームALM3〕が発生しても、電源の切断は抑止さ
れる。
トのうち、値が‘0'のビットに対応するアラーム〔同図
ではアラームALM3〕が発生しても、電源の切断は抑止さ
れる。
以下本実施例の動作を説明する。
同図に示す各アラームALM1〜ALM4が‘0',即ちアラーム
が発生していない時は、AND回路４の出力は、電源切断
抑止レジスタ30の各ビットの値に関係なくすべて‘0'で
あるから、NOR回路５の出力は‘1'となり、電源投入信
号PONが‘1'である限り電源は投入されたままである。
が発生していない時は、AND回路４の出力は、電源切断
抑止レジスタ30の各ビットの値に関係なくすべて‘0'で
あるから、NOR回路５の出力は‘1'となり、電源投入信
号PONが‘1'である限り電源は投入されたままである。
いまアラームALM1,ALM2,またはALM4のいずれかが‘1'と
なると、対応するAND回路４の出力が‘1'となって、OR
回路５の出力は‘0'に反転する。このためAND回路６の
出力は‘0'となって、電源は切断される。
なると、対応するAND回路４の出力が‘1'となって、OR
回路５の出力は‘0'に反転する。このためAND回路６の
出力は‘0'となって、電源は切断される。
しかしアラームALM3が‘1'になっても電源切断抑止レジ
スタの対応するビットが‘0'であるから、アラームALM3
につながるAND回路４の出力は‘0'のまま変化しない。
従ってOR回路５及びAND回路６の出力も変化しないの
で、アラームALM3が発生しても電源の切断は抑止され
る。
スタの対応するビットが‘0'であるから、アラームALM3
につながるAND回路４の出力は‘0'のまま変化しない。
従ってOR回路５及びAND回路６の出力も変化しないの
で、アラームALM3が発生しても電源の切断は抑止され
る。
このように本実施例では電源切断抑止レジスタ30の各ビ
ットの値を任意に設定することにより、個々のアラーム
ごとに電源切断抑止の有効化／無効化を選択できる。従
って電源装置の試験の際等において、装置全体の安全性
を損なうことなく、所望のアラームのみに対して電源切
断を抑止することが可能となる。
ットの値を任意に設定することにより、個々のアラーム
ごとに電源切断抑止の有効化／無効化を選択できる。従
って電源装置の試験の際等において、装置全体の安全性
を損なうことなく、所望のアラームのみに対して電源切
断を抑止することが可能となる。
本発明は上記一実施例に限定されるものではなく、種々
変形して実施し得るものである。
変形して実施し得るものである。
例えば上記電源抑止レジスタ30として、個別のレジスタ
を用いる代わりに、電源装置内に設けられているRAMの
特定のアドレスを使用することも可能である。
を用いる代わりに、電源装置内に設けられているRAMの
特定のアドレスを使用することも可能である。
またアラームを検出したら、そのアラームに対応する電
源抑止ビットにより電源切断信号POFF〔図示せず〕を出
力するように、プログラム制御を行うことも可能であ
る。
源抑止ビットにより電源切断信号POFF〔図示せず〕を出
力するように、プログラム制御を行うことも可能であ
る。
以上説明した如く本発明によれば、アラーム単位で電源
切断抑止が行えるので、試験対象以外の部分にアラーム
が発生した場合に、これを保護することができ、装置の
安全性を損なうおそれがない。
切断抑止が行えるので、試験対象以外の部分にアラーム
が発生した場合に、これを保護することができ、装置の
安全性を損なうおそれがない。
第１図は本発明の一実施例構成説明図、 第２図は従来の電源装置の構成説明図、 第３図は従来の電源制御方式説明図である。 図において、１は制御部、２は電源投入切断部、３はア
ラーム受信回路、４及び６はAND回路、５はNORゲート、
30は電源切断抑止レジスタ、ALM1〜ALM4はアラームを示
す。
ラーム受信回路、４及び６はAND回路、５はNORゲート、
30は電源切断抑止レジスタ、ALM1〜ALM4はアラームを示
す。
Claims (1)
- 【請求項１】複数個の電源を有し、該各電源の投入切断
を制御するとともに、各電源の種々の状態を監視し、異
常が検知されたときは異常の種別対応にアラーム（ALM
1,ALM2,ALM3,ALM4,・・・）を発する電源制御装置にお
いて、 前記各アラーム（ALM1,ALM2,ALM3,ALM4,・・・）の種別
対応のビットを有する電源切断抑止レジスタ（30）を設
け、 該電源切断抑止レジスタ（30）の各ビットに設定する値
により、対応するアラーム（ALM1,ALM2,ALM3,ALM4,・・
・）が発生したとき電源切断抑止を行うかを選択するよ
う構成したことを特徴とする電源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62117775A JPH0778701B2 (ja) | 1987-05-13 | 1987-05-13 | 電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62117775A JPH0778701B2 (ja) | 1987-05-13 | 1987-05-13 | 電源制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63282509A JPS63282509A (ja) | 1988-11-18 |
| JPH0778701B2 true JPH0778701B2 (ja) | 1995-08-23 |
Family
ID=14720015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62117775A Expired - Lifetime JPH0778701B2 (ja) | 1987-05-13 | 1987-05-13 | 電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778701B2 (ja) |
-
1987
- 1987-05-13 JP JP62117775A patent/JPH0778701B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63282509A (ja) | 1988-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5835885A (en) | Over temperature protection method and device for a central processing unit | |
| US7203852B2 (en) | System and process for making power readily available to newly added computers | |
| US6636977B1 (en) | Control device for use in a power supplying apparatus including multiple processors adapted to perform separate functions associated with status monitoring and load balancing | |
| US9722414B2 (en) | Power distribution and information handling | |
| US20240353908A1 (en) | Power management method | |
| US8782444B2 (en) | Circuit protection system and method for a circuit utilizing chip type power supply | |
| US7068484B2 (en) | Secondary battery protection device | |
| JPH0778701B2 (ja) | 電源制御方式 | |
| US8826056B2 (en) | Circuit protection system and method | |
| KR100386232B1 (ko) | 메모리 액세스 동작의 제어 | |
| JPH1118430A (ja) | 温度異常検出保護回路 | |
| JPS6230442B2 (ja) | ||
| JP3846363B2 (ja) | 過電圧保護回路を備えた電子機器及び過電圧保護回路及び方法 | |
| JPH07103185A (ja) | ファン制御装置 | |
| JP2739786B2 (ja) | マルチ・プロセッサシステム | |
| US6182199B1 (en) | System and method for granting permission to modify a memory area | |
| JP3980680B2 (ja) | Ｄ−ｒａｍカード | |
| JPS6263325A (ja) | 電源異常処理方式 | |
| JPH0480407B2 (ja) | ||
| JPS59149424A (ja) | 半導体集積回路装置 | |
| JPS6093502A (ja) | デイジタル制御装置の出力保持方式 | |
| JP3155288B2 (ja) | 通信システム及び通信システム用のサブシステム | |
| JPS5850409Y2 (ja) | 情報処理装置 | |
| JPH04142608A (ja) | 電源制御方式 | |
| JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 |