Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0779099B2 - Pattern formation method - Google Patents
[go: Go Back, main page]

JPH0779099B2 - Pattern formation method - Google Patents

Pattern formation method

Info

Publication number
JPH0779099B2
JPH0779099B2 JP61162151A JP16215186A JPH0779099B2 JP H0779099 B2 JPH0779099 B2 JP H0779099B2 JP 61162151 A JP61162151 A JP 61162151A JP 16215186 A JP16215186 A JP 16215186A JP H0779099 B2 JPH0779099 B2 JP H0779099B2
Authority
JP
Japan
Prior art keywords
layer
resist
resist stencil
stencil
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61162151A
Other languages
Japanese (ja)
Other versions
JPS6318631A (en
Inventor
峰雄 植木
純一 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61162151A priority Critical patent/JPH0779099B2/en
Publication of JPS6318631A publication Critical patent/JPS6318631A/en
Publication of JPH0779099B2 publication Critical patent/JPH0779099B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は高品質、高精度の超伝導素子等のパタン形成法
に関するものである。
TECHNICAL FIELD The present invention relates to a method for forming a pattern of a high-quality, high-precision superconducting element or the like.

(従来技術及び発明が解決しようとする問題点) 第4図は従来のパタン形成法を示すもので、(a)図に
おいて基板14上にニオブ(Nb)5,アルミニウム(Al)ま
たはアルミニウム酸化物(Al2O3)4,ニオブ3の順序に
層を形成し、さらにニオブ3の上にパタン化されたレジ
スト15を形成する(3,4,5,15よりなる層を第1の層とい
う)。次にレジストをマスクとしてドライエツチングを
行う。しかし、通常使用されるCF4系ガスによるリアク
テイブイオンエツチング(RIE)の条件(数百W,数Pa)
ではニオブ(Nb)とアルミニウム(Al)のエツチングレ
ートが大きく異なる(Nb/Al≫1)ため、トンネル層に
使用されるAl膜のエツチングはスパツタ効果の大きなガ
ス圧の低い領域で加工される。
(Problems to be Solved by Prior Art and Invention) FIG. 4 shows a conventional pattern forming method. In FIG. 4 (a), niobium (Nb) 5, aluminum (Al) or aluminum oxide is formed on a substrate 14. Layers are formed in the order of (Al 2 O 3 ) 4 and niobium 3, and a patterned resist 15 is further formed on niobium 3 (the layer composed of 3, 4, 5, 15 is referred to as a first layer). ). Next, dry etching is performed using the resist as a mask. However, the condition of reactive ion etching (RIE) by the CF 4 gas that is usually used (several hundred W, several Pa)
However, since the etching rates of niobium (Nb) and aluminum (Al) are significantly different (Nb / Al >> 1), the etching of the Al film used for the tunnel layer is processed in a region where the gas effect is large and the sputtering effect is large.

Nbなどのエツチングでは一般に基板ホルダ12にステンレ
スなどが使用されるが、Al膜4をエツチングするときに
このホルダ部のステンレス等もエツチングされ、Al,Nb
とともにその粒子の一部がマスクとして用いるレジスト
ステンシル15や上部Nb膜3の側壁に8として付着する
((b)図参照)。ついで(c)図に示すように、この
接合部を有する基板ホルダ14上に絶縁層(第2の層とい
う)としてSiO9を堆積し、ついで(d)図に示すように
レジスト15を取り去ると、接合部3,4,5と絶縁層9との
間にバリ8が形成され、このバリ8を溶解して取り去る
と、(e)図に示すように空隙10が接合部と絶縁層との
間に生成されてしまう。このため平坦時にパタン品質を
著しく劣化させる。これらが超伝導回路としては断線や
短絡の原因となつたりして、素子特性に影響を与えて素
子の信頼性を低下させている。
In etching Nb and the like, stainless steel or the like is generally used for the substrate holder 12, but when etching the Al film 4, the stainless steel or the like in the holder is also etched.
At the same time, a part of the particles adheres to the resist stencil 15 used as a mask and the side wall of the upper Nb film 3 as 8 (see FIG. (B)). Then, as shown in FIG. 6C, SiO9 is deposited as an insulating layer (referred to as a second layer) on the substrate holder 14 having this joint, and then the resist 15 is removed as shown in FIG. A burr 8 is formed between the joints 3, 4, and the insulating layer 9. When the burr 8 is melted and removed, a void 10 is formed between the joint and the insulating layer as shown in FIG. Will be generated. Therefore, the pattern quality is significantly deteriorated when flattened. These cause a disconnection or a short circuit in the superconducting circuit, which affects the device characteristics and reduces the reliability of the device.

ホルダ部にステンレスを使用した場合、ステンレスに異
物が混入することにより残査物が形成される場合が多
く、酸に溶解し難くなる。またホルダ部に石英やアルミ
ナ等を使用した場合も残査物の主成分は石英やアルミナ
となるので酸に溶解し難い。
When stainless steel is used for the holder part, foreign matter is often mixed with stainless steel to form a residue, which makes it difficult to dissolve in acid. Also, when quartz or alumina is used for the holder part, the main component of the residue is quartz or alumina, so it is difficult to dissolve in acid.

(問題点を解決するための手段) 本発明は上記の欠点を改善するために提案されたもの
で、本発明の目的は、従来技術で製作するときに発生す
る除去不可能な残査物を、基板ホルダ等の構成を改善す
ること及び、予め除去可能な側壁付着層を形成するこ
と、さらにエツチング時に蒸着等によつて成膜を同時に
行い、除去可能な側壁付着層を形成すること等により、
発生した残査物を化学的に除去して高精度なパタンを提
供することにある。
(Means for Solving the Problems) The present invention has been proposed to remedy the above-mentioned drawbacks, and an object of the present invention is to eliminate the non-removable debris generated when manufacturing by the prior art. By improving the structure of the substrate holder and the like, forming a removable side wall adhesion layer in advance, and forming a removable side wall adhesion layer at the same time by vapor deposition or the like at the time of etching. ,
It is to provide a highly accurate pattern by chemically removing the generated residue.

上記の目的を達成するため本発明は基板上に形成された
第1の層の上に、所望のパタンを有するレジストステン
シルを形成する第1の工程と、該レジストステンシルを
マスクとして、該第1の層をドライエッチングする第2
の工程と、該レジストステンシルを載せた該第1の層の
上および該第1の層を除去した領域に第2の層を堆積す
る第3の工程と、該レジストステンシル上に堆積された
該第2の層をリフトオフにより除去する第4の工程とか
らなるパタン形成法において、 前記第2の工程の途中において前記第2の工程を中断
し、前記レジストステンシルを損なわない酸に可溶なP
b、Bi、Inを蒸着する工程を有し、該工程終了後、再び
前記第2の工程を行い、 前記第2の工程の終了後に、該Pb、Bi、Inを除去する工
程を有することを特徴とするパタン形成法を要旨とする
ものである。
To achieve the above object, the present invention provides a first step of forming a resist stencil having a desired pattern on a first layer formed on a substrate, and the first step using the resist stencil as a mask. Second dry etching layer
And a third step of depositing a second layer on the first layer on which the resist stencil is placed and in the region where the first layer has been removed, and a step of depositing a second layer on the resist stencil. In a pattern forming method comprising a fourth step of removing the second layer by lift-off, the second step is interrupted in the middle of the second step, and an acid-soluble P that does not damage the resist stencil is used.
b, Bi, In vapor deposition step, after the step is completed, the second step is performed again, and after the second step is completed, the Pb, Bi, In is removed. The gist is a characteristic pattern forming method.

さらに本発明は基板上に形成された第1の層の上に、所
望のパタンを有するレジストステンシルを形成する第1
の工程と、該レジストステンシルをマスクとして、該第
1の層をドライエッチングする第2の工程と、該レジス
トステンシルを載せた該第1の層の上および該第1の層
を除去した領域に第2の層を堆積する第3の工程と、該
レジストステンシル上に堆積された該第2の層をリフト
オフにより除去する第4の工程とからなるパタン形成法
において、 前記第2の工程と並行して行う工程であって、前記レジ
ストステンシルを損なわない酸に可溶なPb、Bi、Inを蒸
着する工程を有し、 前記第2の工程の終了後に、該Pb、Bi、Inを除去する工
程を有することを特徴とするパタン形成法を発明の要旨
とするものである。
Further, the present invention provides a first method for forming a resist stencil having a desired pattern on a first layer formed on a substrate.
And the second step of dry-etching the first layer using the resist stencil as a mask, and on the first layer on which the resist stencil is placed and in the region where the first layer is removed. A pattern forming method comprising: a third step of depositing a second layer; and a fourth step of removing the second layer deposited on the resist stencil by lift-off, in parallel with the second step. The step of performing Pb, Bi, In soluble in an acid that does not damage the resist stencil, and removing the Pb, Bi, In after the completion of the second step. The gist of the invention is a pattern forming method characterized by having steps.

さらに本発明は基板上に形成された第1の層の上に、所
望のパタンを有するレジストステンシルを形成する第1
の工程と、該レジストステンシルをマスクとして、該第
1の層をドライエッチングする第2の工程と、該レジス
トステンシルを載せた該第1の層の上および該第1の層
を除去した領域に第2の層を堆積する第3の工程と、該
レジストステンシル上に堆積された該第2の層をリフト
オフにより除去する第4の工程とからなるパタン形成法
において、 前記第2の工程において、前記基板を保持し、該基板を
ドライエッチング装置内に搭載するための基板ホルダと
して、前記レジストステンシルを損なわない酸に可溶
な、Pb、Bi、Inを表面に有する基板ホルダを使用し、 前記第2の工程の終了後に、該Pb、Bi、Inを除去する工
程を有することを特徴とするパタン形成法の発明の要旨
とするものである。
Further, the present invention provides a first method for forming a resist stencil having a desired pattern on a first layer formed on a substrate.
And the second step of dry-etching the first layer using the resist stencil as a mask, and on the first layer on which the resist stencil is placed and in the region where the first layer is removed. In a pattern forming method comprising a third step of depositing a second layer and a fourth step of removing the second layer deposited on the resist stencil by lift-off, in the second step, As a substrate holder for holding the substrate and mounting the substrate in a dry etching apparatus, a substrate holder having Pb, Bi, In on the surface, which is soluble in an acid that does not impair the resist stencil, is used. The gist of the invention of a pattern forming method is characterized by having a step of removing the Pb, Bi and In after the second step.

本発明の最も主要な特徴とする点は、側壁付着層とレジ
ストステンシルの間にレジストを損なわない酸(例え
ば、フツ酸,硫酸,塩酸)によつて除去可能な層を導入
すること、あるいは側壁付着層の中に上記の酸に可溶な
物質を積極的に混合して側壁付着層自体を酸に可溶にす
ることにより、側壁付着層を完全に除去することにあ
る。
The most important feature of the present invention is to introduce a layer removable between the sidewall adhesion layer and the resist stencil by an acid (for example, hydrofluoric acid, sulfuric acid, hydrochloric acid) which does not damage the resist, or the sidewall. The above-mentioned substance soluble in acid is positively mixed into the adhesion layer to make the side wall adhesion layer itself soluble in acid, thereby completely removing the side wall adhesion layer.

次に本発明の実施例について説明する。Next, examples of the present invention will be described.

なお実施例は一つの例示であつて、本発明の精神を逸脱
しない範囲で種々の変更あるいは改良を行ないうること
は言うまでもない。
Needless to say, the embodiment is merely an example, and various modifications and improvements can be made without departing from the spirit of the present invention.

第1図は本発明のパタン形成法の第1の実施例を示す。FIG. 1 shows a first embodiment of the pattern forming method of the present invention.

(a)図はスパツタ装置内の配置図を示す。図におい
て、12は基板ホルダで、この基板ホルダ12上に載置され
ているチツプ11は、(b)図でレジスト1,2とNb3,5とア
ルミニウムのトンネル層4と基板14とを示すものであ
る。13a,13bは夫々上部電極及び下部電極を示す。
FIG. 6A shows a layout of the sputter device. In the figure, 12 is a substrate holder, and a chip 11 placed on this substrate holder 12 shows the resists 1, 2 and Nb 3, 5 and the aluminum tunnel layer 4 and the substrate 14 in FIG. Is. Reference numerals 13a and 13b denote an upper electrode and a lower electrode, respectively.

(b)図は(a)図に示すスパツタエツチング装置内で
トンネル層4をエツチングした後のNb/Al(Al2O3)/Nb
接合部である。ここで、12の基板ホルダに弱酸性溶媒で
エツチングが可能な材質(Pb,Cu,In,Al等)を用いるこ
とにより、トンネル層4をエツチングしたときに発生す
るレジストステンシル1,2側壁に付着する層(側壁付着
層)7が容易に弱酸性溶媒で除去できる。従来は、基板
ホルダに用いられているステンレス等のスパツタ粒子等
によつて形成される側壁付着層に起因する“ばり”が除
去不可能であり、これらが断線や短絡の原因の一つであ
つたのに対し、この実施例は大きな改善効果がある。
(B) is Nb / Al (Al 2 O 3 ) / Nb after etching the tunnel layer 4 in the sputtering etching device shown in (a).
It is a junction. Here, by using a material (Pb, Cu, In, Al, etc.) that can be etched with a weakly acidic solvent for the 12 substrate holders, adhesion to the sidewalls of the resist stencils 1 and 2 generated when the tunnel layer 4 is etched. The layer (sidewall adhesion layer) 7 to be removed can be easily removed with a weakly acidic solvent. Conventionally, it is impossible to remove the "burrs" caused by the side wall adhesion layer formed by the spatter particles such as stainless steel used for the substrate holder, and these are one of the causes of disconnection or short circuit. On the other hand, this embodiment has a great improvement effect.

従来法と本発明の方法を用いて、Nb/Al(Al2O3)/Nb接
合をそれぞれ100個製造し、そのI−V特性を調べた結
果、従来法では100個中75個にリーク電流の増加が認め
られたのに対し、本発明の方法によれば、リーク電流の
増加した接合は10個にとどまつた。
Using the conventional method and the method of the present invention, 100 Nb / Al (Al 2 O 3 ) / Nb junctions were manufactured, respectively, and their IV characteristics were examined. As a result, the conventional method leaked to 75 out of 100 junctions. While an increase in current was observed, according to the method of the present invention, the number of junctions with increased leakage current was only 10.

第2図は本発明の第2の実施例を説明する図であつて、
(a)から(f)までその製作工程を示している。
(a)図は基板14上に形成された接合層のNb/Al(Al
2O3)/Nb膜(3/4/5)上にポリメチルメタアクリレート
(PMMA)2とAZレジスト1から成る2層レジストを塗布
後(これを第1の層という)、AZレジスト1をパターニ
ングし、その後にPMMA2をO2ガス雰囲気でドライ現像す
る。さらにO2プラズマ処理を加えてレジストのオーバハ
ング構造を形成し、次いでCF4ガスを用い上部Nb膜3を
リアクテイブイオンエツチング(RIE)をする(b
図)。続いて表面が良好にカバーされるように回り込み
の多い条件でPb,In等の弱酸性溶媒でエツチング可能な
(PbまたはIn蒸着膜)膜6を蒸着し、(c)図が得られ
る。次いで、ガス圧が低圧のArによるスパツタエツチン
グでトンネル層(Al,Al2O3)4を除き(d図)、(d)
図において7はスパツタによる付着膜、さらに上部Nb膜
3のエツチング条件で下部Nb膜5をエツチングし(e
図)、弱酸性溶媒でエツチングを行えば側壁付着層6,7
が除去される。
FIG. 2 is a diagram for explaining the second embodiment of the present invention.
The manufacturing process is shown from (a) to (f).
(A) The figure shows Nb / Al (Al of the bonding layer formed on the substrate 14
After applying a two-layer resist consisting of polymethylmethacrylate (PMMA) 2 and AZ resist 1 on the 2 O 3 ) / Nb film (3/4/5) (this is called the first layer), AZ resist 1 is applied. After patterning, PMMA 2 is dry-developed in an O 2 gas atmosphere. Further, O 2 plasma treatment is applied to form a resist overhang structure, and then CF 4 gas is used to subject the upper Nb film 3 to reactive ion etching (RIE) (b).
Figure). Subsequently, a film 6 (Pb or In vapor deposition film) capable of being etched with a weak acid solvent such as Pb or In is vapor-deposited under a condition that a lot of wraparound is performed so that the surface is well covered, and the figure (c) is obtained. Then, the tunnel layer (Al, Al 2 O 3 ) 4 is removed by sputter etching with Ar having a low gas pressure (Fig. D), (d).
In the figure, reference numeral 7 is an adhesion film formed by sputtering, and etching is performed on the lower Nb film 5 under the etching conditions for the upper Nb film 3 (e
(Fig.) Sidewall adhesion layer 6,7 if etching is performed with a weakly acidic solvent.
Are removed.

ここで、アセトン,MIBK等の溶媒でレジストを溶解すれ
ば(f)の接合が得られる。又、レジストを溶解する前
に、接合(上部Nb3+Al,Al2O3トンネル層4+下部Nb5)
部の厚さのSiO等の絶縁物9(これを第2の層という)
を蒸着してリフトオフ処理を行えば接合部の平坦化が得
られる(g図)。
Here, if the resist is dissolved in a solvent such as acetone or MIBK, the junction (f) can be obtained. Before melting the resist, join (upper Nb3 + Al, Al 2 O 3 tunnel layer 4 + lower Nb5)
Insulator 9 such as SiO2 of the thickness of the part (this is called the second layer)
Is deposited and the lift-off process is performed, the flattening of the joint portion can be obtained (FIG. 7G).

前方法と同様に、この方法でNb/Al,Al2O3/Nb接合を100
個製作し、リーク電流の増加を調べた結果、従来法の75
個に対し、6個にリーク電流の増加が見られたに過ぎな
かつた。
Similar to the previous method, this method produces 100 Nb / Al, Al 2 O 3 / Nb joints.
As a result of individually manufacturing and examining the increase in leak current,
The increase in the leak current was only observed in 6 out of 6 pieces.

第3図は本発明の第3の実施例を説明する図であつて、
特徴はエツチングと同時に蒸着を行ないつつ、トンネル
層4を加工することにある。すなわち、上部Nb膜の加工
まで(a→b)は第2図の第2の実施例と同じである
が、次のトンネル層4を加工する時に、同時にPb,In等
の弱酸性溶媒で除去できる材質を蒸着することによつて
上部Nb膜3やレジストステンシル1,2側壁に形成される
側壁付着層6,7を容易に除去可能とする。
FIG. 3 is a diagram for explaining the third embodiment of the present invention.
The feature is that the tunnel layer 4 is processed while performing vapor deposition simultaneously with etching. That is, up to the processing of the upper Nb film (a → b) is the same as that of the second embodiment of FIG. 2, but when the next tunnel layer 4 is processed, it is removed at the same time with a weak acidic solvent such as Pb, In. The side wall adhesion layers 6 and 7 formed on the side walls of the upper Nb film 3 and the resist stencils 1 and 2 can be easily removed by depositing a material that can be deposited.

第3図の(b)図の構造を形成後、エツチング量>蒸着
量の条件でトンネル層4を加工する(c図)。この時、
ガス圧は数Pa〜数nPa,ガスはArである。次いで、第2図
の第2の実施例と同じに下部Nb膜5をエツチングし(d
図)、弱酸性溶媒で洗浄後、レジスト膜1,2除去(e
図)やSiO9の蒸着,リフトオフ処理を経て、平坦化が達
成(f図)できる。
After forming the structure of FIG. 3B, the tunnel layer 4 is processed under the condition of etching amount> vapor deposition amount (FIG. 3C). At this time,
The gas pressure is several Pa to several nPa, and the gas is Ar. Then, the lower Nb film 5 is etched (d) in the same manner as in the second embodiment of FIG.
Figure), after cleaning with a weakly acidic solvent, remove resist films 1 and 2 (e
(Figure), vapor deposition of SiO9, and lift-off processing, and planarization can be achieved (Figure f).

この方法でNb/Al,Al2O3/Nb接合を100個製作し、リーク
電流の増加を調べた結果、従来法の75個に対し、3個に
リーク電流の増加が見られた。
As a result of producing 100 Nb / Al, Al 2 O 3 / Nb junctions by this method and examining the increase in leak current, an increase in leak current was observed in 3 of the 75 in the conventional method.

これらの結果から明らかなように、本発明は従来技術に
比べて残査物除去に起因するリーク電流の低減,短絡,
断線の減少がはかれることから精度,歩留りに大きな改
善があつた。
As is clear from these results, the present invention reduces leakage current due to residue removal, short circuit, and
Since the number of wire breaks was reduced, the accuracy and yield were greatly improved.

(発明の効果) 以上説明したように、Nb/Al(Al2O3)/Nb接合等を持つ
超伝導素子に本発明の製造方法を使用することで、従来
技術で製作した際にパタン端部に発生するバリを完全に
除去できるので、パタンの高精度化,高品質化がはか
れ、かつ歩留り向上の利点がある。
(Effects of the Invention) As described above, by using the manufacturing method of the present invention for a superconducting element having an Nb / Al (Al 2 O 3 ) / Nb junction, etc. Since burrs that occur in the parts can be completely removed, the pattern can be made highly accurate and high quality, and the yield can be improved.

以上本発明を超伝導素子の製造法について適用する場合
を説明したが、レジストステンシルを用いてエツチング
とリフトオフを行うパタン形成法においても上述と同様
の問題点や効果が生じるので、これらに対して本発明を
適用しうることは明白である。
Although the case where the present invention is applied to the method for manufacturing a superconducting element has been described above, the same problems and effects as above also occur in the pattern forming method for performing etching and lift-off using a resist stencil. It is obvious that the present invention can be applied.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のパタン形成法の第1の実施例、第2図
は第2の実施例、第3図は第3の実施例を示し、第4図
は従来のパタン形成法を示す。 1……AZレジスト 2……PMMAレジスト 3……上部Nb膜 4……Al,Al2O3トンネル層 5……下部Nb膜 6……Pb,In等の蒸着膜 7……スパツタによる付着膜 8……側壁付着層に起因した“ばり” 9……SiO等の絶縁膜 10……平坦化時の空隙部 11……スパツタリング時のウエハ 12……スパツタリング時の基板ホルダ 13……スパツタリング時の対向電極 14……基板
FIG. 1 shows a first embodiment of a pattern forming method of the present invention, FIG. 2 shows a second embodiment, FIG. 3 shows a third embodiment, and FIG. 4 shows a conventional pattern forming method. . 1 …… AZ resist 2 …… PMMA resist 3 …… Upper Nb film 4 …… Al, Al 2 O 3 tunnel layer 5 …… Lower Nb film 6 …… Evaporation film of Pb, In, etc. 7 …… Adhesive film by spatter 8: “Burning” caused by the side wall adhesion layer 9: Insulation film such as SiO 10: Voids during flattening 11: Wafer during spattering 12: Substrate holder during spattering 13: During sputtering Counter electrode 14 ... Substrate

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基板上に形成された第1の層の上に、所望
のパタンを有するレジストステンシルを形成する第1の
工程と、該レジストステンシルをマスクとして、該第1
の層をドライエッチングする第2の工程と、該レジスト
ステンシルを載せた該第1の層の上および該第1の層を
除去した領域に第2の層を堆積する第3の工程と、該レ
ジストステンシル上に堆積された該第2の層をリフトオ
フにより除去する第4の工程とからなるパタン形成法に
おいて、 前記第2の工程の途中において前記第2の工程を中断
し、前記レジストステンシルを損なわない酸に可溶なP
b、Bi、Inを蒸着する工程を有し、該工程終了後、再び
前記第2の工程を行い、 前記第2の工程の終了後に、該Pb、Bi、Inを除去する工
程を有することを特徴とするパタン形成法。
1. A first step of forming a resist stencil having a desired pattern on a first layer formed on a substrate, and the first step using the resist stencil as a mask.
A second step of dry-etching the first layer, and a third step of depositing a second layer on the first layer on which the resist stencil is placed and in a region where the first layer is removed. In a pattern forming method comprising a fourth step of removing the second layer deposited on the resist stencil by lift-off, the second step is interrupted in the middle of the second step, and the resist stencil is removed. Soluble acid-soluble P
b, Bi, In vapor deposition step, after the step is completed, the second step is performed again, and after the second step is completed, the Pb, Bi, In is removed. Characteristic pattern formation method.
【請求項2】基板上に形成された第1の層の上に、所望
のパタンを有するレジストステンシルを形成する第1の
工程と、該レジストステンシルをマスクとして、該第1
の層をドライエッチングする第2の工程と、該レジスト
ステンシルを載せた該第1の層の上および該第1の層を
除去した領域に第2の層を堆積する第3の工程と、該レ
ジストステンシル上に堆積された該第2の層をリフトオ
フにより除去する第4の工程とからなるパタン形成法に
おいて、 前記第2の工程と並行して行う工程であって、前記レジ
ストステンシルを損なわない酸に可溶なPb、Bi、Inを蒸
着する工程を有し、 前記第2の工程の終了後に、該Pb、Bi、Inを除去する工
程を有することを特徴とするパタン形成法。
2. A first step of forming a resist stencil having a desired pattern on a first layer formed on a substrate, and the first step using the resist stencil as a mask.
A second step of dry-etching the first layer, and a third step of depositing a second layer on the first layer on which the resist stencil is placed and in a region where the first layer is removed. A pattern forming method comprising a fourth step of removing the second layer deposited on the resist stencil by lift-off, the step being performed in parallel with the second step, which does not damage the resist stencil. A method of forming a pattern, comprising a step of vapor-depositing Pb, Bi, In soluble in an acid, and a step of removing the Pb, Bi, In after the completion of the second step.
【請求項3】基板上に形成された第1の層の上に、所望
のパタンを有するレジストステンシルを形成する第1の
工程と、該レジストステンシルをマスクとして、該第1
の層をドライエッチングする第2の工程と、該レジスト
ステンシルを載せた該第1の層の上および該第1の層を
除去した領域に第2の層を堆積する第3の工程と、該レ
ジストステンシル上に堆積された該第2の層をリフトオ
フにより除去する第4の工程とからなるパタン形成法に
おいて、 前記第2の工程において、前記基板を保持し、該基板を
ドライエッチング装置内に搭載するための基板ホルダと
して、前記レジストステンシルを損なわない酸に可溶
な、Pb、Bi、Inを表面に有する基板ホルダを使用し、 前記第2の工程の終了後に、該Pb、Bi、Inを除去する工
程を有することを特徴とするパタン形成法。
3. A first step of forming a resist stencil having a desired pattern on a first layer formed on a substrate, and the first step using the resist stencil as a mask.
A second step of dry-etching the first layer, and a third step of depositing a second layer on the first layer on which the resist stencil is placed and in a region where the first layer is removed. In a pattern forming method comprising a fourth step of removing the second layer deposited on a resist stencil by lift-off, in the second step, the substrate is held and the substrate is placed in a dry etching apparatus. As a substrate holder for mounting, a substrate holder having Pb, Bi, In soluble in an acid that does not impair the resist stencil on the surface is used, and after the second step, the Pb, Bi, In A pattern forming method, which comprises a step of removing
JP61162151A 1986-07-11 1986-07-11 Pattern formation method Expired - Fee Related JPH0779099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61162151A JPH0779099B2 (en) 1986-07-11 1986-07-11 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61162151A JPH0779099B2 (en) 1986-07-11 1986-07-11 Pattern formation method

Publications (2)

Publication Number Publication Date
JPS6318631A JPS6318631A (en) 1988-01-26
JPH0779099B2 true JPH0779099B2 (en) 1995-08-23

Family

ID=15749004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61162151A Expired - Fee Related JPH0779099B2 (en) 1986-07-11 1986-07-11 Pattern formation method

Country Status (1)

Country Link
JP (1) JPH0779099B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003116A (en) * 1989-07-22 1991-02-26 최위권 Manufacturing method of non-porous breathable waterproof coating SPLIT LEATHER for shoe upper
JPH0424552U (en) * 1990-06-22 1992-02-27
JP3407086B2 (en) * 1994-06-17 2003-05-19 日本テキサス・インスツルメンツ株式会社 Method for manufacturing semiconductor device
US7575853B2 (en) 2004-04-08 2009-08-18 Tdk Corporation Method of forming thin film pattern and method of forming magnetoresistive element
JP2010232352A (en) * 2009-03-26 2010-10-14 Ulvac Japan Ltd Dry etching method, and patterning method for metal thin film

Also Published As

Publication number Publication date
JPS6318631A (en) 1988-01-26

Similar Documents

Publication Publication Date Title
JPH0779099B2 (en) Pattern formation method
US4081315A (en) Cermet etch technique
JP2503256B2 (en) Pattern formation method
JP3390528B2 (en) Photomask manufacturing method
JP3413098B2 (en) Dry etching substrate surface treatment method and apparatus
JPH0758706B2 (en) Method for manufacturing semiconductor device
JP3140828B2 (en) Method for manufacturing semiconductor device
JPS5816545A (en) Manufacture of semiconductor device
JPH04129224A (en) Manufacture of semiconductor device
KR100192553B1 (en) Method for fabricating multi-layer metal interconnection
CN121038343A (en) A method for titanium-aluminum corrosion without relative lateral corrosion and related equipment
JP2740292B2 (en) Method for manufacturing semiconductor device
JPH0584063B2 (en)
JPH0917796A (en) Wiring formation method
JPH01214140A (en) Manufacture of semiconductor device
JPH01286330A (en) Manufacture of semiconductor device
JPS59124726A (en) Manufacture of semiconductor device
JPH04305928A (en) Manufacture of semiconductor device
JPS61202428A (en) Manufacture of semiconductor device
JPS6384141A (en) Manufacture of semiconductor device
JPS62124742A (en) Manufacture of device
JPH02165656A (en) Manufacture of semiconductor device
JPH053239A (en) Method for manufacturing semiconductor device
JPH05326507A (en) Forming method of electrode or wiring
JPH02139931A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees