Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0779155B2 - Image sensor and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JPH0779155B2 - Image sensor and manufacturing method thereof - Google Patents

Image sensor and manufacturing method thereof

Info

Publication number
JPH0779155B2
JPH0779155B2 JP2021499A JP2149990A JPH0779155B2 JP H0779155 B2 JPH0779155 B2 JP H0779155B2 JP 2021499 A JP2021499 A JP 2021499A JP 2149990 A JP2149990 A JP 2149990A JP H0779155 B2 JPH0779155 B2 JP H0779155B2
Authority
JP
Japan
Prior art keywords
diode
diodes
voltage source
photodiodes
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2021499A
Other languages
Japanese (ja)
Other versions
JPH03225957A (en
Inventor
聡 高桑
博美 柿沼
一郎 金井
徹 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021499A priority Critical patent/JPH0779155B2/en
Publication of JPH03225957A publication Critical patent/JPH03225957A/en
Publication of JPH0779155B2 publication Critical patent/JPH0779155B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、複数のフォトダイオードをのこぎり波電圧
に基づいて順次に走査する形式のイメージセンサ及びそ
の製造方法に関する。
Description: TECHNICAL FIELD The present invention relates to an image sensor of a type in which a plurality of photodiodes are sequentially scanned based on a sawtooth voltage, and a manufacturing method thereof.

[従来の技術と発明が解決しようとする課題] イメージセンサは、光情報を電気信号に変換するための
複数の光電変換素子と、複数の光電変換素子を電気的に
走査して電気信号を選択的に得るためのアナログスイッ
チとを有している。アナログスイッチは、例えば、特開
昭63-2377号公報に開示されているように電界効果トラ
ンジスタから成り、光電変換素子の近傍に配置されてい
る。ところで、集積回路構成のイメージセンサにおいて
は、1つの光電変換素子即ち1つの画素の幅(例えば12
5μm)に収まるように1つの電界効果トランジスタが
配置されなければならない。しかし、このように極めて
狭い幅に収まるように電界効果トランジスタを形成する
ことは容易でない。また、電界効果トランジスタのドレ
インとソースとゲートのための3つの配線導体層を基板
上の予め決められた幅の中に設ける時には、3つの配線
導体層の幅が必然的に狭くなり、イメージセンサの製造
の歩留りが低くなった。
[Problems to be Solved by Related Art and Invention] An image sensor selects a plurality of photoelectric conversion elements for converting optical information into electric signals and an electric signal by electrically scanning the plurality of photoelectric conversion elements. And an analog switch for obtaining the same. The analog switch is composed of a field effect transistor, for example, as disclosed in JP-A-63-2377, and is arranged in the vicinity of the photoelectric conversion element. By the way, in an image sensor having an integrated circuit configuration, the width of one photoelectric conversion element, that is, one pixel (for example, 12 pixels).
One field effect transistor must be arranged so that it fits within 5 μm. However, it is not easy to form a field effect transistor so as to fit in such an extremely narrow width. Further, when the three wiring conductor layers for the drain, the source and the gate of the field effect transistor are provided within a predetermined width on the substrate, the width of the three wiring conductor layers is inevitably narrowed. Yield of manufacturing was low.

この種の問題を解決するために、ダイオードの直列回路
を利用してフォトダイオードを走査する方式が、特願平
1-198279号に開示されている。しかし、このイメージセ
ンサの具体的構成及び製造方法は開示されていない。
In order to solve this kind of problem, a method of scanning a photodiode by using a series circuit of diodes is a patent application.
No. 1-198279. However, no specific configuration and manufacturing method of this image sensor are disclosed.

そこで、本発明の目的は、容易に製造することが可能な
イメージセンサ及びその製造方法を提供することにあ
る。
Then, the objective of this invention is providing the image sensor which can be manufactured easily, and its manufacturing method.

[課題を解決するための手段] 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、時間と共に連続的又は階
段状に増大又は減少するのこぎり波を供給するための電
圧源1と、第1の電極と第2の電極とをそれぞれ有する
複数個の第1のダイオードDa1〜Da3が直列に接続された
回路であり、その一端が前記電圧源1に接続され、且つ
それぞれの第1のダイオードDa1〜Da3の順方向電流が前
記のこぎり波に基づいて流れるような方向性をそれぞれ
の第1のダイオードDa1〜Da3が有し、且つそれぞれの第
1のダイオードDa1〜Da3の前記第1の電極が前記電圧源
1の側に配置されている第1の直列回路と、それぞれが
第1の抵抗又はコンデンサRa1〜Ra3又はCa1〜Ca3と第2
のダイオードDb1〜Db3とを直列に接続した回路から成
り、それぞれの第1のダイオードDa1〜Da3の前記第2の
電極と前記電圧源1の他端との間にそれぞれ接続され、
且つそれぞれの第2のダイオードDb1〜Db3の順方向電流
が前記のこぎり波に基づいて流れるような方向性をそれ
ぞれの第2のダイオードDb1〜Db3が有している複数の第
2の直列回路と、それぞれの第1のダイオードDa1〜Da3
の前記第2の電極と前記電圧源1の他端との間にそれぞ
れ接続された複数の第2の抵抗又はコンデンサRb1〜Rb3
又はC1〜C3と、前記第1の抵抗又はコンデンサRa1〜Ra3
又はCa1〜Ca3と前記第2のダイオードDb1〜Db3との接続
点P1〜P3と共通電流出力線3との間に逆バイアスされる
方向性を有してそれぞれ接続されている複数のフォトダ
イオードS1〜S3と、前記共通電流出力線3と前記電圧源
1の他端との間に接続された電流−電圧変換回路2と、
前記フォトダイオードS1〜S3を電気的に分離するために
前記フォトダイオードS1〜S3の相互間にそれぞれ接続さ
れた複数のブロッキングダイオードDc1〜Dc3と、から成
るイメージセンサにおいて、前記第1のダイオードDa1
〜Da3と前記第2のダイオードDb1〜Db3と前記フォトダ
イオードS1〜S3と前記ブロッキングダイオードDc1〜Dc3
が同一の絶縁基板11上に形成された同一接合形式のダイ
オードであることを特徴とするイメージセンサに係わる
ものである。
[Means for Solving the Problems] The present invention for achieving the above object will be described with reference to the reference numerals of the drawings showing an embodiment. A sawtooth wave that increases or decreases continuously or stepwise with time is supplied. Is a circuit in which a plurality of first diodes D a1 to D a3 each having a first electrode and a second electrode are connected in series, and one end of which is the voltage source 1 Each of the first diodes D a1 to D a3 has a directionality such that the forward current of each of the first diodes D a1 to D a3 flows based on the sawtooth wave, and A first series circuit in which the first electrodes of the first diodes D a1 to D a3 are arranged on the side of the voltage source 1 and a first resistor or a capacitor R a1 to R a3 or C, respectively. a1 to C a3 and the second
Each of the diodes D b1 to D b3 of the first diode D a1 to D a3 is connected in series between the second electrode and the other end of the voltage source 1.
And second respective diodes D b1 of to D b3 forward current the sawtooth wave directional flowing based on the respective second diode D b1 to D b3 is a plurality which second has Series circuit and respective first diodes D a1 to D a3
A plurality of second resistors or capacitors R b1 to R b3 respectively connected between the second electrode and the other end of the voltage source 1.
Or C1 to C3 and the first resistor or capacitor R a1 to R a3
Alternatively, the connection points P 1 to P 3 between the C a1 to C a3 and the second diodes D b1 to D b3 and the common current output line 3 are reverse biased and are respectively connected. a voltage conversion circuit 2, - a plurality of photodiodes S 1 to S 3, which are the common current output line 3 and connected to a current between the other end of the voltage source 1
And the photodiode S 1 to S 3 electrically said to separate photodiode S1~S3 plurality of blocking diodes respectively connected between each other D c1 to D c3, an image sensor consisting of, the first The diode of D a1
~ D a3 and the second diodes D b1 to D b3 , the photodiodes S 1 to S 3 and the blocking diodes D c1 to D c3
Is a diode of the same junction type formed on the same insulating substrate 11, and relates to an image sensor.

なお、各ダイオードは、すべて水素化非晶質シリコンか
ら成るPIN型ダイオードにすることが望ましい。
It is desirable that each diode is a PIN diode made of hydrogenated amorphous silicon.

また、上記イメージセンサを製造する際には、同一の絶
縁基板11の上に各ダイオードに対して共通の半導体層と
上部電極層17とを設け、しかる後、各ダイオードに分離
することが望ましい。
Further, when manufacturing the image sensor, it is desirable to provide a common semiconductor layer and an upper electrode layer 17 for each diode on the same insulating substrate 11, and then separate each diode.

[作用] 本発明のイメージセンサにおいてのこぎり波を発生させ
ると、フォトダイオードS1〜S3が順次に走査される。こ
のイメージセンサに含まれる第1及び第2のダイオード
Da1〜Da3、Db1〜Db3、フォトダイオードS1〜S3、ブロッ
キングダイオードDc1〜Dc3は同一接合形式のダイオード
とされているので、容易に製造することが可能になり、
低コストなイメージセンサを提供することが可能にな
る。
When generating a sawtooth wave in the image sensor of [Operation] The present invention, photodiode S 1 to S 3 are sequentially scanned. First and second diodes included in this image sensor
Since D a1 to D a3 , D b1 to D b3 , photodiodes S 1 to S 3 , and blocking diodes D c1 to D c3 are diodes of the same junction type, they can be easily manufactured,
It is possible to provide a low cost image sensor.

また、共通の半導体層及び上部電極層を設け、その後に
各ダイオードに分離すれば、フォトリソグラフィ工程数
を少なくすることができる。
If a common semiconductor layer and an upper electrode layer are provided and then each diode is separated, the number of photolithography steps can be reduced.

[実施例] 第1図に示されている本発明の実施例に従う一次元イメ
ージセンサは、電圧源1と4つの画素即ちビットに対応
した4つの単位回路K0、K1、K2、K3と、電流−電圧変換
回路2とを有する。この一次元イメージセンサは4つよ
りも多い数の画素を検出することができるように構成さ
れている。しかし、この一次元イメージセンサの全部の
構成を図面に示すことは困難であるので、その一部のみ
が第1図に示されている。
[Embodiment] The one-dimensional image sensor according to the embodiment of the present invention shown in FIG. 1 has a voltage source 1 and four unit circuits K 0 , K 1 , K 2 and K corresponding to 4 pixels or bits. 3 and the current-voltage conversion circuit 2. This one-dimensional image sensor is configured to be able to detect a number of pixels greater than four. However, since it is difficult to show the entire structure of this one-dimensional image sensor in the drawing, only a part thereof is shown in FIG.

互いに同一の3つの単位回路K1、K2、K3は、第1のダイ
オードDa1、Da2、Da3と、第2のダイオードDb1、Db2、D
b3と、第1の抵抗Ra1、Ra2、Ra3と、第2の抵抗Rb1、R
b2、Rb3と、光検出用のフォトダイオードS1、S2、S
2と、ブロッキングダイオードDc1、Dc2、Dc3とから成
る。電圧源1と単位回路K1との間に配置されたもう1つ
の単位回路K0は、第2のダイオードDb0と、第1の抵抗R
a0と、フォトダイオードS0と、ブロッキングダイオード
Dc0とから成る。単位回路K0は別の単位回路K1、K2、K2
における第1のダイオードDa1、Da2、Da3及び第2の抵
抗Rb1、Rb2、Rb3に対応するものを有していない。しか
し、単位回路K0にも別の単位回路K1、K2、K3の第1のダ
イオードと第2の抵抗に対応するものを接続することが
できる。また、必要に応じて第1図のイメージセンサか
ら初段の単位回路K0を省くことができる。アノード(第
1の電極)とカソード(第2の電極)とを有する3つの
第1のダイオードDa1、Da2、Da3が互いに直列に接続さ
れた回路(第1の直列回路)の一端(左端)は電圧源1
の一端に接続されている。第1のダイオードDa1、Da2
Da3は電圧源1の電圧によって順方向にバイアスされる
方向性を有している。即ち、第1のダイオードDa1〜Da3
のアノード(第1の電極)が電圧源1の側に配置されて
いる。なお、電圧源1の上側の端子がマイナスの時に
は、第1のダイオードDa1〜Da3のカソードが電圧源1の
側に配置される。第1のダイオードDa1、Da2、Da3のカ
ソード(第2の電極)と電圧源1と他端(グランド)と
の間には第1の抵抗Ra1、Ra2、Ra3と第2のダイオードD
b1、Db2、Db3とを直列にそれぞれ接続した回路(第2の
直列回路)がそれぞれ接続されている。単位回路K0にお
いては、電圧源1の一端と他端との間に第1の抵抗Ra0
と第2のダイオードDb0との直列回路が接続されてい
る。第2のダイオードDb0、Db1、Db2、Db3は電圧源1の
電圧によって順方向にバイアスされる方向性を有してい
る。
The three unit circuits K 1 , K 2 , and K 3 that are identical to each other include a first diode D a1 , D a2 , and D a3 and a second diode D b1 , D b2 , and D 3.
b3 , the first resistors R a1 , R a2 , R a3 , and the second resistors R b1 , R a
b2 , R b3 and photodiodes S 1 , S 2 , S for light detection
2 and blocking diodes D c1 , D c2 , D c3 . Another unit circuit K 0 arranged between the voltage source 1 and the unit circuit K 1 includes a second diode D b0 and a first resistor R 0.
a0 , photodiode S 0 , blocking diode
It consists of D c0 . Unit circuit K 0 is another unit circuit K 1 , K 2 , K 2
Of the first diode D a1 , D a2 , D a3 and the second resistor R b1 , R b2 , R b3 in. However, the unit circuit K0 can also be connected to the unit circuits K1, K2, and K3 corresponding to the first diode and the second resistor. Further, the unit circuit K0 at the first stage can be omitted from the image sensor of FIG. 1 if necessary. One end of a circuit (first series circuit) in which three first diodes D a1 , D a2 , and D a3 each having an anode (first electrode) and a cathode (second electrode) are connected in series ( The left end is the voltage source 1
Is connected to one end of. The first diodes D a1 , D a2 ,
D a3 has a directivity that is biased in the forward direction by the voltage of the voltage source 1. That is, the first diodes D a1 to D a3
The anode (first electrode) of is disposed on the voltage source 1 side. When the upper terminal of the voltage source 1 is negative, the cathodes of the first diodes D a1 to D a3 are arranged on the voltage source 1 side. Between the cathode (second electrode) of the first diode D a1 , D a2 , D a3 and the voltage source 1 and the other end (ground) there are first resistors R a1 , R a2 , R a3 and a second resistor R a3 . Diode D
Circuits (second series circuits) in which b1 , D b2 , and D b3 are respectively connected in series are connected. In the unit circuit K 0 , the first resistor R a0 is provided between one end and the other end of the voltage source 1.
And a second diode D b0 connected in series. The second diodes D b0 , D b1 , D b2 and D b3 have a directionality in which they are forward biased by the voltage of the voltage source 1.

各単位回路K0、K1、K2、K3における第1の抵抗Ra0
Ra1、Ra2、Ra3と第2のダイオードDb0、Db1、Db2、Db3
の相互接続点P0、P1、P2、P3にフォトダイオードS0
S1、S2、S3とブロッキングダイオードDc0、Dc1、Dc2、S
c3との直列回路(第3の直列回路)が接続されている。
即ちフォトダイオードS0〜S3のカソードがブロッキング
ダイオードDc0〜Dc3を介して点P0〜P3に接続され、アノ
ードが共通の電流出力線3に接続されている。
The first resistance R a0 in each unit circuit K 0 , K 1 , K 2 , K 3
R a1 , R a2 , R a3 and the second diode D b0 , D b1 , D b2 , D b3
At the interconnection points P 0 , P 1 , P 2 , P 3 of the photodiode S 0 ,
S 1 , S 2 , S 3 and blocking diodes D c0 , D c1 , D c2 , S
A series circuit (third series circuit) with c3 is connected.
That is, the cathodes of the photodiodes S 0 to S 3 are connected to the points P 0 to P 3 via the blocking diodes D c0 to D c3 , and the anodes are connected to the common current output line 3.

電流−電圧変換回路2は、共通電流出力線3と電圧源1
の他端(グランド)との間に接続された抵抗RLと電流出
力線3と出力端子4との間に接続されたコンデンサCと
から成る。従って、フォトダイオードS0〜S3は第2のダ
イオードDb0〜Db3に実質的に並列接続されている。また
フォトダイオードS0〜S3は、電圧源1の電圧で逆バイア
スされるように接続されている。このため、フォトダイ
オードS0〜S3に流れる電流は極めて小さい。
The current-voltage conversion circuit 2 includes a common current output line 3 and a voltage source 1.
Consisting connected to the capacitor C during the other end resistance R L and a current output line 3 which is connected between the (ground) and the output terminal 4. Therefore, photodiode S0~S3 are substantially connected in parallel with the second diode D b0 to D b3. The photodiodes S 0 to S 3 are connected so as to be reverse biased by the voltage of the voltage source 1. Therefore, the current flowing through the photodiodes S 0 to S 3 is extremely small.

第1図のイメージセンサの各部の詳細は次の通りであ
る。
Details of each part of the image sensor of FIG. 1 are as follows.

電圧源1はのこぎり波を発生する回路から成り、第2図
に示すのこぎり波即ち掃引信号を周期的に発生する。第
2図ののこぎり波の最大振幅幅は第1図の全部の第1及
び第2のダイオードDa1〜Da3、Db0〜Db3をオン状態にす
ることができる値に設定されている。
The voltage source 1 is composed of a circuit that generates a sawtooth wave, and periodically generates a sawtooth wave, that is, a sweep signal shown in FIG. The maximum amplitude width of the sawtooth wave in FIG. 2 is set to a value capable of turning on all the first and second diodes D a1 to D a3 and D b0 to D b3 in FIG.

フォトダイオードS0〜S3、第1のダイオードDa1〜Da3
第2のダイオードDb0〜Db3、ブロッキングダイオードD
c0〜Dc3は、それぞれ同一形式のPIN接合ダイオードであ
って、水素化アモルファスシリコン半導体層と、この半
導体層の下側に設けられた一方の電極層と、半導体層の
上側に設けられた他方の電極層とから成る。
Photodiodes S 0 to S 3 , first diodes D a1 to D a3 ,
Second diodes D b0 to D b3 , blocking diode D
c0 to D c3 are PIN junction diodes of the same type, each of which is a hydrogenated amorphous silicon semiconductor layer, one electrode layer provided below the semiconductor layer, and the other provided above the semiconductor layer. And an electrode layer.

フォトダイオードS0〜S3は逆バイアスされているので、
第3図に示すキャパシタンスCsと光強度に比例する電流
源Isとの並列回路で等価的に示される。なお、フォトダ
イオードS0〜S3の等価キャパシタンスCsに流れる電流の
値は極めて小さい。
Since the photodiodes S 0 to S 3 are reverse biased,
It is equivalently shown by the parallel circuit of the capacitance Cs and the current source Is proportional to the light intensity shown in FIG. The value of the current flowing through the equivalent capacitance Cs of the photodiodes S 0 to S 3 is extremely small.

第1のダイオードDa1〜Da3及び第2のダイオードDb0〜D
b3がオン状態になった時の両端電圧即ち順方向電圧Vf
ほぼ1Vである。第1の抵抗Rb1〜Rb3はそれぞれ100kΩで
あり、第2の抵抗Rb1〜Rb3はそれぞれ1kΩであり、これ
等はTiO2、Ta-SiO2又はNiCr等の物質で形成されてい
る。
The first diodes D a1 to D a3 and the second diodes D b0 to D
The voltage across both ends when b3 is turned on, that is, the forward voltage V f is approximately 1V. The first resistors R b1 to R b3 each have a resistance of 100 kΩ, and the second resistors R b1 to R b3 each have a resistance of 1 kΩ, which are made of a material such as TiO2, Ta-SiO2 or NiCr.

[動作] 第1図のイメージセンサにおいて、電圧源1から第2図
に示すのこぎり波が発生すると、第1のダイオードDa1
〜Da3が順次に導通状態になる。のこぎり波の傾斜電圧
が徐々に増大すると、点P0の電位Vp0が第4図(A)に
示す如く徐々に高くなる。これによって、点P0の電位V
p0が単位回路K0の第2のダイオードDb0の順方向電圧Vf
になると、ダイオードDb0がオン状態になり、点P0の電
位Vp0はほぼ一定値(ほぼVf)即ち飽和電圧値になる。
単位回路K0の第2のダイオードDb0のオン状態への転換
とほぼ同時に単位回路K1の第1のダイオードDa1もオン
状態に転換する。単位回路K1の第1のダイオードDa1
非導通(オフ状態)の期間には、第1のダイオードDa1
のカソードはほぼ零ボルトであるが、第1のダイオード
Da1がオン状態になって更に電圧源1の電圧Vdが高くな
ると、第1のダイオードDa1のカソード電圧は電圧Vdに
追従して高くなる。即ち、第1のダイオードDa1がオン
状態になると、この両端電圧は順方向電圧Vfにほぼ固定
されるため、電源電圧VdからダイオードDa1の順方向電
圧Vfを差し引いた電圧が抵抗Rb1の両端に加わる。ま
た、単位回路K1の第2のダイオードDb1が非導通の期間
には、点P1の電位が第2の抵抗Rb1の両端電圧にほぼ等
しくなる。従って、第1のダイオードDa1がオン状態に
なった後に、点P1の電位Vp1が第4図(A)に示すよう
に徐々に上昇する。点P1の電位Vp1が第2のダイオードD
b1の順方向電圧Vfになると、これがオン状態になり、点
P1の電位Vp1はほぼ一定値(Vf)になる。単位回路K1
第2のダイオードDb1のオン状態への転換とほぼ同時に
単位回路K2の第1のダイオードDa2がオン状態に転換
し、点P2に第4図(A)に示すように電位Vp2が得られ
る。電圧源1から供給されているのこぎり波の傾斜電圧
が更に増大すると、単位回路K3の第1のダイオードDa3
がオン状態に転換し、点P3に第4図(A)の電位Vp3
得られる。点P0〜P3の電位Vp0〜Vp3が第4図(A)に示
すように順次に変化すると、各点P0〜P3とグランドとの
間に電流−電圧変換回路2を介して接続されたフォトダ
イオードS0〜S3が順次に駆動される。即ち、フォトダイ
オードS0〜S3が電気的に走査される。
[Operation] In the image sensor of FIG. 1, when the sawtooth wave shown in FIG. 2 is generated from the voltage source 1, the first diode D a1
~ D a3 becomes conductive sequentially. When the sawtooth ramp voltage gradually increases, the potential V p0 at the point P 0 gradually increases as shown in FIG. 4 (A). As a result, the potential V at the point P 0
p0 is the forward voltage Vf of the second diode D b0 of the unit circuit K 0
Then, the diode D b0 is turned on, and the potential V p0 at the point P 0 becomes a substantially constant value (approximately V f ), that is, the saturation voltage value.
At the same time as the second diode D b0 of the unit circuit K 0 is turned on, the first diode D a1 of the unit circuit K 1 is also turned on. While the first diode D a1 of the unit circuit K 1 is non-conducting (off state), the first diode D a1
The cathode of the first diode is near zero volts
When D a1 is turned on and the voltage V d of the voltage source 1 further increases, the cathode voltage of the first diode D a1 follows the voltage V d and increases. That is, when the first diode D a1 is turned on, the voltage across this is almost fixed to the forward voltage Vf, so the voltage obtained by subtracting the forward voltage Vf of the diode D a1 from the power supply voltage Vd is the resistance R b1 . Join both ends. Further, the potential at the point P 1 becomes substantially equal to the voltage across the second resistor R b1 while the second diode D b1 of the unit circuit K 1 is non-conducting. Therefore, after the first diode D a1 is turned on, the potential V p1 at the point P 1 gradually rises as shown in FIG. 4 (A). The potential V p1 at the point P 1 is the second diode D
At the forward voltage V f of b1 , this turns on and
The electric potential V p1 of P 1 becomes almost constant (V f ). At about the same time that the second diode D b1 of the unit circuit K 1 is turned on, the first diode D a2 of the unit circuit K2 is turned on, and the point P2 is turned on as shown in FIG. 4 (A). A potential V p2 is obtained. When the ramp voltage of the sawtooth wave supplied from the voltage source 1 further increases, the first diode D a3 of the unit circuit K 3
Is turned on, and the potential V p3 of FIG. 4 (A) is obtained at the point P 3 . When the potentials V p0 to V p3 at the points P 0 to P 3 sequentially change as shown in FIG. 4 (A), the current-voltage conversion circuit 2 is interposed between the points P 0 to P 3 and the ground. The connected photodiodes S 0 to S 3 are sequentially driven. That is, the photodiodes S 0 to S 3 are electrically scanned.

第1図の回路において、フォトダイオードS0〜S3は一次
元的に配置されている。このフォトダイオードS0〜S3
光情報を読み取る時には、まず、第1のダイオードDa1
〜Da3及び第2のダイオードDb0〜Db3の全部をオン状態
にすることができる電圧を電圧源1から発生させる。な
お、第1のダイオードDa1〜Da3及び第2のダイオードD
b0〜Db3の全部をオン状態にするための電圧は、第2図
に示すのこぎり波で与えることができる。即ち、のこぎ
り波の最大値及びこの近傍の電圧値は、第1及び第2の
ダイオードDa1〜Da3及びDb0〜Db3の全部をオンにするこ
とができる。
In the circuit of FIG. 1, the photodiodes S 0 to S 3 are arranged one-dimensionally. When reading optical information with the photodiodes S 0 to S 3 , first of all, the first diode D a1
~ D a3 and the second diodes D b0 to D b3 are all generated from the voltage source 1 so that the voltage can be turned on. The first diodes D a1 to D a3 and the second diode D a
voltage for all of the b0 to D b3 to the ON state is given by the sawtooth wave shown in Figure 2. That is, the maximum value of the sawtooth wave and the voltage value in the vicinity thereof can turn on all of the first and second diodes D a1 to D a3 and D b0 to D b3 .

第1のダイオードDa1〜Da3及び第2のダイオードDb0〜D
b3の全部がオン状態である期間には、点P0〜P3に得られ
る第2のダイオードDb0〜Db3の順方向電圧Vfによって各
フォトダイオードS0〜S3が逆バイアスされ、第3図に等
価的に示すキャパシタンスCsが充電される。なお、等価
キャパシタンスCsは極めて小さいので、ブロッキングダ
イオードDc0〜Dc3の順方向電流が急峻に立上る点よりも
前の領域の微小電流によって等価キャパシタンスCsの充
電を達成することができる。
The first diodes D a1 to D a3 and the second diodes D b0 to D
all of b3 is in a period in the ON state, the photodiodes S 0 to S 3 by the forward voltage V f of the second diode D b0 to D b3 obtained point P 0 to P 3 are reverse biased, The capacitance C s equivalently shown in FIG. 3 is charged. Since the equivalent capacitance C s is extremely small, the charging of the equivalent capacitance C s can be achieved by the minute current in the region before the point where the forward current of the blocking diodes D c0 to D c3 steeply rises.

第1図のイメージセンサに対向配置されている例えばフ
ァクシミリの原稿のような被写体(図示せず)から得ら
れる光信号がフォトダイオードS0〜S3に入力されると、
光信号の有無及び大小に対応してフォトダイオードS0
S3の等価キャパシタンスCsの充電電荷量が変化する。即
ち、フォトダイオードS0〜S3の内で光信号が入力したも
のにおいて等価キャパシタンスCsの放電が生じ、光信号
が入力しなかったものでは等価キャパシタンスCsの放電
が生じない。等価キャパシタンスCsの放電の量は光量に
よって変化する。フォトダイオードS0〜S3に対して光入
力を与える方法は2つある。その1つはフォトダイオー
ドS0〜S3に常に光入力を与える方法であり、もう1つは
予め決められた期間(例えば電圧源1の電圧Vdが零ボル
トの期間)にのみ光入力を与える方法である。
When an optical signal obtained from a subject (not shown) such as a facsimile document arranged opposite to the image sensor of FIG. 1 is input to the photodiodes S 0 to S 3 ,
Photodiode S 0 ~
The charge amount of the equivalent capacitance C s of S 3 changes. That, in discharge occurs in equivalent capacitance C s in what optical signal enters in the photodiode S 0 to S 3, in which the optical signal is not inputted does not occur discharge of the equivalent capacitance C s. The amount of discharge of the equivalent capacitance C s changes depending on the amount of light. There are two methods of giving an optical input to the photodiodes S 0 to S 3 . One of them is a method of always applying an optical input to the photodiodes S 0 to S 3 , and the other is to apply an optical input only during a predetermined period (for example, a period when the voltage V d of the voltage source 1 is zero volt). How to give.

電圧源1の電圧Vdが第2図に示すように時間と共に直線
的に増大すると、点P0〜P3に第4図(A)に示すように
電位Vp0、Vp1、Vp2、Vp3が得られ、これによってフォト
ダイオードS0〜S3が順次に逆バイアスされる。換言すれ
ば、第3図に示す等価キャパシタンスCsを充電するため
の電圧がフォトダイオードS0〜S3に印加される。この
時、フォトダイオードS0〜S3の等価キャパシタンスCsの
内で光入力が放電したものに対しては充電電流が流れる
が、光入力がなくても放電しなかったものに対しては充
電電流が流れない。フォトダイオードS0〜S3の等価キャ
パシタンスCsの充電電流は電流−電圧変換回路2を通っ
て流れるので、充電電流の有無によって出力端子4の電
圧Voutが変化する。4つのフォトダイオードS0〜S3の全
部に光入力が与えられたために各等価キャパシタンスCs
が放電している状態において、第4図(A)に示すよう
に電位Vp0〜Vp3がフォトダイオードS0〜S3に順次に印加
されると、出力端子4の電圧Voutは第4図(B)に示す
ようにフォトダイオードS0〜S3に充電電流が流れる毎に
変化する。即ち、各点P0〜P3の電位Vp0〜Vp3の増大につ
れて等価キャパシタンスCsの充電電流が増大し、各点P0
〜P3の電位Vp0〜Vp3が飽和すると、充電電流が減少し、
この充電電流の変化に対応した出力電圧Voutが得られ
る。
When the voltage Vd of the voltage source 1 linearly increases with time as shown in FIG. 2, the potentials V p0 , V p1 , V p2 , and V are shown at points P 0 to P 3 as shown in FIG. 4 (A). p3 is obtained, which sequentially reverse biases the photodiodes S 0 -S 3 . In other words, the voltage for charging the equivalent capacitance Cs shown in FIG. 3 is applied to the photodiodes S 0 to S 3 . At this time, the photodiode S 0 to S charging current flows in the three of the equivalent capacitance Cs relative to that light input is discharged, but the charge current relative to that light input did not discharged without Does not flow. Since the charging current of the equivalent capacitance Cs of the photodiodes S 0 to S 3 flows through the current-voltage conversion circuit 2, the voltage V out of the output terminal 4 changes depending on the presence or absence of the charging current. Since each of the four photodiodes S 0 to S 3 receives an optical input, each equivalent capacitance C s
In the state where There has been discharged, the potential V p0 ~V p3 as shown in FIG. 4 (A) is sequentially applied to the photodiode S 0 to S 3, the voltage V out of the output terminal 4 4 As shown in the figure (B), it changes every time the charging current flows through the photodiodes S 0 to S 3 . That is, the charging current increases the equivalent capacitance Cs with increasing potential V p0 ~V p3 of the points P 0 to P 3, the points P 0
When the potential V p0 ~V p3 of to P 3 is saturated, the charging current decreases,
An output voltage V out corresponding to this change in charging current is obtained.

第4図(C)には4つのフォトダイオードS0、S1、S2
S3の内のS2に光入力が与えられず、S0、S1、S3のみに光
入力が与えられた時の出力端子4の電圧Voutの変化が示
されている。この場合には、第4図(A)に示す電位V
p0〜Vp3がフォトダイオードS0〜S3に順次に与えられた
時に、フォトダイオードS2には充電電流が流れない。即
ち、第4図(A)に示す電位Vp2に対応する出力電圧V
outの変化が発生しない。
FIG. 4C shows four photodiodes S 0 , S 1 , S 2 ,
Without optical input is given to S2 of the S 3, S 0, the change in S 1, S 3 only to the voltage V out of the output terminal 4 when the optical input is given is shown. In this case, the potential V shown in FIG.
When p0 to V p3 are sequentially applied to the photodiodes S 0 to S 3 , no charging current flows in the photodiode S 2 . That is, the output voltage V corresponding to the potential V p2 shown in FIG.
No change in out occurs.

[製造方法] このイメージセンサは、第5図(A)及び第6図に示す
ガラスから成る共通の絶縁基板11の上に第1のダイオー
ドDa1〜Da3、第2のダイオードDb0〜Db3、フォトダイオ
ードS0〜S3、ブロッキングダイオードDc0〜Dc3、第1の
抵抗Ra0〜Ra3、第2の抵抗Rb1〜Rb3を設けることによっ
て構成されている。これ等の幾何学的配置は第5図
(A)(B)に示す通りである。
[Manufacturing Method] This image sensor includes first diodes D a1 to D a3 and second diodes D b0 to D b on a common insulating substrate 11 made of glass shown in FIGS. 5 (A) and 6. b3 , photodiodes S0 to S3, blocking diodes D c0 to D c3 , first resistors R a0 to R a3 , and second resistors R b1 to R b3 . These geometrical arrangements are as shown in FIGS. 5 (A) and 5 (B).

次に、これ等の製造方法を第6図を参照して工程順に説
明する。なお、単位回路K0〜K3は同一方法で同時に形成
されるので、単位回路K1の製造方法を例にとって説明す
る。
Next, a method for manufacturing these will be described in the order of steps with reference to FIG. Since the unit circuits K 0 to K 3 are formed simultaneously by the same method, the manufacturing method of the unit circuit K 1 will be described as an example.

第6図(A)に示すように、ガラス基板から成る絶縁基
板11上に抵抗膜12と、下部電極層13と、N型の水素非晶
質シリコン膜(以下、N型膜と言う)14と、I型(真性
半導体)の水素化非晶質シリコン膜(以下、I型膜と言
う)15と、P型の水素化非晶質シリコン膜(以下、P型
膜と言う)16と、透明電極層(上部電極層)17とを順次
に形成した。更に詳しく説明すると、抵抗膜12は、TaSi
O2を1000オングストロームの厚さにスパッタリングする
ことによって形成した。下部電極層13はクロム(Cr)を
1000オングストロームの厚さにスパッタリングで形成し
た。N型膜14、I型膜15、及びP型膜16はグロー放電法
によりそれぞれ形成した。更に詳細には、N型膜14はSi
H4、PH3及びH2の混合ガスを用いて約300オングストロー
ムの膜厚に形成し、P(リン)のドープ量を0.6%とし
た。I型膜15は、SiH4、H2の混合ガスを用いて膜厚約50
00オングストロームに形成し、導電型決定不純物は勿論
添加しなかった。P型膜16は、SiH4、B2H6、H2の混合ガ
スを用いて膜厚約300オングストロームに形成し、B
(ボロン)のドープ量を0.6%とした。透明電極層17は
電子ビーム蒸着法によりITO(酸化インジウムスズ)を
膜厚900オングストロームに蒸着することによって形成
した。なお、抵抗膜12は第1及び第2の抵抗Ra1、Ra2
対して共通に形成し、下部電極層13、N型膜14、I型膜
15、P型膜16、透明電極層17は各ダイオードに共通に形
成した。
As shown in FIG. 6 (A), a resistance film 12, a lower electrode layer 13, and an N-type hydrogen amorphous silicon film (hereinafter referred to as an N-type film) 14 are formed on an insulating substrate 11 made of a glass substrate. An I-type (intrinsic semiconductor) hydrogenated amorphous silicon film (hereinafter referred to as an I-type film) 15, a P-type hydrogenated amorphous silicon film (hereinafter referred to as a P-type film) 16, The transparent electrode layer (upper electrode layer) 17 was sequentially formed. More specifically, the resistance film 12 is made of TaSi.
It was formed by sputtering O 2 to a thickness of 1000 Å. The lower electrode layer 13 is made of chromium (Cr)
It was formed by sputtering to a thickness of 1000 Å. The N-type film 14, the I-type film 15, and the P-type film 16 were formed by the glow discharge method. More specifically, the N-type film 14 is made of Si.
A mixed gas of H 4 , PH 3 and H 2 was used to form a film having a thickness of about 300 Å, and the doping amount of P (phosphorus) was set to 0.6%. The I-type film 15 has a thickness of about 50 using a mixed gas of SiH 4 and H 2.
It was formed to have a thickness of 00 angstrom, and conductivity type determining impurities were not added. The P-type film 16 is formed to have a film thickness of about 300 Å using a mixed gas of SiH 4 , B 2 H 6 and H 2 , and B
The doping amount of (boron) was set to 0.6%. The transparent electrode layer 17 was formed by depositing ITO (indium tin oxide) with a film thickness of 900 angstrom by an electron beam vapor deposition method. The resistance film 12 is commonly formed for the first and second resistors R a1 and R a2 , and the lower electrode layer 13, the N-type film 14, and the I-type film are formed.
15, the P-type film 16, and the transparent electrode layer 17 were formed commonly to each diode.

次に、第6図(A)に示すように第1のレジスト層17を
設け、フォトリングラフィ工程によってパタニングする
ことによって第6図(B)に示すものを得た。即ち、レ
ジスト層17から成る第1のマスク(図示せず)を設け、
透明電極層17をウエットエッチング方法でパタニングし
た。N型膜13とI型膜14とP型膜15とから成る非晶質半
導体層はCF4ガスにO2ガスを5%混ぜた混合ガスによっ
てドライエッチングした。次に、このドライエッチング
の後に、同一マスクによって再びウエットエッチング法
によって透明電極層17をエッチングして、透明電極層17
の表面積を小さくした。第6図(B)では各部のパター
ンが原理的に示されているが、実際には横方向にエッチ
ングによって各部は台形状になり、且つ透明電極層17の
横方向の突き出しが生じるが、再度のウエットエッチン
グでこの突き出しが除去される。第6図(B)のパター
ンは抵抗膜12の最終パターンに対応している。
Next, as shown in FIG. 6 (A), a first resist layer 17 was provided, and patterning was performed by a photolinography process to obtain the one shown in FIG. 6 (B). That is, a first mask (not shown) made of the resist layer 17 is provided,
The transparent electrode layer 17 was patterned by a wet etching method. The amorphous semiconductor layer composed of the N-type film 13, the I-type film 14 and the P-type film 15 was dry-etched by a mixed gas of CF 4 gas and 5% of O 2 gas. Next, after this dry etching, the transparent electrode layer 17 is etched again by the wet etching method using the same mask,
Surface area was reduced. In FIG. 6 (B), the pattern of each part is shown in principle, but in reality, each part becomes trapezoidal by lateral etching, and the lateral protrusion of the transparent electrode layer 17 occurs. Wet etching removes this protrusion. The pattern of FIG. 6 (B) corresponds to the final pattern of the resistance film 12.

次に、第1のマスクを剥離した後に、第6図(C)に示
すように第2のレジスト層18を設け、第2のマスク(図
示せず)を形成し、透明電極層17をウエットエッチング
し、P型膜16とI型膜15とN型膜14とから成る半導体層
をドライエッチングすることによって第6図(D)に示
すものを得た。これにより、第1及び第2のダイオード
Da1、Db1、ブロッキングダイオードDc1、フォトダイオ
ードS1が互いに分離される。
Next, after peeling off the first mask, a second resist layer 18 is provided as shown in FIG. 6C, a second mask (not shown) is formed, and the transparent electrode layer 17 is wet. By etching, the semiconductor layer composed of the P-type film 16, the I-type film 15 and the N-type film 14 was dry-etched to obtain the one shown in FIG. 6 (D). Thereby, the first and second diodes
D a1 , D b1 , blocking diode D c1 , and photodiode S1 are isolated from each other.

次に、グロー放電法によって水素化非晶質半導体から成
るI型膜から成る保護及び分離用膜19を第6図(E)に
示すように形成し、この上に第3のレジスト層20を設
け、このレジスト層20に基づく第3のマスク(図示せ
ず)を使用して第6図(F)に示すパターンの保護及び
分離用膜19を得た。この様に保護及び分離用膜19をI型
膜とすれば、ダイオード部分のI型膜15等の半導体層と
同一の装置で形成することが可能になり、製造装置を簡
略化することが可能になる。
Next, a protection / separation film 19 made of an I-type film made of a hydrogenated amorphous semiconductor is formed by a glow discharge method as shown in FIG. 6 (E), and a third resist layer 20 is formed thereon. A third mask (not shown) based on the resist layer 20 provided was used to obtain a protection and separation film 19 having a pattern shown in FIG. 6 (F). If the protection / separation film 19 is an I-type film in this way, it can be formed in the same device as the semiconductor layer such as the I-type film 15 in the diode portion, and the manufacturing device can be simplified. become.

次に、第3のマスクを剥離した後に、第6図(G)に示
すように引き出し電極(配線導体)のためのクロム層21
とアルミニウム層22とをスパッタリング法で形成し、こ
の上に第4のレジスト層23を形成し、このレジスト層23
から成る第4のマスク(図示せず)を設け、これを使用
してクロム層21とアルミニウム層22とから成る引き出し
電極層及びクロムから成る下部電極層13を第6図(H)
に示すようにエッチングした。
Next, after removing the third mask, as shown in FIG. 6 (G), the chromium layer 21 for the extraction electrode (wiring conductor) is formed.
And an aluminum layer 22 are formed by a sputtering method, and a fourth resist layer 23 is formed thereon, and the resist layer 23
A fourth mask (not shown) made of chrome is provided, and using this, a lead electrode layer made of a chromium layer 21 and an aluminum layer 22 and a lower electrode layer 13 made of chrome are formed in FIG. 6 (H).
Etched as shown in FIG.

その後、保護膜(図示せず)及びフォトダイオードS0
S3の受光領域を除いた部分及び他のダイオードDa1
Da3、Db0〜Db3、Dc0〜Dc3に遮光膜(図示せず)を形成
してイメージセンサを完成させた。
After that, a protective film (not shown) and photodiodes S 0 to
Except for the light receiving area of S 3 and other diodes D a1 ~
A light-shielding film (not shown) was formed on D a3 , D b0 to D b3 , and D c0 to D c3 to complete the image sensor.

本実施例に関係してI型膜15のPH3ドープ量及び膜厚と
電気的特性との関係を調べたところ、第7図に示す結果
が得られた。即ち、前述したI型膜15の製造方法におい
て、PH3のドープ量のみを0、20、40、80ppmと変化させ
たところ、完成したダイオードの3Vの逆方向電圧印加時
のリーク電流Idは特性線Aに示すように変化し、また、
0.7V以上の電圧を印加した順方向動作時の直列抵抗Rs
第7図の特性線Bに示すように変化した。これから明ら
かなように、リンのドープ量は0〜40ppmの範囲である
ことが望ましい。
When the relationship between the PH 3 doping amount and the film thickness of the I-type film 15 and the electrical characteristics was examined in connection with this example, the results shown in FIG. 7 were obtained. That is, in the method for manufacturing the I-type film 15 described above, when only the doping amount of PH 3 was changed to 0, 20, 40, and 80 ppm, the leakage current I d of the completed diode when a reverse voltage of 3 V was applied was Changes as shown by characteristic line A, and
The series resistance R s during forward operation when a voltage of 0.7 V or higher was applied changed as shown by the characteristic line B in FIG. As is clear from this, it is desirable that the doping amount of phosphorus is in the range of 0 to 40 ppm.

第8図はI型膜15の厚さとダイオードのリーク電流Id
び直列抵抗Rsとの関係を示す。即ち、実施例で説明した
I型膜15の製造方法において、この膜厚のみを1000〜50
00オングストロームの範囲で変えたところ、ダイオード
の3Vの時のリーク電流Idは特性線Aで示すようになり、
また直列抵抗Rsは特性線Bで示すようになった。ダイオ
ードの直列抵抗Rsは3000オングストロームを越えると急
激に増大する。しかし、I型膜15の膜厚が大きくなる
と、等価容量が低下し、走査回路における時定数が下が
る。これ等を考慮して、直列抵抗Rs/I型膜厚が最大又は
この近傍になるようにI型膜15の膜厚を決定することが
望ましい。この望ましい膜厚は2000〜5000オングストロ
ームである。
FIG. 8 shows the relationship between the thickness of the I-type film 15, the leakage current I d of the diode, and the series resistance Rs. That is, in the method for manufacturing the I-type film 15 described in the embodiment, only this film thickness is 1000 to 50
When changed in the range of 00 angstrom, the leakage current I d of the diode at 3V becomes as shown by the characteristic line A,
Further, the series resistance Rs is shown by the characteristic line B. The series resistance Rs of the diode increases sharply above 3000 angstroms. However, as the film thickness of the I-type film 15 increases, the equivalent capacitance decreases and the time constant in the scanning circuit decreases. In consideration of these, it is desirable to determine the film thickness of the I-type film 15 so that the series resistance R s / I-type film thickness becomes maximum or in the vicinity thereof. This desired film thickness is 2000-5000 Angstroms.

本実施例は次の利点を有する。This embodiment has the following advantages.

(1) 同一基板11上に第1のダイオードDa1〜Da3、第
2のダイオードDb0〜Db3、ブロッキングダイオードDc0
〜Dc3、フォトダイオードS0〜S3を同一型(PIN型)に形
成するので、イメージセンサの製造が容易になる。
(1) First diode D a1 to D a3 , second diode D b0 to D b3 , blocking diode D c0 on the same substrate 11.
Since ~ D c3 and the photodiodes S 0 to S 3 are formed in the same type (PIN type), the image sensor can be easily manufactured.

(2) 各ダイオードはすべて水素化非晶質シリコンか
ら成り、同時に形成されるので、少ない回数のフォトリ
ソグラフィ工程で極めて容易に得ることができる。な
お、フォトダイオードS0〜S3以外のダイオードの上部電
極を透明電極としても問題は発生しない。
(2) Since each diode is made of hydrogenated amorphous silicon and is formed at the same time, it can be obtained very easily by a small number of photolithography steps. No problem occurs even if the upper electrodes of the diodes other than the photodiodes S 0 to S 3 are transparent electrodes.

(3) 第6図(A)に示すように、抵抗膜12及び下部
電極層13を基板11の全面に形成し、その後、第6図
(B)に示すようにパタニングした後に、第6図(D)
に示すように各ダイオードDa1、Db1、Dc1、S1を分離す
るので、各ダイオードを同一条件に形成することが可能
になる。なお、第1の抵抗Ra1と第2の抵抗Rb1とは互い
に連続しているが、電気回路的に何等の問題も生じな
い。
(3) As shown in FIG. 6 (A), the resistive film 12 and the lower electrode layer 13 are formed on the entire surface of the substrate 11, and then patterned as shown in FIG. (D)
Since the diodes D a1 , D b1 , D c1 , and S 1 are separated as shown in (3), it is possible to form each diode under the same condition. Although the first resistor R a1 and the second resistor R b1 are continuous with each other, no problem occurs in the electric circuit.

(4) 透明電極層17を同一マスクで2回エッチングす
ることによって、不要な横方向突出部分を容易に除去す
ることができる。
(4) By etching the transparent electrode layer 17 twice with the same mask, unnecessary lateral protruding portions can be easily removed.

(5) 保護及び分離層19をI型膜としたので、これを
容易に形成することができる。
(5) Since the protective and separation layer 19 is an I-type film, it can be easily formed.

(6) 第5図(B)に示すように、第1の抵抗Ra1〜R
anと第2の抵抗Rb1〜Rbnとを1直線上に配置することに
よって単位回路(ビット)の幅を小さくすることができ
る。また、第2の抵抗Rb1〜Rbnのグランド配線導体40の
電圧源1に対する接続が容易になり、且つ電源端子41を
合理的に配置することが可能になる。なお、第5図
(B)はn個の単位回路(ビット)のグループ(ブロッ
ク)の集りでイメージセンサを構成するように示されて
いる。
(6) As shown in FIG. 5 (B), the first resistors R a1 to R a
The width of the unit circuit (bit) can be reduced by arranging an and the second resistors R b1 to R bn on one straight line. Further, the connection of the ground wiring conductor 40 of the second resistors R b1 to R bn to the voltage source 1 becomes easy, and the power supply terminal 41 can be rationally arranged. Note that FIG. 5B shows that the image sensor is configured by a group (block) of n unit circuits (bits).

[変形例] 本発明は上述の実施例に限定されるものでなく、例え
ば、次の変形が可能なものである。
[Modifications] The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible.

(1) 下部電極層13の上にP型膜、I型膜、N型膜を
この順に形成することができる。しかし、実施例で述べ
たNIP構成の場合には1Vの時の順方向電流Ifが0.18A/cm2
であり、−5Vの時のリーク電流Idが2×10-9A/cm2であ
るのに対して、逆のPIN構成の時にはIfが0.10A/cm2、Id
が1×10-10A/cm2となる。第1のダイオードDa1〜Da3
び第2のダイオードDb0〜Db3の順方向電流は大きい方が
望ましく、ブロッキングダイオードDc0〜Dc3及びフォト
ダイオードS0〜S3のリーク電流Idは1×10-8A/cm2以下
であることが望ましいが、NIP構成とPIN構成のいずれに
よっても順方向電流及びリーク電流を許容範囲にするこ
とができる。
(1) A P-type film, an I-type film, and an N-type film can be formed in this order on the lower electrode layer 13. However, in the case of the NIP configuration described in the embodiment, the forward current I f at 1 V is 0.18 A / cm 2
And the leakage current Id at −5V is 2 × 10 −9 A / cm 2 , while I f is 0.10 A / cm 2 , I d when the PIN configuration is reversed.
Is 1 × 10 -10 A / cm 2 . The forward currents of the first diodes D a1 to D a3 and the second diodes D b0 to D b3 are preferably large, and the leakage currents I d of the blocking diodes D c0 to D c3 and the photodiodes S 0 to S 3 are It is preferably 1 × 10 −8 A / cm 2 or less, but the forward current and the leakage current can be set within the allowable range in both the NIP configuration and the PIN configuration.

(2) フォトダイオードS0〜S3の相互干渉を防ぐため
のブロッキングダイオードDc0〜Dc3を第1の抵抗Ra0〜R
a3に直列に接続すること、又は第2の抵抗Rb1〜Rb3と第
1の抵抗Ra1〜Ra3との間に接続することが可能である。
また、フォトダイオードS0〜S3とブロッキングダイオー
ドDc0〜Dc3の位置を逆にすることも可能である。
(2) The blocking diodes D c0 to D c3 for preventing mutual interference of the photodiodes S 0 to S 3 are connected to the first resistors R a0 to R a.
a3 be connected in series or may be connected between the second resistor R b1 to R b3 and the first resistor R a1 to R a3.
Further, the positions of the photodiodes S 0 to S 3 and the blocking diodes D c0 to D c3 can be reversed.

(3) 実施例に従うイメージセンサの読み取り画素を
多くすると、その分だけ駆動電圧Vdを高くしなければな
らない。従って、読取り画素数の最大を数十個程度にす
ることが望ましい。これよりも画素数を多くする場合に
はイメージセンサを複数個のブロックに分けて駆動すれ
ばよい。
(3) If the number of read pixels of the image sensor according to the embodiment is increased, the drive voltage Vd must be increased accordingly. Therefore, it is desirable to set the maximum number of read pixels to several tens. When the number of pixels is larger than this, the image sensor may be divided into a plurality of blocks and driven.

第9図では第1図の単位回路K1〜K3に相当するn個の単
位回路がm個の回路ブロックB1〜B2……Bmに分割されて
いる。各回路ブロックB1〜Bmには、第1図の単位回路K1
〜K3に相当するものを数個〜数十個含み、第1図のイメ
ージセンサ回路から電圧源1を省いた回路に相当するも
のである。各回路ブロックB1〜Bmは電圧源1aにマルチプ
レクサ10を介して接続されている。各回路ブロックB1
Bmの出力端子は増幅器A1〜Amを介して共通に接続されて
いる。電圧源1aは第10図(A)に示すのこぎり波(三角
波)を繰返して発生する。マルチプレクサ10は第10図
(B)(C)に示すように、第10図(A)ののこぎり波
を回路ブロックB〜Bmに分配する。各回路ブロックB1
Bmの各フォトダイオードに対する光入力は第10図(D)
に示すように常に与える。
In FIG. 9, n unit circuits corresponding to the unit circuits K 1 to K 3 in FIG. 1 are divided into m circuit blocks B 1 to B 2 ... B m . Each circuit block B 1 to B m includes a unit circuit K 1 shown in FIG.
Includes several to several tens the equivalent of a ~K 3, it is equivalent to the circuit obtained by omitting the voltage source 1 from the image sensor circuit of FIG. 1. Each circuit block B 1 to B m is connected to the voltage source 1 a via the multiplexer 10. Each circuit block B 1 ~
The output terminals of B m are commonly connected via amplifiers A 1 to A m . The voltage source 1a repeatedly generates the sawtooth wave (triangular wave) shown in FIG. Multiplexer 10 is as shown in Figure No. 10 (B) (C), distributes FIG. 10 the sawtooth wave (A) to the circuit block B~B m. Each circuit block B 1 ~
The light input to each photodiode of B m is shown in Fig. 10 (D).
Always give as shown.

第11図及び第12図はイメージセンサの別の駆動方法を示
す。第11図においても、第9図と全く同様に、第1図の
単位回路K1〜K3に相当するn個の単位回路がm個の回路
ブロックB1〜Bmに分けられている。各回路ブロックB1
Bmは電圧源1にそれぞれ接続されている。第9図の電圧
源1は第1図のそれと同様に第12図(A)に示すのこぎ
り波を発生する。のこぎり波は第12図(B)(C)に示
すように回路ブロックB1〜Bmに同時に供給される。この
結果、各回路ブロックB1〜Bmで走査が同時に開始し、同
時に出力が発生する。各回路ブロックB1〜Bmの出力はメ
モリを含む信号処理回路30に送られる。信号処理回路30
は回路ブロックB1〜Bmの出力を回路ブロックB1〜Bmの配
列順番に対応するように共通の時間軸上に配置する。な
お、第11図のイメージセンサでは、第12図(D)に示す
ようにフォトダイオードに対する光出力が駆動電圧Vdが
零の期間に与えられている。
11 and 12 show another driving method of the image sensor. Also in FIG. 11, just as in FIG. 9, n unit circuits corresponding to the unit circuits K 1 to K 3 in FIG. 1 are divided into m circuit blocks B 1 to B m . Each circuit block B 1 ~
Bm is connected to the voltage source 1, respectively. The voltage source 1 shown in FIG. 9 generates the sawtooth wave shown in FIG. 12 (A) similarly to that shown in FIG. The sawtooth wave is simultaneously supplied to the circuit blocks B 1 to B m as shown in FIGS. As a result, scanning is simultaneously started in each of the circuit blocks B 1 to B m , and outputs are simultaneously generated. The outputs of the circuit blocks B 1 to B m are sent to the signal processing circuit 30 including a memory. Signal processing circuit 30
Is arranged on a common time axis so as to correspond to the output of the circuit block B 1 .about.B m in sequence order of the circuit block B 1 ~B m. In the image sensor of FIG. 11, the light output to the photodiode is given during the period when the drive voltage Vd is zero, as shown in FIG. 12 (D).

(4) のこぎり波を第13図に示すような、階段状のの
こぎり波とすること、及び第14図に示すように2次曲線
的に増大するのこぎり波とすることができる。
(4) The sawtooth wave can be a stepwise sawtooth wave as shown in FIG. 13 and a sawtooth wave increasing quadratically as shown in FIG.

(5) 各ダイオードの極性、電圧源1の極性を逆にす
ることもできる。
(5) The polarities of the diodes and the voltage source 1 can be reversed.

(6) ダイオードDa1〜Da3、Db0〜Db3、Dc0〜Dc3、及
びフォトダイオードS0〜S3の代りに種々の形式の接合ダ
イオードを使用することができる。
(6) Various types of junction diodes can be used in place of the diodes D a1 to D a3 , D b0 to D b3 , D c0 to D c3 , and the photodiodes S 0 to S 3 .

(7) ダイオードDb0〜Db3のカソード端子に電圧を印
加してもよい。即ちダイオードDb0〜Db3とグランドとの
間にバイアス電圧を印加してダイナミックレンジの拡大
を図ることができる。
(7) A voltage may be applied to the cathode terminals of the diodes D b0 to D b3 . That is, a bias voltage can be applied between the diodes D b0 to D b3 and the ground to expand the dynamic range.

(8) 第1図において、第2の抵抗の値をRb1からRb3
に向かって徐々に大きくなるように設定してもよい。即
ち、Rb0<Rb1<Rb2<Rb3に設定してもよい。
(8) In FIG. 1, change the value of the second resistor from R b1 to R b3.
You may set so that it may become large gradually toward. That is, R b0 <R b1 <R b2 <R b3 may be set.

(10) 第15図に示すように、第1図の第2の抵抗Rb1
〜Rb3の代りにコンデンサC1〜Cを接続してもよい。ま
た、第15図のコンデンサC1〜C3を逆バイアスされるよう
に接続したダイオードに置き換えることができる。この
ダイオードはコンデンサとして機能する。
(10) As shown in FIG. 15, the second resistance R b1 of FIG.
Capacitors C 1 to C may be connected instead of ~ R b3 . Further, the capacitors C 1 to C 3 in FIG. 15 can be replaced with diodes connected so as to be reverse-biased. This diode functions as a capacitor.

(11) 第16図に示すように、第1図の第1の抵抗Ra0
〜Ra3をコンデンサCa0〜Ca3に置き換えることができ
る。また、コンデンサCa0〜Ca3を逆バイアスの方向に接
続されたダイオードに置き換えることができる。但し、
この場合は第2のダイオードDb0〜Db3の漏れ電流を大き
くして、コンデンサの放電回路を形成してやる必要があ
る。
(11) As shown in FIG. 16, the first resistance R a0 of FIG.
~ R a3 can be replaced by capacitors C a0 ~ C a3 . Further, the capacitors C a0 to C a3 can be replaced with diodes connected in the reverse bias direction. However,
In this case, it is necessary to increase the leakage current of the second diodes D b0 to D b3 to form a capacitor discharge circuit.

(12) 第15図及び第16図に示すように、電流−電圧変
換回路2を、演算増幅器31と帰還抵抗RfとコンデンサCf
とで構成することができる。演算増幅器31の反転入力端
子は共通電流出力線3に接続され、非反転入力端子はグ
ランドに接続される。なお、反転増幅器32が演算増幅器
31に接続されている。
(12) As shown in FIGS. 15 and 16, the current-voltage conversion circuit 2 includes an operational amplifier 31, a feedback resistor Rf, and a capacitor Cf.
It can be composed of and. The inverting input terminal of the operational amplifier 31 is connected to the common current output line 3, and the non-inverting input terminal is connected to the ground. The inverting amplifier 32 is an operational amplifier.
Connected to 31.

(13) 初段のDb0、Ra0、S0、Dc0を省いた回路にする
ことができる。
(13) The circuit can be made by omitting D b0 , R a0 , S 0 , and D c0 in the first stage.

[発明の効果] 上述のように各請求項の発明によれば、第1及び第2の
ダイオードとブロッキングダイオードとフォトダイオー
ドとの全部を同一形式のダイオードとしたので、イメー
ジセンサを容易に製造することが可能になる。
[Effects of the Invention] As described above, according to the inventions of the respective claims, the first and second diodes, the blocking diode, and the photodiode are all of the same type, so that the image sensor is easily manufactured. It will be possible.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例に係わるイメージセンサを示す
回路図、 第2図はのこぎり波を示す波形図、 第3図はフォトダイオードの等価回路図、 第4図(A)は第1図の回路の各点P0〜P3の電位変化を
示す図、 第4図(B)は第1図の回路の出力端子の電圧変化を4
つのフォトダイオード全部に光入力があった状態で示す
図、 第4図(C)は第1図の回路の出力端子の電圧変化を4
つのフォトダイオードの内の3つのみに光入力があった
状態で示す図、 第5図(A)は第1図のイメージセンサの各部の配置を
示す平面図、 第5図(B)は第1図のイメージセンサの各素子及び配
線の配置を考慮してイメージセンサを示す回路図、 第6図(A)〜(H)は第5図(A)のイメージセンサ
のVI-VI線に対応する部分を工程順に示す断面図、 第7図はダイオードのI型膜のPH3ドープ量とリーク電
流及び直列抵抗との関係を示す図、 第8図はダイオードのI型膜の厚さとリーク電流及び直
列抵抗との関係を示す図、 第9図は単位回路の数が多い時のフォトダイオードの駆
動方式を原理的に示すブロック図、 第10図は第9図の各部の状態を示す図、 第11図は第9図と同様に単位回路の数が多い時のフォト
ダイオードの別の駆動方式を原理的に示すブロック図、 第12図は第11図の各部の状態を示す図、 第13図及び第14図はのこぎり波の変形例を示す波形図、 第15図及び第16図はイメージセンサの変形例をそれぞれ
示す回路図である。 1……電圧源、2……電流−電圧変換回路、3……共通
電流出力線、4……出力端子、11……絶縁基板、12……
抵抗膜、13……下部電極層、14……N型膜、15……I型
膜、16……P型膜、17……透明電極層、Da1〜Da3……第
1のダイオード、Db0〜Db3……第2のダイオード、Dc0
〜Dc3……ブロッキングダイオード、S0〜S3……フォト
ダイオード、Ra0〜Ra3……第1の抵抗、Rb1〜Rb3……第
2の抵抗。
1 is a circuit diagram showing an image sensor according to an embodiment of the present invention, FIG. 2 is a waveform diagram showing a sawtooth wave, FIG. 3 is an equivalent circuit diagram of a photodiode, and FIG. 4 (A) is FIG. Showing potential changes at respective points P 0 to P 3 of the circuit of FIG. 4, and FIG. 4 (B) shows voltage changes of the output terminal of the circuit of FIG.
FIG. 4 (C) is a diagram showing a state in which all the two photodiodes have an optical input, and FIG.
FIG. 5 (A) is a plan view showing the arrangement of each part of the image sensor in FIG. 1, and FIG. 5 (B) is a view showing a state where light is input to only three of the two photodiodes. A circuit diagram showing the image sensor in consideration of the arrangement of each element and wiring of the image sensor of FIG. 1, FIGS. 6 (A) to 6 (H) correspond to line VI-VI of the image sensor of FIG. 5 (A). FIG. 7 is a cross-sectional view showing a portion to be processed in the order of steps, FIG. 7 is a diagram showing the relationship between the PH 3 doping amount of the diode I-type film, the leak current, and the series resistance, and FIG. 8 is the thickness of the diode I-type film and the leak current. FIG. 9 is a block diagram showing in principle the driving method of the photodiode when the number of unit circuits is large, and FIG. 10 is a diagram showing the state of each part of FIG. FIG. 11 shows another method of driving the photodiode when the number of unit circuits is large as in FIG. FIG. 12 is a block diagram showing the principle, FIG. 12 is a diagram showing the state of each part of FIG. 11, FIGS. 13 and 14 are waveform diagrams showing a modified example of a sawtooth wave, and FIGS. 15 and 16 are image sensors. FIG. 7 is a circuit diagram showing each modified example of FIG. 1 ... Voltage source, 2 ... Current-voltage conversion circuit, 3 ... Common current output line, 4 ... Output terminal, 11 ... Insulating substrate, 12 ...
Resistive film, 13 ... Lower electrode layer, 14 ... N-type film, 15 ... I-type film, 16 ... P-type film, 17 ... Transparent electrode layer, D a1 to D a3 ...... First diode, D b0 to D b3 ...... Second diode, D c0
~ D c3 ... blocking diode, S 0 ~ S 3 ... photo diode, R a0 ~ R a3 ... first resistance, R b1 ~ R b3 ... second resistance.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大和田 徹 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (56)参考文献 特開 平2−124679(JP,A) 特開 平3−148177(JP,A) 特開 平3−220973(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Toru Owada Toru Owada 6-16-20 Ueno Taito-ku, Tokyo Within Taiyo Denki Co., Ltd. (56) Reference JP-A-2-124679 (JP, A) JP-A 3-148177 (JP, A) JP-A-3-220973 (JP, A)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】時間と共に連続的又は階段状に増大又は減
少するのこぎり波を供給するための電圧源(1)と、 第1の電極と第2の電極とをそれぞれ有する複数個の第
1のダイオード(Da1〜Da3)が直列に接続された回路で
あり、その一端が前記電圧源(1)に接続され、且つそ
れぞれの第1のダイオード(Da1〜Da3)の順方向電流が
前記のこぎり波に基づいて流れるような方向性をそれぞ
れの第1のダイオード(Da1〜Da3)が有し、且つそれぞ
れの第1のダイオード(Da1〜Da3)の前記第1の電極が
前記電圧源(1)の側に配置されている第1の直列回路
と、 それぞれが第1の抵抗又はコンデンサ(Ra1〜Ra3又はC
a1〜Ca3)と第2のダイオード(Db1〜Db3)とを直列に
接続した回路から成り、それぞれの第1のダイオード
(Da1〜Da3)の前記第2の電極と前記電圧源(1)の他
端との間にそれぞれ接続され、且つそれぞれの第2のダ
イオード(Db1〜Db3)の順方向電流が前記のこぎり波に
基づいて流れるような方向性をそれぞれの第2のダイオ
ード(Db1〜Db3)が有している複数の第2の直列回路
と、 それぞれの第1のダイオード(Da1〜Da3)の前記第2の
電極と前記電圧源(1)の他端との間にそれぞれ接続さ
れた複数の第2の抵抗又はコンデンサ(Rb1〜Rb3又はC1
〜C3)と、 前記第1の抵抗又はコンデンサ(Ra1〜Ra3又はCa1
Ca3)と前記第2のダイオード(Db1〜Db3)との接続点
(P1〜P3)と共通電流出力線(3)との間に逆バイアス
される方向性を有してそれぞれ接続されている複数のフ
ォトダイオード(S1〜S3)と、 前記共通電流出力線(3)と前記電圧源(1)の他端と
の間に接続された電流−電圧変換回路(2)と、 前記フォトダイオード(S1〜S3)を電気的に分離するた
めに前記フォトダイオード(S1〜S3)の相互間にそれぞ
れ接続された複数のブロッキングダイオード(Dc1
Dc3)と、 から成るイメージセンサにおいて、 前記第1のダイオード(Da1〜Da3)と前記第2のダイオ
ード(Db1〜Db3)と前記フオトダイオード(S1〜S3)と
前記ブロッキングダイオード(Dc1〜Dc3)が同一の絶縁
基板(11)上に形成された同一接合形式のダイオードで
あることを特徴とするイメージセンサ。
1. A plurality of first electrodes each having a voltage source (1) for supplying a sawtooth wave which continuously or stepwise increases or decreases with time, and a first electrode and a second electrode. A circuit in which diodes (D a1 to D a3 ) are connected in series, one end of which is connected to the voltage source (1), and the forward current of each first diode (D a1 to D a3 ) is Each of the first diodes (D a1 to D a3 ) has a directivity such that it flows based on the sawtooth wave, and the first electrodes of the respective first diodes (D a1 to D a3 ) are A first series circuit arranged on the side of the voltage source (1) and a first resistor or capacitor (R a1 to R a3 or C respectively)
a1 to C a3 ) and a second diode (D b1 to D b3 ) connected in series, and the second electrode of each of the first diodes (D a1 to D a3 ) and the voltage source. Each of the second diodes (D b1 to D b3 ) is connected between the other end of (1) and the second diode (D b1 to D b3 ) so that the forward current flows based on the sawtooth wave. A plurality of second series circuits included in the diodes (D b1 to D b3 ), the second electrodes of the respective first diodes (D a1 to D a3 ), and the other of the voltage source (1) A plurality of second resistors or capacitors (R b1 to R b3 or C 1 respectively connected between the terminals and
~ C 3 ) and the first resistor or capacitor (R a1 ~ R a3 or C a1 ~
C a3 ) and the second diode (D b1 to D b3 ) connecting points (P 1 to P 3 ) and the common current output line (3) are reverse-biased and have directivity, respectively. A plurality of connected photodiodes (S 1 to S 3 ) and a current-voltage conversion circuit (2) connected between the common current output line (3) and the other end of the voltage source (1). And a plurality of blocking diodes (D c1 to D c1 ) respectively connected between the photodiodes (S 1 to S 3 ) to electrically isolate the photodiodes (S 1 to S 3 ).
D c3 ), and the first diode (D a1 to D a3 ), the second diode (D b1 to D b3 ), the photo diode (S 1 to S 3 ), and the blocking. An image sensor characterized in that diodes (D c1 to D c3 ) are diodes of the same junction type formed on the same insulating substrate (11).
【請求項2】前記第1のダイオード(Da1〜Da3)と前記
第2のダイオード(Db1〜Db3)と前記フォトダイオード
(S1〜S3)と前記ブロッキングダイオード(Dc1〜Dc3
は、それぞれ水素化非晶質シリコンから成るPIN型ダイ
オードである請求項1記載のイメージセンサ。
2. The first diode (D a1 to D a3 ), the second diode (D b1 to D b3 ), the photodiode (S 1 to S 3 ) and the blocking diode (D c1 to D). c3 )
The image sensor according to claim 1, wherein each is a PIN diode made of hydrogenated amorphous silicon.
【請求項3】時間と共に連続的又は階段状に増大又は減
少するのこぎり波を供給するための電圧源(1)と、 第1の電極と第2の電極とをそれぞれ有する複数個の第
1のダイオード(Da1〜Da3)が直列に接続された回路で
あり、その一端が前記電圧源(1)に接続され、且つそ
れぞれの第1のダイオード(Da1〜Da3)の順方向電流が
前記のこぎり波に基づいて流れるような方向性をそれぞ
れの第1のダイオード(Da1〜Da3)が有し、且つそれぞ
れの第1のダイオード(Da1〜Da3)の前記第1電極が前
記電圧源(1)側に配置されている第1の直列回路と、 それぞれが第1の抵抗又はコンデンサ(Ra1〜Ra3又はC
a1〜Ca3)と第2のダイオード(Db1〜Db3)とを直列に
接続した回路から成り、それぞれの第1のダイオード
(Da1〜Da3)の前記第2の電極と前記電圧源(1)の他
端との間にそれぞれ接続され、且つそれぞれの第2のダ
イオード(Db1〜Db3)の順方向電流が前記のこぎり波に
基づいて流れるような方向性をそれぞれの第2のダイオ
ード(Db1〜Db3)が有している複数の第2の直列回路
と、 それぞれの第1のダイオード(Da1〜Da3)の前記第2の
電極と前記電圧源(1)の他端との間にそれぞれ接続さ
れた複数の第2の抵抗又はコンデンサ(Rb1〜Rb3又はC1
〜C3)と、 前記第1の抵抗又はコンデンサ(Ra1〜Ra3又はCa1
Ca3)と前記第2のダイオード(Db1〜Db3)との接続点
(P1〜P3)と共通電流出力線(3)との間に逆バイアス
される方向性を有してそれぞれ接続されている複数のフ
ォトダイオード(S1〜S3)と、 前記共通電流出力線(3)と前記電圧源(1)の他端と
の間に接続された電流−電圧変換回路(2)と、 前記フォトダイオード(S1〜S3)を電気的に分離するた
めに前記フォトダイオード(S1〜S3)の相互間にそれぞ
れ接続された複数のブロッキングダイオード(Dc1
Dc3)と、 から成るイメージセンサの製造方法において、 同一の絶縁基板(11)の上に、前記第1のダイオード
(Da1〜Da3)と前記第2のダイオード(Db1〜Db3)と前
記フォトダイオード(S1〜S3)と前記ブロッキングダイ
オード(Dc1〜Dc3)に対して共通の接合を有する半導体
層(14、15、16)と上部電極層(17)とをそれぞれ形成
する工程と 前記第1のダイオード(Da1〜Da3)と前記第2のダイオ
ード(Db1〜Db2)と前記フォトダイオード(S1〜S3)と
前記ブロッキングダイオード(Dc1〜Dc3)の上部電極の
所望パターンに対応するように、前記上部電極層(17)
と前記半導体層(14、15、16)とをそれぞれエッチング
する工程と を有していることを特徴とするイメージセンサの製造方
法。
3. A plurality of first sources each having a voltage source (1) for supplying a sawtooth wave that continuously or stepwise increases or decreases with time, and a first electrode and a second electrode. A circuit in which diodes (D a1 to D a3 ) are connected in series, one end of which is connected to the voltage source (1), and the forward current of each first diode (D a1 to D a3 ) is Each of the first diodes (D a1 to D a3 ) has a directivity such that it flows based on the sawtooth wave, and the first electrode of each of the first diodes (D a1 to D a3 ) is the A first series circuit arranged on the voltage source (1) side and a first resistor or capacitor (R a1 to R a3 or C, respectively).
a1 to C a3 ) and a second diode (D b1 to D b3 ) connected in series, and the second electrode of each of the first diodes (D a1 to D a3 ) and the voltage source. Each of the second diodes (D b1 to D b3 ) is connected between the other end of (1) and the second diode (D b1 to D b3 ) so that the forward current flows based on the sawtooth wave. A plurality of second series circuits included in the diodes (D b1 to D b3 ), the second electrodes of the respective first diodes (D a1 to D a3 ), and the other of the voltage source (1) A plurality of second resistors or capacitors (R b1 to R b3 or C 1 respectively connected between the terminals and
~ C 3 ) and the first resistor or capacitor (R a1 ~ R a3 or C a1 ~
C a3 ) and the second diode (D b1 to D b3 ) connecting points (P 1 to P 3 ) and the common current output line (3) are reverse-biased and have directivity, respectively. A plurality of connected photodiodes (S 1 to S 3 ) and a current-voltage conversion circuit (2) connected between the common current output line (3) and the other end of the voltage source (1). And a plurality of blocking diodes (D c1 to D c1 ) respectively connected between the photodiodes (S 1 to S 3 ) to electrically isolate the photodiodes (S 1 to S 3 ).
And D c3), in the method for manufacturing an image sensor comprising, on the same insulating substrate (11), said first diode (D a1 to D a3) and said second diode (D b1 to D b3) respectively the semiconductor layer (14, 15, 16) the upper electrode layer (17) and a having a common junction with said photodiode (S 1 to S 3) and said blocking diode (D c1 to D c3) And the first diode (D a1 to D a3 ), the second diode (D b1 to D b2 ), the photodiode (S 1 to S 3 ), and the blocking diode (D c1 to D c3 ). The upper electrode layer (17) so as to correspond to the desired pattern of the upper electrode of
And a step of respectively etching the semiconductor layers (14, 15, 16), the method of manufacturing an image sensor.
JP2021499A 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof Expired - Lifetime JPH0779155B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021499A JPH0779155B2 (en) 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021499A JPH0779155B2 (en) 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH03225957A JPH03225957A (en) 1991-10-04
JPH0779155B2 true JPH0779155B2 (en) 1995-08-23

Family

ID=12056662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021499A Expired - Lifetime JPH0779155B2 (en) 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0779155B2 (en)

Also Published As

Publication number Publication date
JPH03225957A (en) 1991-10-04

Similar Documents

Publication Publication Date Title
KR20090057385A (en) Optical sensor array
US4811069A (en) Photoelectric conversion device
US4714836A (en) Photosensitive pixel with exposed blocking element
US6455836B1 (en) Metallic optical barrier for photo-detector array is also interconnecting electrode
JPH0730089A (en) Image sensor
JPH0660845B2 (en) Color discrimination method
JPH07264485A (en) Imaging device
KR930002606B1 (en) High speed voltage response image sensor driving method
JPH0779155B2 (en) Image sensor and manufacturing method thereof
US5308969A (en) Image sensor
JP2921821B2 (en) Photoelectric conversion device
AU593734B2 (en) Nondestructive readout of a latent electrostatic image formed on an insulating material cross-reference to related applications
US7265327B1 (en) Photodetecting sensor array
US5235174A (en) Image sensor having dual shift registers and a plurality of capacitors
JP3671068B2 (en) Charge storage device
JPH05326912A (en) Image sensor
JPS61189065A (en) Image sensor
JPH0691603B2 (en) Image sensor
JPH0646762B2 (en) Image sensor
JPH0691602B2 (en) Image sensor
JPH0738437B2 (en) Image sensor
JPS6184055A (en) Photosensor
JPS61170177A (en) Original reader
JPH022302B2 (en)
KR960001348B1 (en) Close image sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051227

A131 Notification of reasons for refusal

Effective date: 20080514

Free format text: JAPANESE INTERMEDIATE CODE: A131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080814

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080819

A02 Decision of refusal

Effective date: 20090128

Free format text: JAPANESE INTERMEDIATE CODE: A02