JPH0779317B2 - 警報検出回路 - Google Patents
警報検出回路Info
- Publication number
- JPH0779317B2 JPH0779317B2 JP1289713A JP28971389A JPH0779317B2 JP H0779317 B2 JPH0779317 B2 JP H0779317B2 JP 1289713 A JP1289713 A JP 1289713A JP 28971389 A JP28971389 A JP 28971389A JP H0779317 B2 JPH0779317 B2 JP H0779317B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- signal
- alarm
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Alarm Systems (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】 〔概要〕 通信システムにおいて、ランダムに発生する警報信号を
検出し、かつその検出状態を一定周期のリセット信号に
よりリセットする警報検出回路に関し、 リセット信号とタイミングが一致し、かつそのパルス幅
以内にある警報信号などのどのような警報信号に対して
も確実に検出できることを目的とし、 ランダムに発生する警報信号をクロック入力とする第１
フリップフロップと、前記第１フリップフロップの出力
をラッチし一定周期のリセット信号に基づきラッチ信号
を警報検出信号として出力する第２フリップフロップ
と、前記第１フリップフロップがクリアされてから警報
信号が入力されるまでの間第１フリップフロップに対す
るリセット信号をインヒビットし、かつリセット信号の
発生タイミングより以前に警報信号が入力された時第１
フリップフロップへのリセット信号を有効とする回路手
段とを備えてなる。
検出し、かつその検出状態を一定周期のリセット信号に
よりリセットする警報検出回路に関し、 リセット信号とタイミングが一致し、かつそのパルス幅
以内にある警報信号などのどのような警報信号に対して
も確実に検出できることを目的とし、 ランダムに発生する警報信号をクロック入力とする第１
フリップフロップと、前記第１フリップフロップの出力
をラッチし一定周期のリセット信号に基づきラッチ信号
を警報検出信号として出力する第２フリップフロップ
と、前記第１フリップフロップがクリアされてから警報
信号が入力されるまでの間第１フリップフロップに対す
るリセット信号をインヒビットし、かつリセット信号の
発生タイミングより以前に警報信号が入力された時第１
フリップフロップへのリセット信号を有効とする回路手
段とを備えてなる。
本発明は、通信システムにおいて、伝送系へのノイズの
侵入などによりランダムに発生する警報信号を検出し、
かつその検出状態を一定周期のリセット信号でリセット
する方式の警報検出回路に関する。
侵入などによりランダムに発生する警報信号を検出し、
かつその検出状態を一定周期のリセット信号でリセット
する方式の警報検出回路に関する。
第３図は、従来における警報検出回路の構成図である。
第３図において、遅延形の第１フリップフロップ31の入
力端子Ｄには＋Ｖ電圧が印加されている。また、クロッ
ク端子CKには、通信システムからランダムに発生する警
報信号ASINが加えられるクロック入力端子32が接続さ
れ、さらに第１フリップフロップ31のクリア端子CLRに
はNOTゲート33を介して一定周期のリセット信号RSが加
えられる入力端子34が接続されている。第１フリップフ
ロップ31のＱ出力端は第２フリップフロップ35の入力端
子Ｄに接続され、そのクロック端子CLKはリセット信号
入力端子34に接続されている。また、第２フリップフロ
ップ35のＱ出力は警報出力端子36に接続されている。
力端子Ｄには＋Ｖ電圧が印加されている。また、クロッ
ク端子CKには、通信システムからランダムに発生する警
報信号ASINが加えられるクロック入力端子32が接続さ
れ、さらに第１フリップフロップ31のクリア端子CLRに
はNOTゲート33を介して一定周期のリセット信号RSが加
えられる入力端子34が接続されている。第１フリップフ
ロップ31のＱ出力端は第２フリップフロップ35の入力端
子Ｄに接続され、そのクロック端子CLKはリセット信号
入力端子34に接続されている。また、第２フリップフロ
ップ35のＱ出力は警報出力端子36に接続されている。
次に、上記のように構成された従来の警報検出回路の動
作を第４図に示すタイムチャートを参照して説明する。
作を第４図に示すタイムチャートを参照して説明する。
リセット信号入力端子33に第４図（ａ）に示す一定周期
のリセット信号RSが入力されると、第１フリップフロッ
プ31のクリア端子CLRには、NOTゲート33により反転され
た第４図（ｂ）に示すリセット信号RS′が加えられる。
のリセット信号RSが入力されると、第１フリップフロッ
プ31のクリア端子CLRには、NOTゲート33により反転され
た第４図（ｂ）に示すリセット信号RS′が加えられる。
一方、第４図（ｃ）のASIN1に示すようなタイミングで
警報信号ASINが入力端子32を通してクロック端子CKに加
えられると、第１フリップフロップ31にラッチされてい
る入力端子Ｄからの入力はＱ出力端から送出される。第
４図（ｄ）は、この時のラッチ出力の状態を示したもの
で、警報信号ASIN1の立上がり時点から次のリセット信
号RSの反転されたRS′の立下がり時点まで継続する。こ
の第１フリップフロップ31から出力されたラッチ出力は
第２フリップフロップ35にラッチされ、次のリセット信
号RSがクロック端子CKに加わった時点でＱ信号端から出
力端子36へ出力される。第４図（ｅ）がこの時の警報信
号ASIN1に対し検出された警報信号ASOUTとなる。そし
て、第２フリップフロップ35の出力状態はさらに次のリ
セット信号RSによってリセットされる。
警報信号ASINが入力端子32を通してクロック端子CKに加
えられると、第１フリップフロップ31にラッチされてい
る入力端子Ｄからの入力はＱ出力端から送出される。第
４図（ｄ）は、この時のラッチ出力の状態を示したもの
で、警報信号ASIN1の立上がり時点から次のリセット信
号RSの反転されたRS′の立下がり時点まで継続する。こ
の第１フリップフロップ31から出力されたラッチ出力は
第２フリップフロップ35にラッチされ、次のリセット信
号RSがクロック端子CKに加わった時点でＱ信号端から出
力端子36へ出力される。第４図（ｅ）がこの時の警報信
号ASIN1に対し検出された警報信号ASOUTとなる。そし
て、第２フリップフロップ35の出力状態はさらに次のリ
セット信号RSによってリセットされる。
一方、第４図（ｃ）に示すようにリセット信号RSのパル
ス幅内で発生した警報信号ASIN2が第１フリップフロッ
プ31のクロック端子CKに入力されても該第１フリップフ
ロップ31は第４図（ｂ）に示すリセット信号RS′によっ
てリセットされているため、警報信号ASIN2に対する検
出は不能となる。
ス幅内で発生した警報信号ASIN2が第１フリップフロッ
プ31のクロック端子CKに入力されても該第１フリップフ
ロップ31は第４図（ｂ）に示すリセット信号RS′によっ
てリセットされているため、警報信号ASIN2に対する検
出は不能となる。
上述のように警報検出回路においては、一般にランダム
に発生する警報信号を検出する場合、ラッチ回路を用い
てラッチし、そして、そのラッチ状態を一定周期のリセ
ット信号によりリセットする必要があるため、リセット
信号と一致し、かつそのパルス幅以内の警報信号が発生
しても、これを検出することができない問題があった。
に発生する警報信号を検出する場合、ラッチ回路を用い
てラッチし、そして、そのラッチ状態を一定周期のリセ
ット信号によりリセットする必要があるため、リセット
信号と一致し、かつそのパルス幅以内の警報信号が発生
しても、これを検出することができない問題があった。
本発明は上記のような点に鑑みなされたもので、リセッ
ト信号とタイミングが一致し、かつそのパルス幅以内に
ある警報信号などのどのような警報信号に対しても確実
に検出できる警報検出回路を提供することを目的とす
る。
ト信号とタイミングが一致し、かつそのパルス幅以内に
ある警報信号などのどのような警報信号に対しても確実
に検出できる警報検出回路を提供することを目的とす
る。
本発明に係る警報検出回路は、ランダムに発生する警報
信号をクロック入力とする第１フリップフロップと、前
記第１フリップフロップの出力をラッチし一定周期のリ
セット信号に基づきラッチ信号を警報検出信号として出
力する第２フリップフロップと、前記第１フリップフロ
ップがクリアされてから警報信号が入力されるまでの間
第１フリップフロップに対するリセット信号をインヒビ
ットし、かつリセット信号の発生タイミングより以前に
警報信号が入力された時第１フリップフロップへのリセ
ット信号を有効とする回路手段とを備えてなるものであ
る。
信号をクロック入力とする第１フリップフロップと、前
記第１フリップフロップの出力をラッチし一定周期のリ
セット信号に基づきラッチ信号を警報検出信号として出
力する第２フリップフロップと、前記第１フリップフロ
ップがクリアされてから警報信号が入力されるまでの間
第１フリップフロップに対するリセット信号をインヒビ
ットし、かつリセット信号の発生タイミングより以前に
警報信号が入力された時第１フリップフロップへのリセ
ット信号を有効とする回路手段とを備えてなるものであ
る。
リセット信号とタイミングが一致する警報信号が第１フ
リップフロップに入力された時、回路手段は第１フリッ
プフロップに対するリセット信号を全てインヒビット状
態にして、上記警報信号に対する検出を可能にし、そし
てリセット信号の発生タイミングより以前に警報信号が
入力された時は第１フリップフロップに対するリセット
信号を有効にする。従って、どのような警報信号に対し
てもその検出が可能になる。
リップフロップに入力された時、回路手段は第１フリッ
プフロップに対するリセット信号を全てインヒビット状
態にして、上記警報信号に対する検出を可能にし、そし
てリセット信号の発生タイミングより以前に警報信号が
入力された時は第１フリップフロップに対するリセット
信号を有効にする。従って、どのような警報信号に対し
てもその検出が可能になる。
以下、本発明の一実施例を第１図及び第２図について説
明する。
明する。
第１図は、本発明による警報回路の構成図を示すもの
で、遅延形の第１及び第２のフリップフロップ11及び12
を備え、第１フリップフロップ11のＱ出力端と第２フリ
ップフロップ12の入力端子Ｄ間は直結されている。ま
た、第１フリップフロップ11の入力端子Ｄには＋5Vの電
圧が供給され、クロック端子CKはクロック入力端子13に
接続されている。第１フリップフロップ11のクリア端子
CLRはNANDゲート14の一方の入力はリセット信号入力端
子15に接続され、他方の入力はNOTゲート16を介して第
１フリップフロップ11の出力端に接続されている。
で、遅延形の第１及び第２のフリップフロップ11及び12
を備え、第１フリップフロップ11のＱ出力端と第２フリ
ップフロップ12の入力端子Ｄ間は直結されている。ま
た、第１フリップフロップ11の入力端子Ｄには＋5Vの電
圧が供給され、クロック端子CKはクロック入力端子13に
接続されている。第１フリップフロップ11のクリア端子
CLRはNANDゲート14の一方の入力はリセット信号入力端
子15に接続され、他方の入力はNOTゲート16を介して第
１フリップフロップ11の出力端に接続されている。
第２フリップフロップ12のクロック端子CKはリセット信
号入力端子15に接続され、さらにＱ出力端は出力端子17
に接続されている。
号入力端子15に接続され、さらにＱ出力端は出力端子17
に接続されている。
次に、上記のような構成された本実施例の動作を第２図
のタイムチャートを参照して説明する。
のタイムチャートを参照して説明する。
まず、クロック入力端子13には第２図（ｃ）に示す如く
通信システムからランダムに発生する警報信号ASが入力
され、またリセット信号入力端子15には第２図（ａ）に
示す一定周期のリセット信号RSが入力される。これに伴
い第１フリップフロップ11では、ある時点でクリアされ
てから警報信号ASが入力されるまでの間第１フリップフ
ロップ11の出力を反転した出力とリセット信号RSとの
NAND論理により、クリア端子CLRへのリセット信号の全
てがインヒビットされる。そして第１フリップフロップ
11のクリア端子CLRへのリセット信号RS′は、第２図
（ｂ）に示す如くリセット信号RSが入力される以前に警
報信号ASが入力された時のみ有効として出力される。従
って、第２図（ｃ）に示すようにリセット信号RSに一致
し、かつそのパルス幅以内にある警報信号ASIN1がクロ
ック入力端子13を通して第１フリップフロップ11のクロ
ック端子CKに加えられた場合、リセット信号RSによる第
１フリップフロップ11のクリア端子CLRへのリセット信
号RS′はインヒビットされているため、第１フリップフ
ロップ11のラッチ入力は警報信号ASIN1によってＱ出力
端へ第２図（ｄ）に示すように出力され、その出力状態
は次の周期のリセット信号RSがリセット信号入力端子15
に加えられるまで継続する。その後、第２図（ｃ）に示
すようにリセット信号RS間に存在する警報信号ASIN2が
クロック入力端子13を通して第１フリップフロップ11の
クロック端子CKに加えられると、Ｄ入力からのラッチ信
号はＱ出力端から第２図（ｄ）に示すように出力され、
その出力状態は次の周期のリセット信号RSがリセット入
力端子15に加えられるまで継続する。
通信システムからランダムに発生する警報信号ASが入力
され、またリセット信号入力端子15には第２図（ａ）に
示す一定周期のリセット信号RSが入力される。これに伴
い第１フリップフロップ11では、ある時点でクリアされ
てから警報信号ASが入力されるまでの間第１フリップフ
ロップ11の出力を反転した出力とリセット信号RSとの
NAND論理により、クリア端子CLRへのリセット信号の全
てがインヒビットされる。そして第１フリップフロップ
11のクリア端子CLRへのリセット信号RS′は、第２図
（ｂ）に示す如くリセット信号RSが入力される以前に警
報信号ASが入力された時のみ有効として出力される。従
って、第２図（ｃ）に示すようにリセット信号RSに一致
し、かつそのパルス幅以内にある警報信号ASIN1がクロ
ック入力端子13を通して第１フリップフロップ11のクロ
ック端子CKに加えられた場合、リセット信号RSによる第
１フリップフロップ11のクリア端子CLRへのリセット信
号RS′はインヒビットされているため、第１フリップフ
ロップ11のラッチ入力は警報信号ASIN1によってＱ出力
端へ第２図（ｄ）に示すように出力され、その出力状態
は次の周期のリセット信号RSがリセット信号入力端子15
に加えられるまで継続する。その後、第２図（ｃ）に示
すようにリセット信号RS間に存在する警報信号ASIN2が
クロック入力端子13を通して第１フリップフロップ11の
クロック端子CKに加えられると、Ｄ入力からのラッチ信
号はＱ出力端から第２図（ｄ）に示すように出力され、
その出力状態は次の周期のリセット信号RSがリセット入
力端子15に加えられるまで継続する。
このようにして第１フリップフロップ11から出力される
ラッチ信号は第２フリップフロップ12にラッチされると
共に、１パルス分遅れた次のリセット信号RSが第２フリ
ップフロップ12のクロック端子CKに加えられると、第１
フリップフロップ11のラッチ信号は第２図（ｅ）に示す
タイミングでＱ出力端から出力端子17に出力される。こ
れが検出された警報信号ASOUTとなる。
ラッチ信号は第２フリップフロップ12にラッチされると
共に、１パルス分遅れた次のリセット信号RSが第２フリ
ップフロップ12のクロック端子CKに加えられると、第１
フリップフロップ11のラッチ信号は第２図（ｅ）に示す
タイミングでＱ出力端から出力端子17に出力される。こ
れが検出された警報信号ASOUTとなる。
このような本実施例にあっては、第１フリップフロップ
11がある時点でクリアされてから警報信号ASが入力され
るまでの間第１フリップフロップ11の出力を反転した
出力とリセット信号RSとのNAND論理により、クリア端子
CLRへのリセット信号をインヒビットし、そしてリセッ
ト信号RSが入力される以前に警報信号ASが入力された時
のみ第１フリップフロップ11に対するリセット信号RS′
を有効となるように構成したから、どのようなタイミン
グの警報信号、例えばリセット信号RSのタイミング上に
入力される警報信号ASIN1に対しても、これを確実に検
出することができる。
11がある時点でクリアされてから警報信号ASが入力され
るまでの間第１フリップフロップ11の出力を反転した
出力とリセット信号RSとのNAND論理により、クリア端子
CLRへのリセット信号をインヒビットし、そしてリセッ
ト信号RSが入力される以前に警報信号ASが入力された時
のみ第１フリップフロップ11に対するリセット信号RS′
を有効となるように構成したから、どのようなタイミン
グの警報信号、例えばリセット信号RSのタイミング上に
入力される警報信号ASIN1に対しても、これを確実に検
出することができる。
なお、本発明における警報検出回路は、上記実施例に示
す回路構成のものに限定されないことは勿論である。
す回路構成のものに限定されないことは勿論である。
以上説明したように本発明によれば、リセット信号とタ
イミングが一致する警報信号が第１フリップフロップに
入力された時、回路手段は第１フリップフロップに対す
るリセット信号を全てインヒビット状態にして、上記警
報信号に対する検出を可能にし、そしてリセット信号の
発生タイミングより以前に警報信号が入力された時は第
１フリップフロップに対するリセット信号を有効にする
から、どのような警報信号をも確実に検出することがで
きる。
イミングが一致する警報信号が第１フリップフロップに
入力された時、回路手段は第１フリップフロップに対す
るリセット信号を全てインヒビット状態にして、上記警
報信号に対する検出を可能にし、そしてリセット信号の
発生タイミングより以前に警報信号が入力された時は第
１フリップフロップに対するリセット信号を有効にする
から、どのような警報信号をも確実に検出することがで
きる。
第１図は本発明による警報回路の一実施例を示す構成図
である。 第２図はその動作説明用のタイムチャートである。 第３図は従来の警報検出回路の構成図である。 第４図はその動作説明用のタイムチャートである。 11……第１フリップフロップ 12……第２フリップフロップ 13……クロック入力端子 14……NANDゲート 15……リセット信号入力端子 16……NOTゲート。
である。 第２図はその動作説明用のタイムチャートである。 第３図は従来の警報検出回路の構成図である。 第４図はその動作説明用のタイムチャートである。 11……第１フリップフロップ 12……第２フリップフロップ 13……クロック入力端子 14……NANDゲート 15……リセット信号入力端子 16……NOTゲート。
Claims (1)
- 【請求項１】ランダムに発生する警報信号をクロック入
力とする第１フリップフロップと、 前記第１フリップフロップの出力をラッチし一定周期の
リセット信号に基づきラッチ信号を警報検出信号として
出力する第２フリップフロップと、 前記第１フリップフロップがクリアされてから警報信号
が入力されるまでの間第１フリップフロップに対するリ
セット信号をインヒビットし、かつリセット信号の発生
タイミングより以前に警報信号が入力された時第１フリ
ップフロップへのリセット信号を有効とする回路手段と
を備えたことを特徴とする警報検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289713A JPH0779317B2 (ja) | 1989-11-07 | 1989-11-07 | 警報検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289713A JPH0779317B2 (ja) | 1989-11-07 | 1989-11-07 | 警報検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03150935A JPH03150935A (ja) | 1991-06-27 |
| JPH0779317B2 true JPH0779317B2 (ja) | 1995-08-23 |
Family
ID=17746786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1289713A Expired - Fee Related JPH0779317B2 (ja) | 1989-11-07 | 1989-11-07 | 警報検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779317B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111769821A (zh) * | 2020-06-30 | 2020-10-13 | 曙光信息产业(北京)有限公司 | 一种锁存报警电路及电子设备 |
-
1989
- 1989-11-07 JP JP1289713A patent/JPH0779317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03150935A (ja) | 1991-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080341B2 (ja) | データ一致検出回路 | |
| US4282488A (en) | Noise eliminator circuit | |
| JPH0779317B2 (ja) | 警報検出回路 | |
| KR20080065239A (ko) | 통신 장치 | |
| JP2752912B2 (ja) | バースト信号検出回路 | |
| RU2157588C1 (ru) | Формирователь импульсов | |
| KR940008244Y1 (ko) | 비식스제트에스(b6zs) 코딩 에러 검출회로 | |
| SU437208A1 (ru) | Синхронизатор импульсов | |
| RU2007864C1 (ru) | Устройство для селекции сигнала теста | |
| SU400892A1 (ru) | Устройство связи цифровой вычислительной машины с двухпозиционными импульсными датчиками | |
| SU739515A1 (ru) | Устройство дл ввода информации в эцвм | |
| SU1401586A1 (ru) | Устройство дл контрол импульсных последовательностей | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| RU2070769C1 (ru) | Устройство выбора данных | |
| SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
| SU411609A1 (ja) | ||
| SU1679611A1 (ru) | Устройство тактовой синхронизации | |
| KR960039631A (ko) | 논리회로의 글리치 제거장치 | |
| SU1262710A1 (ru) | Временной селектор импульсов | |
| JPH0731630Y2 (ja) | 外部イベントカウント回路 | |
| SU1005291A1 (ru) | Селектор импульсов по длительности | |
| JP2824774B2 (ja) | パルス列検出方法及び回路 | |
| SU1175030A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU957425A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JPH1051284A (ja) | クロック信号の異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |