JPH078016B2 - Horizontal AFC circuit - Google Patents
Horizontal AFC circuitInfo
- Publication number
- JPH078016B2 JPH078016B2 JP8335787A JP8335787A JPH078016B2 JP H078016 B2 JPH078016 B2 JP H078016B2 JP 8335787 A JP8335787 A JP 8335787A JP 8335787 A JP8335787 A JP 8335787A JP H078016 B2 JPH078016 B2 JP H078016B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- emitter
- frequency
- afc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョン受像機に用いられる水平AFC回
路に関するものである。TECHNICAL FIELD The present invention relates to a horizontal AFC circuit used in a television receiver.
従来、この種の水平AFC回路として、第4図に示す回路
が広く用いられている。第4図において、NPNトランジ
スタ6のベースは、水平同期信号入力端子20に接続さ
れ、水平同期信号によりスイッチング動作を行い、エミ
ッタは、抵抗12を通してGNDに接続され、コレクタはNPN
トランジスタ5のエミッタに接続されている。NPNトラ
ンジスタ5のベースはNPNトランジスタ7のコレクタ・
ベースショートと、抵抗11を通して定電圧源17に接続さ
れ、NPNトランジスタ5のコレクタは、NPNトランジスタ
3とNPNトランジスタ4の共通エミッタに接続されてい
る。NPNトランジスタ7のエミッタは、抵抗13を通してG
NDに接続されている。NPNトランジスタ3のベースはフ
ライバックパルス入力端子19に接続され、コレクタは、
PNPトランジスタ1のコレクタと、コンデンサ15を通し
てGNDと、コンデンサ14及び抵抗8を通して定電圧源17
と、水平AFC出力端子18に接続されている。PNPトランジ
スタ1のエミッタは抵抗9を通して定電圧源17に接続さ
れ、ベースは、PNPトランジスタ2のコレクタ・ベース
ショートと、NPNトランジスタ4のコレクタに接続され
ている。PNPトランジスタ2のエミッタは抵抗10を通し
て定電圧源17に接続されている。NPNトランジスタ4の
ベースは定電圧源16に接続されている。第4図におい
て、水平AFC出力端子18の次段には、電圧によってその
発振周波数が制御される水平発振器(図示せず)が接続
されており、この水平発振器の出力により、フライバッ
クパルスの位相が変化することによって、第3図に示し
たような、タイミングになるように水平AFCのループが
かかるように従来の水平AFC回路は動作する。ここで、
抵抗8とコンデンサ14,15は水平AFC回路の動作応答時間
を決定する時定数回路として動作している。Conventionally, the circuit shown in FIG. 4 has been widely used as a horizontal AFC circuit of this type. In FIG. 4, the base of the NPN transistor 6 is connected to the horizontal synchronizing signal input terminal 20 to perform switching operation by the horizontal synchronizing signal, the emitter is connected to the GND through the resistor 12, and the collector is NPN.
It is connected to the emitter of the transistor 5. The base of the NPN transistor 5 is the collector of the NPN transistor 7.
It is connected to the constant voltage source 17 through the base short circuit and the resistor 11, and the collector of the NPN transistor 5 is connected to the common emitter of the NPN transistor 3 and the NPN transistor 4. The emitter of the NPN transistor 7 is G through the resistor 13.
Connected to ND. The base of the NPN transistor 3 is connected to the flyback pulse input terminal 19, and the collector is
The collector of the PNP transistor 1, the GND through the capacitor 15, and the constant voltage source 17 through the capacitor 14 and the resistor 8.
And is connected to the horizontal AFC output terminal 18. The emitter of the PNP transistor 1 is connected to the constant voltage source 17 through the resistor 9, and the base is connected to the collector-base short circuit of the PNP transistor 2 and the collector of the NPN transistor 4. The emitter of the PNP transistor 2 is connected to the constant voltage source 17 through the resistor 10. The base of the NPN transistor 4 is connected to the constant voltage source 16. In FIG. 4, a horizontal oscillator (not shown) whose oscillation frequency is controlled by a voltage is connected to the next stage of the horizontal AFC output terminal 18, and the phase of the flyback pulse is output by the output of this horizontal oscillator. Changes, the conventional horizontal AFC circuit operates so that the horizontal AFC loop is applied at the timing as shown in FIG. here,
The resistor 8 and the capacitors 14 and 15 operate as a time constant circuit that determines the operation response time of the horizontal AFC circuit.
上述した従来の水平AFC回路は1つの水平AFCの時定数回
路しか具備していないので、狭い水平発振周波数でし
か、良好な水平AFCの動作を得ることが出来ないという
欠点がある。特に情報処理装置の端末として受像機を共
通しようとする場合、標準TVの水平周波数は15.75KHZで
あるのに対し、高解像度を要する端末として用いるとき
の水平周波数は2倍の31.5KHZが用いられているため水
平AFCの高安定化の点で同じ時定数を用いることは問題
が大きかった。Since the conventional horizontal AFC circuit described above is provided with only one horizontal AFC time constant circuit, there is a drawback that a good horizontal AFC operation can be obtained only at a narrow horizontal oscillation frequency. Especially when a receiver is commonly used as a terminal of an information processing device, the horizontal frequency of a standard TV is 15.75KHZ, whereas when used as a terminal requiring high resolution, the horizontal frequency of 31.5KHZ is doubled. Therefore, using the same time constant was very problematic in terms of high stabilization of the horizontal AFC.
上述した従来の水平AFC回路に対し、本発明は2つ以上
の水平発振周波数に対し、各々最適な水平AFCの時定数
を自動的に選択できるという独創的内容を有する。In contrast to the above-described conventional horizontal AFC circuit, the present invention has an original content that the optimum horizontal AFC time constant can be automatically selected for each of two or more horizontal oscillation frequencies.
本発明の水平AFC回路は、2つのトランジスタのエミッ
タを共通接続した差動増幅器のベースにフライバックパ
ルスを印加し、共通エミッタに縦続接続したスイッチン
グトランジスタのベースに水平同期信号を印加し、前記
差動増幅器の出力端に能動負荷と時定数回路を接続して
なる水平AFC回路において、前記差動増幅器と能動負荷
と時定数回路の組合せを複数具備し、かかる複数の差動
増幅器のそれぞれの共通エミッタと前記スイッチングト
ランジスタの間に、前記水平同期信号の周波数を電圧に
変換する周波数判別回路の出力により制御され、前記水
平同期信号の周波数により前記複数の差動増幅器のどれ
か一つと前記スイッチングトランジスタを接続させる比
較回路を設け、前記複数の差動増幅器の出力をそれぞれ
ベースに接続し、コレクタ及びエミッタをそれぞれ共通
接続したエミッタホロワの共通エミッタより水平AFC出
力を取り出すようにしたことを特徴とする。In the horizontal AFC circuit of the present invention, a flyback pulse is applied to the base of a differential amplifier in which the emitters of two transistors are commonly connected, and a horizontal synchronization signal is applied to the bases of switching transistors in cascade connection to the common emitter. A horizontal AFC circuit in which an active load and a time constant circuit are connected to the output end of a dynamic amplifier, and a plurality of combinations of the differential amplifier, the active load and the time constant circuit are provided, and each of the plurality of differential amplifiers is commonly used. The switching transistor is controlled between the emitter and the switching transistor by an output of a frequency discriminating circuit that converts the frequency of the horizontal synchronizing signal into a voltage, and one of the plurality of differential amplifiers and the switching transistor are controlled according to the frequency of the horizontal synchronizing signal. And a comparator circuit for connecting the outputs of the plurality of differential amplifiers to the bases. Characterized in that the data and the emitter to extract the horizontal AFC output from the common emitter of the emitter follower which is connected in common, respectively.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の第1の実施例を示す回路図である。NP
Nトランジスタ6のベースは水平同期信号入力端子20に
接続され、エミッタは抵抗12を通してGNDに接続され、
コレクタはNPNトランジスタ5のエミッタに接続されて
いる。NPNトランジスタ5のベースはNPNトランジスタ7
のコレクタ、ベースショートと抵抗11を通して定電圧源
17に接続され、NPNトランジスタ5のコレクタは、NPNト
ランジスタ26とNPNトランジスタ27の共通エミッタに接
続されている。NPNトランジスタ7のエミッタは、抵抗1
3を通してGNDに接続されている。NPNトランジスタ27の
ベースは定電圧源100に接続され、トランジスタ26のベ
ースは周波数判別回路21に接続されている。NPNトラン
ジスタ3,4及びNPNトランジスタ24,25は共に第1と第2
の差動アンプを構成し、NPNトランジスタ3,4の共通エミ
ッタはNPNトランジスタ26のコレクタに接続され、NPNト
ランジスタ24,25の共通エミッタはNPNトランジスタ27の
コレクタに接続されている。NPNトランジスタ3,4及びNP
Nトランジスタ24,25のコレクタは第4図に示した従来の
回路と同様にPNPトランジスタ1,2及びPNPトランジスタ2
2,23による能動負荷が接続されている。トランジスタ3
のコレクタには抵抗8とコンデンサ14,15による第1の
時定数回路が構成され、この接続点より第1の水平AFC
出力信号が得られ、一方トランジスタ25のコレクタには
同様に抵抗32とコンデンサ34,35による第2の時定数回
路が構成され、この接続点より第2の水平AFC出力信号
が得られる。第1と第2の水平AFC出力信号はコレクタ
とエミッタを共通接続した2つのNPNトランジスタ28,29
によるエミッタホロワ回路により取り出されて水平AFC
出力端子18に出力される。抵抗33はエミッタホロワ回路
の負荷抵抗である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention. NP
The base of the N-transistor 6 is connected to the horizontal sync signal input terminal 20, the emitter is connected to the GND through the resistor 12,
The collector is connected to the emitter of NPN transistor 5. The base of the NPN transistor 5 is the NPN transistor 7
Constant voltage source through the collector, base short and resistor 11
17 and the collector of NPN transistor 5 is connected to the common emitter of NPN transistor 26 and NPN transistor 27. The emitter of the NPN transistor 7 has a resistor 1
Connected to GND through 3. The base of the NPN transistor 27 is connected to the constant voltage source 100, and the base of the transistor 26 is connected to the frequency discriminating circuit 21. NPN transistors 3 and 4 and NPN transistors 24 and 25 are both the first and second
The common emitters of the NPN transistors 3 and 4 are connected to the collector of the NPN transistor 26, and the common emitters of the NPN transistors 24 and 25 are connected to the collector of the NPN transistor 27. NPN transistors 3, 4 and NP
The collectors of N transistors 24 and 25 are PNP transistors 1 and 2 and PNP transistor 2 as in the conventional circuit shown in FIG.
2,23 active load is connected. Transistor 3
A first time constant circuit consisting of a resistor 8 and capacitors 14 and 15 is formed in the collector of the first horizontal AFC from this connection point.
An output signal is obtained, while the collector of the transistor 25 is similarly provided with a second time constant circuit composed of the resistor 32 and the capacitors 34 and 35, and a second horizontal AFC output signal is obtained from this connection point. The first and second horizontal AFC output signals are two NPN transistors 28 and 29 with their collectors and emitters connected in common.
Horizontal AFC taken out by the emitter follower circuit by
It is output to the output terminal 18. The resistor 33 is a load resistor of the emitter follower circuit.
上述した回路構成による本発明の水平AFC回路では、NPN
トランジスタ26,27による比較回路が定電圧源100の出力
電圧を基準電圧とし、その基準電圧と周波数判別回路21
の出力電圧とを比較した結果に基づいて水平周波数が低
い場合と高い場合とで、NPNトランジスタ26又は27のど
ちらか一方をオンさせる。この結果、水平周波数によっ
て前記した第1又は第2の差動アンプの一方が動作して
他方は動作せず、動作している一方の水平AFC信号が前
記エミッタホロワ回路を介して水平AFC出力端子18より
出力される。なお、動作していない差動アンプの出力は
高抵抗となるため対応するエミッタホロワ回路は、オフ
状態となる。In the horizontal AFC circuit of the present invention having the above circuit configuration, the NPN
The comparison circuit composed of the transistors 26 and 27 uses the output voltage of the constant voltage source 100 as a reference voltage, and the reference voltage and frequency discrimination circuit 21
Based on the result of comparison with the output voltage of, the NPN transistor 26 or 27 is turned on depending on whether the horizontal frequency is low or high. As a result, one of the first and second differential amplifiers described above operates and the other does not operate depending on the horizontal frequency, and the one horizontal AFC signal that is operating passes through the emitter follower circuit to the horizontal AFC output terminal 18 Will be output. Since the output of the differential amplifier that is not operating has a high resistance, the corresponding emitter follower circuit is turned off.
前述した周波数判別回路は公知の周波数一電圧変換回路
で容易に実現できるものである。第1と第2の時定数回
路は第1と第2の差動アンプの動作する水平周波数領域
に最適な時定数に設定することは言うまでもない。The frequency discrimination circuit described above can be easily realized by a known frequency-voltage conversion circuit. It goes without saying that the first and second time constant circuits are set to optimum time constants in the horizontal frequency region in which the first and second differential amplifiers operate.
第2図は本発明の第2の実施例を示す回路図である。第
2図においては第1図における比較回路をトランジスタ
26,27,40により構成し、周波数判別回路21の出力により
水平周波数を低,中,高の3領域に検出することがで
き、NPNトランジスタ3,4による第1の差動アンプ、NPN
トランジスタ24,25による第2の差動アンプ、NPNトラン
ジスタ38,39による第3の差動アンプをそれぞれ水平周
波数に応じてどれか一つを動作させるものである。第1,
第2,第3の差動アンプより得られる第1,第2,第3の水平
AFC信号はやはりコレクタとエミッタを共通接続して構
成されたNPNトランジスタ28,29,41によるエミッタホロ
ワ回路を介して水平AFC出力端子18より出力される。第
1の差動アンプの時定数回路は抵抗8とコンデンサ14,1
5で構成され、第2の差動アンプの時定数回路は抵抗32
とコンデンサ34,35で構成され、第3の差動アンプの時
定数回路は抵抗44とコンデンサ51,52で構成され、それ
ぞれの時定数回路の時定数は動作する水平周波数に応じ
て設定する。FIG. 2 is a circuit diagram showing a second embodiment of the present invention. In FIG. 2, the comparison circuit shown in FIG.
26, 27, 40, the horizontal frequency can be detected in three regions of low, middle and high by the output of the frequency discriminating circuit 21, and the first differential amplifier by the NPN transistors 3 and 4, NPN.
One of the second differential amplifier composed of the transistors 24 and 25 and the third differential amplifier composed of the NPN transistors 38 and 39 are operated in accordance with the horizontal frequency. First,
First, second, and third horizontal obtained from the second and third differential amplifiers
The AFC signal is output from the horizontal AFC output terminal 18 via an emitter follower circuit composed of NPN transistors 28, 29 and 41 which are also configured by commonly connecting the collector and the emitter. The time constant circuit of the first differential amplifier is a resistor 8 and a capacitor 14,1
The time constant circuit of the second differential amplifier is a resistor 32
And the capacitors 34 and 35. The time constant circuit of the third differential amplifier is composed of the resistor 44 and the capacitors 51 and 52. The time constant of each time constant circuit is set according to the horizontal frequency at which it operates.
以上説明したように本発明による水平AFC回路では、水
平周波数による複数の時定数回路を切換えることがで
き、水平周波数が切換った場合でも最適な水平AFC動作
が得られるものである。As described above, in the horizontal AFC circuit according to the present invention, a plurality of time constant circuits can be switched depending on the horizontal frequency, and optimal horizontal AFC operation can be obtained even when the horizontal frequency is switched.
第1図は本発明の第1の実施例を示す回路図、第2図は
本発明の第2の実施例を示す回路図、第3図はAFC動作
を説明する波形図、第4図は従来の水平AFC回路の例を
示す回路図である。 1〜7,22〜29,36〜41,53はトランジスタ、8〜13,30〜3
3,42〜48は抵抗、14,15,34,35,51,52はコンデンサ、16,
17,54,100は定電圧源、18は水平AFC出力端子、21は周波
数判別回路を示す。FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the present invention, FIG. 3 is a waveform diagram explaining AFC operation, and FIG. It is a circuit diagram showing an example of a conventional horizontal AFC circuit. 1 to 7, 22 to 29, 36 to 41, 53 are transistors, 8 to 13, 30 to 3
3,42 to 48 are resistors, 14,15,34,35,51,52 are capacitors, 16,
17, 54, 100 are constant voltage sources, 18 is a horizontal AFC output terminal, and 21 is a frequency discrimination circuit.
Claims (1)
した差動増幅器のベースにフライバックパルスを印加
し、共通エミッタに縦続接続したスイッチングトランジ
スタのベースに水平同期信号を印加し、前記差動増幅器
の出力端に能動負荷と時定数回路を接続してなる水平AF
C回路において、 前記差動増幅器と能動負荷と時定数回路の組合せを複数
具備し、かかる複数の差動増幅器のそれぞれの共通エミ
ッタと前記スイッチングトランジスタの間に、前記水平
同期信号の周波数を電圧に変換する周波数判別回路の出
力により制御され、前記水平同期信号の周波数により前
記複数の差動増幅器のどれか一つと前記スイッチングト
ランジスタを接続させる比較回路を設け、 前記複数の差動増幅器の出力をそれぞれベースに接続
し、コレクタ及びエミッタをそれぞれ共通接続したエミ
ッタホロワの共通エミッタより水平AFC出力を取り出す
ようにしたことを特徴とする水平AFC回路。1. A flyback pulse is applied to the base of a differential amplifier in which the emitters of two transistors are commonly connected, and a horizontal synchronizing signal is applied to the bases of switching transistors in cascade connection to the common emitter. Horizontal AF with active load and time constant circuit connected to output end
In the C circuit, a plurality of combinations of the differential amplifier, the active load, and the time constant circuit are provided, and the frequency of the horizontal synchronizing signal is set to a voltage between the common emitter of each of the plurality of differential amplifiers and the switching transistor. A comparator circuit is provided which is controlled by the output of the frequency discriminating circuit for conversion and connects one of the plurality of differential amplifiers to the switching transistor according to the frequency of the horizontal synchronizing signal, and outputs the outputs of the plurality of differential amplifiers respectively. The horizontal AFC circuit is characterized in that the horizontal AFC output is taken out from the common emitter of the emitter follower in which the collector and the emitter are commonly connected to the base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335787A JPH078016B2 (en) | 1987-04-03 | 1987-04-03 | Horizontal AFC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335787A JPH078016B2 (en) | 1987-04-03 | 1987-04-03 | Horizontal AFC circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63248284A JPS63248284A (en) | 1988-10-14 |
| JPH078016B2 true JPH078016B2 (en) | 1995-01-30 |
Family
ID=13800182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8335787A Expired - Fee Related JPH078016B2 (en) | 1987-04-03 | 1987-04-03 | Horizontal AFC circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH078016B2 (en) |
-
1987
- 1987-04-03 JP JP8335787A patent/JPH078016B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63248284A (en) | 1988-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07226626A (en) | Controlled oscillator for synchronous video detector | |
| US4110635A (en) | Amplifying circuit | |
| US4327373A (en) | Composite color signal processing circuit | |
| JPH078016B2 (en) | Horizontal AFC circuit | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| US3927331A (en) | Signal phase detector | |
| FI61982C (en) | ANORDNING FOER BEHANDLING AV AMPLITUDMODULERADE SIGNALER | |
| JP2844664B2 (en) | Differential amplifier circuit | |
| JPS5919474Y2 (en) | Phase comparison circuit such as AFC circuit | |
| JPS5924225Y2 (en) | Muting circuit of television receiver | |
| KR890003222B1 (en) | Integrated circuit for composite synchronizing signal separation and high frequency digital synchronizing signal separation | |
| JPH0513110Y2 (en) | ||
| JPS6123849Y2 (en) | ||
| JPS637081A (en) | Video signal processing device | |
| JP2774563B2 (en) | FM video signal detection circuit | |
| JPS59846Y2 (en) | Synchronous separation device | |
| JPS587720Y2 (en) | AFT circuit | |
| JPH0535628Y2 (en) | ||
| KR930007190Y1 (en) | De-emphasis for multi-sound broadcasting system | |
| JP2565595Y2 (en) | Integrated circuit for AMFM radio receiver | |
| JPH0430822Y2 (en) | ||
| JPS62295579A (en) | Video muting circuit | |
| JPS6141469B2 (en) | ||
| JPS5836554B2 (en) | Saitekidouchiyouhiyoujiden Atsuhatsusei Cairo | |
| JPS602824B2 (en) | Synchronous separation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |