JPH078016B2 - 水平ａｆｃ回路 - Google Patents
水平ａｆｃ回路Info
- Publication number
- JPH078016B2 JPH078016B2 JP8335787A JP8335787A JPH078016B2 JP H078016 B2 JPH078016 B2 JP H078016B2 JP 8335787 A JP8335787 A JP 8335787A JP 8335787 A JP8335787 A JP 8335787A JP H078016 B2 JPH078016 B2 JP H078016B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- emitter
- frequency
- afc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョン受像機に用いられる水平AFC回
路に関するものである。
路に関するものである。
従来、この種の水平AFC回路として、第４図に示す回路
が広く用いられている。第４図において、NPNトランジ
スタ６のベースは、水平同期信号入力端子20に接続さ
れ、水平同期信号によりスイッチング動作を行い、エミ
ッタは、抵抗12を通してGNDに接続され、コレクタはNPN
トランジスタ５のエミッタに接続されている。NPNトラ
ンジスタ５のベースはNPNトランジスタ７のコレクタ・
ベースショートと、抵抗11を通して定電圧源17に接続さ
れ、NPNトランジスタ５のコレクタは、NPNトランジスタ
３とNPNトランジスタ４の共通エミッタに接続されてい
る。NPNトランジスタ７のエミッタは、抵抗13を通してG
NDに接続されている。NPNトランジスタ３のベースはフ
ライバックパルス入力端子19に接続され、コレクタは、
PNPトランジスタ１のコレクタと、コンデンサ15を通し
てGNDと、コンデンサ14及び抵抗８を通して定電圧源17
と、水平AFC出力端子18に接続されている。PNPトランジ
スタ１のエミッタは抵抗９を通して定電圧源17に接続さ
れ、ベースは、PNPトランジスタ２のコレクタ・ベース
ショートと、NPNトランジスタ４のコレクタに接続され
ている。PNPトランジスタ２のエミッタは抵抗10を通し
て定電圧源17に接続されている。NPNトランジスタ４の
ベースは定電圧源16に接続されている。第４図におい
て、水平AFC出力端子18の次段には、電圧によってその
発振周波数が制御される水平発振器（図示せず）が接続
されており、この水平発振器の出力により、フライバッ
クパルスの位相が変化することによって、第３図に示し
たような、タイミングになるように水平AFCのループが
かかるように従来の水平AFC回路は動作する。ここで、
抵抗８とコンデンサ14,15は水平AFC回路の動作応答時間
を決定する時定数回路として動作している。
が広く用いられている。第４図において、NPNトランジ
スタ６のベースは、水平同期信号入力端子20に接続さ
れ、水平同期信号によりスイッチング動作を行い、エミ
ッタは、抵抗12を通してGNDに接続され、コレクタはNPN
トランジスタ５のエミッタに接続されている。NPNトラ
ンジスタ５のベースはNPNトランジスタ７のコレクタ・
ベースショートと、抵抗11を通して定電圧源17に接続さ
れ、NPNトランジスタ５のコレクタは、NPNトランジスタ
３とNPNトランジスタ４の共通エミッタに接続されてい
る。NPNトランジスタ７のエミッタは、抵抗13を通してG
NDに接続されている。NPNトランジスタ３のベースはフ
ライバックパルス入力端子19に接続され、コレクタは、
PNPトランジスタ１のコレクタと、コンデンサ15を通し
てGNDと、コンデンサ14及び抵抗８を通して定電圧源17
と、水平AFC出力端子18に接続されている。PNPトランジ
スタ１のエミッタは抵抗９を通して定電圧源17に接続さ
れ、ベースは、PNPトランジスタ２のコレクタ・ベース
ショートと、NPNトランジスタ４のコレクタに接続され
ている。PNPトランジスタ２のエミッタは抵抗10を通し
て定電圧源17に接続されている。NPNトランジスタ４の
ベースは定電圧源16に接続されている。第４図におい
て、水平AFC出力端子18の次段には、電圧によってその
発振周波数が制御される水平発振器（図示せず）が接続
されており、この水平発振器の出力により、フライバッ
クパルスの位相が変化することによって、第３図に示し
たような、タイミングになるように水平AFCのループが
かかるように従来の水平AFC回路は動作する。ここで、
抵抗８とコンデンサ14,15は水平AFC回路の動作応答時間
を決定する時定数回路として動作している。
上述した従来の水平AFC回路は１つの水平AFCの時定数回
路しか具備していないので、狭い水平発振周波数でし
か、良好な水平AFCの動作を得ることが出来ないという
欠点がある。特に情報処理装置の端末として受像機を共
通しようとする場合、標準TVの水平周波数は15.75KHZで
あるのに対し、高解像度を要する端末として用いるとき
の水平周波数は２倍の31.5KHZが用いられているため水
平AFCの高安定化の点で同じ時定数を用いることは問題
が大きかった。
路しか具備していないので、狭い水平発振周波数でし
か、良好な水平AFCの動作を得ることが出来ないという
欠点がある。特に情報処理装置の端末として受像機を共
通しようとする場合、標準TVの水平周波数は15.75KHZで
あるのに対し、高解像度を要する端末として用いるとき
の水平周波数は２倍の31.5KHZが用いられているため水
平AFCの高安定化の点で同じ時定数を用いることは問題
が大きかった。
上述した従来の水平AFC回路に対し、本発明は２つ以上
の水平発振周波数に対し、各々最適な水平AFCの時定数
を自動的に選択できるという独創的内容を有する。
の水平発振周波数に対し、各々最適な水平AFCの時定数
を自動的に選択できるという独創的内容を有する。
本発明の水平AFC回路は、２つのトランジスタのエミッ
タを共通接続した差動増幅器のベースにフライバックパ
ルスを印加し、共通エミッタに縦続接続したスイッチン
グトランジスタのベースに水平同期信号を印加し、前記
差動増幅器の出力端に能動負荷と時定数回路を接続して
なる水平AFC回路において、前記差動増幅器と能動負荷
と時定数回路の組合せを複数具備し、かかる複数の差動
増幅器のそれぞれの共通エミッタと前記スイッチングト
ランジスタの間に、前記水平同期信号の周波数を電圧に
変換する周波数判別回路の出力により制御され、前記水
平同期信号の周波数により前記複数の差動増幅器のどれ
か一つと前記スイッチングトランジスタを接続させる比
較回路を設け、前記複数の差動増幅器の出力をそれぞれ
ベースに接続し、コレクタ及びエミッタをそれぞれ共通
接続したエミッタホロワの共通エミッタより水平AFC出
力を取り出すようにしたことを特徴とする。
タを共通接続した差動増幅器のベースにフライバックパ
ルスを印加し、共通エミッタに縦続接続したスイッチン
グトランジスタのベースに水平同期信号を印加し、前記
差動増幅器の出力端に能動負荷と時定数回路を接続して
なる水平AFC回路において、前記差動増幅器と能動負荷
と時定数回路の組合せを複数具備し、かかる複数の差動
増幅器のそれぞれの共通エミッタと前記スイッチングト
ランジスタの間に、前記水平同期信号の周波数を電圧に
変換する周波数判別回路の出力により制御され、前記水
平同期信号の周波数により前記複数の差動増幅器のどれ
か一つと前記スイッチングトランジスタを接続させる比
較回路を設け、前記複数の差動増幅器の出力をそれぞれ
ベースに接続し、コレクタ及びエミッタをそれぞれ共通
接続したエミッタホロワの共通エミッタより水平AFC出
力を取り出すようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す回路図である。NP
Nトランジスタ６のベースは水平同期信号入力端子20に
接続され、エミッタは抵抗12を通してGNDに接続され、
コレクタはNPNトランジスタ５のエミッタに接続されて
いる。NPNトランジスタ５のベースはNPNトランジスタ７
のコレクタ、ベースショートと抵抗11を通して定電圧源
17に接続され、NPNトランジスタ５のコレクタは、NPNト
ランジスタ26とNPNトランジスタ27の共通エミッタに接
続されている。NPNトランジスタ７のエミッタは、抵抗1
3を通してGNDに接続されている。NPNトランジスタ27の
ベースは定電圧源100に接続され、トランジスタ26のベ
ースは周波数判別回路21に接続されている。NPNトラン
ジスタ3,4及びNPNトランジスタ24,25は共に第１と第２
の差動アンプを構成し、NPNトランジスタ3,4の共通エミ
ッタはNPNトランジスタ26のコレクタに接続され、NPNト
ランジスタ24,25の共通エミッタはNPNトランジスタ27の
コレクタに接続されている。NPNトランジスタ3,4及びNP
Nトランジスタ24,25のコレクタは第４図に示した従来の
回路と同様にPNPトランジスタ1,2及びPNPトランジスタ2
2,23による能動負荷が接続されている。トランジスタ３
のコレクタには抵抗８とコンデンサ14,15による第１の
時定数回路が構成され、この接続点より第１の水平AFC
出力信号が得られ、一方トランジスタ25のコレクタには
同様に抵抗32とコンデンサ34,35による第２の時定数回
路が構成され、この接続点より第２の水平AFC出力信号
が得られる。第１と第２の水平AFC出力信号はコレクタ
とエミッタを共通接続した２つのNPNトランジスタ28,29
によるエミッタホロワ回路により取り出されて水平AFC
出力端子18に出力される。抵抗33はエミッタホロワ回路
の負荷抵抗である。
Nトランジスタ６のベースは水平同期信号入力端子20に
接続され、エミッタは抵抗12を通してGNDに接続され、
コレクタはNPNトランジスタ５のエミッタに接続されて
いる。NPNトランジスタ５のベースはNPNトランジスタ７
のコレクタ、ベースショートと抵抗11を通して定電圧源
17に接続され、NPNトランジスタ５のコレクタは、NPNト
ランジスタ26とNPNトランジスタ27の共通エミッタに接
続されている。NPNトランジスタ７のエミッタは、抵抗1
3を通してGNDに接続されている。NPNトランジスタ27の
ベースは定電圧源100に接続され、トランジスタ26のベ
ースは周波数判別回路21に接続されている。NPNトラン
ジスタ3,4及びNPNトランジスタ24,25は共に第１と第２
の差動アンプを構成し、NPNトランジスタ3,4の共通エミ
ッタはNPNトランジスタ26のコレクタに接続され、NPNト
ランジスタ24,25の共通エミッタはNPNトランジスタ27の
コレクタに接続されている。NPNトランジスタ3,4及びNP
Nトランジスタ24,25のコレクタは第４図に示した従来の
回路と同様にPNPトランジスタ1,2及びPNPトランジスタ2
2,23による能動負荷が接続されている。トランジスタ３
のコレクタには抵抗８とコンデンサ14,15による第１の
時定数回路が構成され、この接続点より第１の水平AFC
出力信号が得られ、一方トランジスタ25のコレクタには
同様に抵抗32とコンデンサ34,35による第２の時定数回
路が構成され、この接続点より第２の水平AFC出力信号
が得られる。第１と第２の水平AFC出力信号はコレクタ
とエミッタを共通接続した２つのNPNトランジスタ28,29
によるエミッタホロワ回路により取り出されて水平AFC
出力端子18に出力される。抵抗33はエミッタホロワ回路
の負荷抵抗である。
上述した回路構成による本発明の水平AFC回路では、NPN
トランジスタ26,27による比較回路が定電圧源100の出力
電圧を基準電圧とし、その基準電圧と周波数判別回路21
の出力電圧とを比較した結果に基づいて水平周波数が低
い場合と高い場合とで、NPNトランジスタ26又は27のど
ちらか一方をオンさせる。この結果、水平周波数によっ
て前記した第１又は第２の差動アンプの一方が動作して
他方は動作せず、動作している一方の水平AFC信号が前
記エミッタホロワ回路を介して水平AFC出力端子18より
出力される。なお、動作していない差動アンプの出力は
高抵抗となるため対応するエミッタホロワ回路は、オフ
状態となる。
トランジスタ26,27による比較回路が定電圧源100の出力
電圧を基準電圧とし、その基準電圧と周波数判別回路21
の出力電圧とを比較した結果に基づいて水平周波数が低
い場合と高い場合とで、NPNトランジスタ26又は27のど
ちらか一方をオンさせる。この結果、水平周波数によっ
て前記した第１又は第２の差動アンプの一方が動作して
他方は動作せず、動作している一方の水平AFC信号が前
記エミッタホロワ回路を介して水平AFC出力端子18より
出力される。なお、動作していない差動アンプの出力は
高抵抗となるため対応するエミッタホロワ回路は、オフ
状態となる。
前述した周波数判別回路は公知の周波数一電圧変換回路
で容易に実現できるものである。第１と第２の時定数回
路は第１と第２の差動アンプの動作する水平周波数領域
に最適な時定数に設定することは言うまでもない。
で容易に実現できるものである。第１と第２の時定数回
路は第１と第２の差動アンプの動作する水平周波数領域
に最適な時定数に設定することは言うまでもない。
第２図は本発明の第２の実施例を示す回路図である。第
２図においては第１図における比較回路をトランジスタ
26,27,40により構成し、周波数判別回路21の出力により
水平周波数を低，中，高の３領域に検出することがで
き、NPNトランジスタ3,4による第１の差動アンプ、NPN
トランジスタ24,25による第２の差動アンプ、NPNトラン
ジスタ38,39による第３の差動アンプをそれぞれ水平周
波数に応じてどれか一つを動作させるものである。第1,
第2,第３の差動アンプより得られる第1,第2,第３の水平
AFC信号はやはりコレクタとエミッタを共通接続して構
成されたNPNトランジスタ28,29,41によるエミッタホロ
ワ回路を介して水平AFC出力端子18より出力される。第
１の差動アンプの時定数回路は抵抗８とコンデンサ14,1
5で構成され、第２の差動アンプの時定数回路は抵抗32
とコンデンサ34,35で構成され、第３の差動アンプの時
定数回路は抵抗44とコンデンサ51,52で構成され、それ
ぞれの時定数回路の時定数は動作する水平周波数に応じ
て設定する。
２図においては第１図における比較回路をトランジスタ
26,27,40により構成し、周波数判別回路21の出力により
水平周波数を低，中，高の３領域に検出することがで
き、NPNトランジスタ3,4による第１の差動アンプ、NPN
トランジスタ24,25による第２の差動アンプ、NPNトラン
ジスタ38,39による第３の差動アンプをそれぞれ水平周
波数に応じてどれか一つを動作させるものである。第1,
第2,第３の差動アンプより得られる第1,第2,第３の水平
AFC信号はやはりコレクタとエミッタを共通接続して構
成されたNPNトランジスタ28,29,41によるエミッタホロ
ワ回路を介して水平AFC出力端子18より出力される。第
１の差動アンプの時定数回路は抵抗８とコンデンサ14,1
5で構成され、第２の差動アンプの時定数回路は抵抗32
とコンデンサ34,35で構成され、第３の差動アンプの時
定数回路は抵抗44とコンデンサ51,52で構成され、それ
ぞれの時定数回路の時定数は動作する水平周波数に応じ
て設定する。
以上説明したように本発明による水平AFC回路では、水
平周波数による複数の時定数回路を切換えることがで
き、水平周波数が切換った場合でも最適な水平AFC動作
が得られるものである。
平周波数による複数の時定数回路を切換えることがで
き、水平周波数が切換った場合でも最適な水平AFC動作
が得られるものである。
第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図はAFC動作
を説明する波形図、第４図は従来の水平AFC回路の例を
示す回路図である。 １〜7,22〜29,36〜41,53はトランジスタ、８〜13,30〜3
3,42〜48は抵抗、14,15,34,35,51,52はコンデンサ、16,
17,54,100は定電圧源、18は水平AFC出力端子、21は周波
数判別回路を示す。
本発明の第２の実施例を示す回路図、第３図はAFC動作
を説明する波形図、第４図は従来の水平AFC回路の例を
示す回路図である。 １〜7,22〜29,36〜41,53はトランジスタ、８〜13,30〜3
3,42〜48は抵抗、14,15,34,35,51,52はコンデンサ、16,
17,54,100は定電圧源、18は水平AFC出力端子、21は周波
数判別回路を示す。
Claims (1)
- 【請求項１】２つのトランジスタのエミッタを共通接続
した差動増幅器のベースにフライバックパルスを印加
し、共通エミッタに縦続接続したスイッチングトランジ
スタのベースに水平同期信号を印加し、前記差動増幅器
の出力端に能動負荷と時定数回路を接続してなる水平AF
C回路において、 前記差動増幅器と能動負荷と時定数回路の組合せを複数
具備し、かかる複数の差動増幅器のそれぞれの共通エミ
ッタと前記スイッチングトランジスタの間に、前記水平
同期信号の周波数を電圧に変換する周波数判別回路の出
力により制御され、前記水平同期信号の周波数により前
記複数の差動増幅器のどれか一つと前記スイッチングト
ランジスタを接続させる比較回路を設け、 前記複数の差動増幅器の出力をそれぞれベースに接続
し、コレクタ及びエミッタをそれぞれ共通接続したエミ
ッタホロワの共通エミッタより水平AFC出力を取り出す
ようにしたことを特徴とする水平AFC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335787A JPH078016B2 (ja) | 1987-04-03 | 1987-04-03 | 水平ａｆｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335787A JPH078016B2 (ja) | 1987-04-03 | 1987-04-03 | 水平ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63248284A JPS63248284A (ja) | 1988-10-14 |
| JPH078016B2 true JPH078016B2 (ja) | 1995-01-30 |
Family
ID=13800182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8335787A Expired - Fee Related JPH078016B2 (ja) | 1987-04-03 | 1987-04-03 | 水平ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH078016B2 (ja) |
-
1987
- 1987-04-03 JP JP8335787A patent/JPH078016B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63248284A (ja) | 1988-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07226626A (ja) | 同期ビデオ検出器用制御発振器 | |
| US4110635A (en) | Amplifying circuit | |
| US4327373A (en) | Composite color signal processing circuit | |
| JPH078016B2 (ja) | 水平ａｆｃ回路 | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| US3927331A (en) | Signal phase detector | |
| FI61982C (fi) | Anordning foer behandling av amplitudmodulerade signaler | |
| JP2844664B2 (ja) | 差動増幅回路 | |
| JPS5919474Y2 (ja) | Ａｆｃ回路等の位相比較回路 | |
| JPS5924225Y2 (ja) | テレビジヨン受像機のミユ−テイング回路 | |
| KR890003222B1 (ko) | 합성 동기신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로 | |
| JPH0513110Y2 (ja) | ||
| JPS6123849Y2 (ja) | ||
| JPS637081A (ja) | 映像信号処理装置 | |
| JP2774563B2 (ja) | Ｆｍ映像信号検波回路 | |
| JPS59846Y2 (ja) | 同期分離装置 | |
| JPS587720Y2 (ja) | Ａｆｔ回路 | |
| JPH0535628Y2 (ja) | ||
| KR930007190Y1 (ko) | 다방송 수신 시스템의 공용 디엠파 시스 회로 | |
| JP2565595Y2 (ja) | Ａｍｆｍラジオ受信機用集積回路 | |
| JPH0430822Y2 (ja) | ||
| JPS62295579A (ja) | 映像ミユ−ト回路 | |
| JPS6141469B2 (ja) | ||
| JPS5836554B2 (ja) | サイテキドウチヨウヒヨウジデンアツハツセイカイロ | |
| JPS602824B2 (ja) | 同期分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |